JPH0632389B2 - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH0632389B2 JPH0632389B2 JP61260709A JP26070986A JPH0632389B2 JP H0632389 B2 JPH0632389 B2 JP H0632389B2 JP 61260709 A JP61260709 A JP 61260709A JP 26070986 A JP26070986 A JP 26070986A JP H0632389 B2 JPH0632389 B2 JP H0632389B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- female connector
- input
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子機器で用いられる多層配線基板に係わ
り、特にその入出力端子部の構造に関するものである。
り、特にその入出力端子部の構造に関するものである。
従来、高速大容量処理が要求される大型コンピユータ等
において使用されている多層配線基板は、その基板本体
の表面に入出力バツドを有しているかもしくは基板本体
の裏面に多数の入出力ピンを有し、プリント基板などの
大型基板にコネクタ等を介して搭載されている。
において使用されている多層配線基板は、その基板本体
の表面に入出力バツドを有しているかもしくは基板本体
の裏面に多数の入出力ピンを有し、プリント基板などの
大型基板にコネクタ等を介して搭載されている。
第４図は従来の多層配線基板を示す断面図である。同図
において、１は内部に絶縁層を介して複数の導体層およ
びスルーホール配線が形成された多層配線基板本体、２
は多層配線基板本体１の上面に形成された多層配線層、
３は多層配線層２上に搭載されたＬＳＩ、４はフラン
ジ、１３は多層配線基板本体１の裏面にろう付けまたは
半田付けされた入出力ピンである。
において、１は内部に絶縁層を介して複数の導体層およ
びスルーホール配線が形成された多層配線基板本体、２
は多層配線基板本体１の上面に形成された多層配線層、
３は多層配線層２上に搭載されたＬＳＩ、４はフラン
ジ、１３は多層配線基板本体１の裏面にろう付けまたは
半田付けされた入出力ピンである。
このように構成された多層配線基板は、同図に示すよう
に内部にコネクタ７を有するコネクタ基板５を搭載した
プリント基板２４上に、その入出力ピン１３をコネクタ
７内に挿入させて接続される。
に内部にコネクタ７を有するコネクタ基板５を搭載した
プリント基板２４上に、その入出力ピン１３をコネクタ
７内に挿入させて接続される。
前述したように大型コンピユータ等において使用されて
いる多層配線基板は、基板本体の表面に入出力パツドを
有しているかもしくは第４図に示すように基板本体１の
裏面に多数の入出力ピン１３を有し、プリント基板２４
などの大型基板にコネクタ７を介して搭載されている
が、基板本体１表面のパツドから入出力端子を得ようと
すると、多層配線基板の高密度化を図つた場合、多数の
入出力パツドが必要となり、ＬＳＩ３を搭載する基板本
体１表面の面積の大きな割合を入出力パツドが占めてし
まい、ＬＳＩ３の基板本体１への搭載密度が減つてしま
うという問題があつた。そのため、基板本体１表面での
ＬＳＩ３の搭載密度を確保し、かつ多数の入出力端子を
得るために基板本体１の裏面に多数のピン１３を立てた
構造が用いられている。この場合、従来用いられている
セラミツクグリーンシート内に信号配線を挿入し、多層
化し一括焼成した後、ピン１３をろう付けするプロセス
では、ピン強度の問題はない。しかし、多層配線をさら
に高速化高密度化にするためには、セラミツクやガラス
セラミツク等の積層基板の内層に電源配線のみをあらか
じめ形成しておき、次にこのセラミツクやガラスセラミ
ツクス等の積層基板の上に薄膜プロセスを用いて微細な
信号配線を多層にわたつて形成すると言う方法が有効で
あるが、この場合、多層配線形成前にピン１３を立てる
と、強度的には確保されるが、工程中での高温に耐えう
る材料を用いなければならないため、価格面で高価なう
え、工程中のハンドリングの悪さや工程中にピンが折れ
てしまつたり、ピン１３が基板本体から剥がれてしま
う。また、コネクタからの脱着作業を何度も行うと、ピ
ン１３が折れてしまつたり剥がれてしまう。また、後か
らピン１３を立てようとすると、ピン１３の半田付け温
度やろう付け温度が多層配線に使用している材料の耐熱
温度より低い必要があるので、ピンの強度が得られにく
く、ピン折れ，ピン剥がれが生じてしまうというような
欠点があつた。
いる多層配線基板は、基板本体の表面に入出力パツドを
有しているかもしくは第４図に示すように基板本体１の
裏面に多数の入出力ピン１３を有し、プリント基板２４
などの大型基板にコネクタ７を介して搭載されている
が、基板本体１表面のパツドから入出力端子を得ようと
すると、多層配線基板の高密度化を図つた場合、多数の
入出力パツドが必要となり、ＬＳＩ３を搭載する基板本
体１表面の面積の大きな割合を入出力パツドが占めてし
まい、ＬＳＩ３の基板本体１への搭載密度が減つてしま
うという問題があつた。そのため、基板本体１表面での
ＬＳＩ３の搭載密度を確保し、かつ多数の入出力端子を
得るために基板本体１の裏面に多数のピン１３を立てた
構造が用いられている。この場合、従来用いられている
セラミツクグリーンシート内に信号配線を挿入し、多層
化し一括焼成した後、ピン１３をろう付けするプロセス
では、ピン強度の問題はない。しかし、多層配線をさら
に高速化高密度化にするためには、セラミツクやガラス
セラミツク等の積層基板の内層に電源配線のみをあらか
じめ形成しておき、次にこのセラミツクやガラスセラミ
ツクス等の積層基板の上に薄膜プロセスを用いて微細な
信号配線を多層にわたつて形成すると言う方法が有効で
あるが、この場合、多層配線形成前にピン１３を立てる
と、強度的には確保されるが、工程中での高温に耐えう
る材料を用いなければならないため、価格面で高価なう
え、工程中のハンドリングの悪さや工程中にピンが折れ
てしまつたり、ピン１３が基板本体から剥がれてしま
う。また、コネクタからの脱着作業を何度も行うと、ピ
ン１３が折れてしまつたり剥がれてしまう。また、後か
らピン１３を立てようとすると、ピン１３の半田付け温
度やろう付け温度が多層配線に使用している材料の耐熱
温度より低い必要があるので、ピンの強度が得られにく
く、ピン折れ，ピン剥がれが生じてしまうというような
欠点があつた。
本発明は、前述した従来の問題に鑑みてなされたもので
あり、その目的は、入出力ピンの折れ，剥れおよび曲り
等を確実に防止し、入出力端子部の品質，信頼性を向上
させた多層配線基板を提供することにある。
あり、その目的は、入出力ピンの折れ，剥れおよび曲り
等を確実に防止し、入出力端子部の品質，信頼性を向上
させた多層配線基板を提供することにある。
本発明は、多層配線基板本体のＬＳＩの実装面と反対の
面に入出力端子としてのバンプもしくは入出力ピンを有
し、バンプの場合、半田付けもしくは圧着でメスコネク
タに接続固定し、またピンの場合、両面メスコネクタの
片側にはめ合わせ固定したものである。
面に入出力端子としてのバンプもしくは入出力ピンを有
し、バンプの場合、半田付けもしくは圧着でメスコネク
タに接続固定し、またピンの場合、両面メスコネクタの
片側にはめ合わせ固定したものである。
本発明における多層配線基板は、多層配線基板本体にメ
スコネクタを設けることにより、入出力ピンにおける不
具合な問題点が全面的に解決される。
スコネクタを設けることにより、入出力ピンにおける不
具合な問題点が全面的に解決される。
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例による多層配線基板の縦断面
図であり、前述の図と同一または相当する部分には同一
符号を付してある。同図において、内部に絶縁層を介し
て複数の導体層およびスルーホール配線が形成された多
層配線基板本体１の上面には、多層配線層が形成され、
その多層配線層２の上面にはＬＳＩ３が搭載されてお
り、それらがフランジ４によりメスコネクタ基板５に固
定され、入出力端子であるバンプ６とメスコネクタ基板
５のメスコネクタ７とが圧着で接続されている。一方、
この多層配線基板を搭載するプリント基板２０にはピン
もしくはオスコネクタ２１が設けられており、内層の配
線２２およびスルーホール配線２３と接続されている。
そして、前述した多層配線基板は、プリント基板２０上
に、そのメスコネクタ７をピンもしくはオスコネクタ２
１に挿入されて接続され、搭載される。
図であり、前述の図と同一または相当する部分には同一
符号を付してある。同図において、内部に絶縁層を介し
て複数の導体層およびスルーホール配線が形成された多
層配線基板本体１の上面には、多層配線層が形成され、
その多層配線層２の上面にはＬＳＩ３が搭載されてお
り、それらがフランジ４によりメスコネクタ基板５に固
定され、入出力端子であるバンプ６とメスコネクタ基板
５のメスコネクタ７とが圧着で接続されている。一方、
この多層配線基板を搭載するプリント基板２０にはピン
もしくはオスコネクタ２１が設けられており、内層の配
線２２およびスルーホール配線２３と接続されている。
そして、前述した多層配線基板は、プリント基板２０上
に、そのメスコネクタ７をピンもしくはオスコネクタ２
１に挿入されて接続され、搭載される。
第２図は、本発明の他の実施例による多層配線基板の縦
断面図であり、前述の図と同一部分には同一符号を付し
てある。同図において、上面に多層配線層２が形成され
た多層配線基板本体１の裏面には入出力端子である短い
８が立つており、このピン８とメスコネクタ基板５のコ
ネクタ７とが接続されており、第１図と同様にプリント
基板２０のピンもしくはオスコネクタ２１に搭載され
る。
断面図であり、前述の図と同一部分には同一符号を付し
てある。同図において、上面に多層配線層２が形成され
た多層配線基板本体１の裏面には入出力端子である短い
８が立つており、このピン８とメスコネクタ基板５のコ
ネクタ７とが接続されており、第１図と同様にプリント
基板２０のピンもしくはオスコネクタ２１に搭載され
る。
第３図は、本発明のさらに他の実施例による多層配線基
板の縦断面図であり、前述の図と同一部分には同一符号
を付してある。同図において、多層配線層２が多層配線
基板本体１の上に形成してあるが、入出力端子がバンプ
９となつており、このバンプ９とメスコネクタ基板５の
バンプ１０とが半田１１により固着されており、メスコ
ネクタ基板５内の配線１２によりメスコネクタ７と接続
されており、第１図と同様にプリント基板２０のピンも
しくはオスコネクタ２１に搭載される。
板の縦断面図であり、前述の図と同一部分には同一符号
を付してある。同図において、多層配線層２が多層配線
基板本体１の上に形成してあるが、入出力端子がバンプ
９となつており、このバンプ９とメスコネクタ基板５の
バンプ１０とが半田１１により固着されており、メスコ
ネクタ基板５内の配線１２によりメスコネクタ７と接続
されており、第１図と同様にプリント基板２０のピンも
しくはオスコネクタ２１に搭載される。
以上説明したように本発明は、多層配線基板本体にバン
プもしくはピンを介してメスコネクタを設けたことによ
り、工程中のピンの折れ，剥れ及びピンの曲りを防止で
き、また、各工程でのピンの保護などに必要な治具類が
不要となり、さらに繰り返し脱着を行つても多層配線基
板側にピンを有するのに比べてピンの折れ，剥れを防止
できるので、品質，信頼性の高い入出力端子部が得られ
るという極めて優れた効果を有する。
プもしくはピンを介してメスコネクタを設けたことによ
り、工程中のピンの折れ，剥れ及びピンの曲りを防止で
き、また、各工程でのピンの保護などに必要な治具類が
不要となり、さらに繰り返し脱着を行つても多層配線基
板側にピンを有するのに比べてピンの折れ，剥れを防止
できるので、品質，信頼性の高い入出力端子部が得られ
るという極めて優れた効果を有する。
第１図は本発明による多層配線基板の一実施例を示す断
面図、第２図および第３図は本発明による多層配線基板
の他の実施例を示す断面図、第４図は従来の多層配線基
板を示す断面図である。 １……多層配線基板本体、２……多層配線層、３……Ｌ
ＳＩ、４……フランジ、５……メスコネクタ基板、６…
…バンプ、７……コネクタ、８……ピン、９，１０……
バンプ、１１……半田、１２……配線。
面図、第２図および第３図は本発明による多層配線基板
の他の実施例を示す断面図、第４図は従来の多層配線基
板を示す断面図である。 １……多層配線基板本体、２……多層配線層、３……Ｌ
ＳＩ、４……フランジ、５……メスコネクタ基板、６…
…バンプ、７……コネクタ、８……ピン、９，１０……
バンプ、１１……半田、１２……配線。
Claims (8)
- 【請求項１】内部に絶縁層を介して複数の導体層が形成
された多層配線基板本体の一方の面に入出力端子として
のバンプを形成し、該バンプとメスコネクタ電極の一端
に形成されたバンプとを半田付固定したメスコネクタを
有することを特徴とした多層配線基板。 - 【請求項２】内部に絶縁層を介して複数の導体層が形成
された多層配線基板本体の一方の面に入出力端子として
のピンを形成し、該ピンをメスコネクタ電極の一端に嵌
合させたメスコネクタを有することを特徴とした多層配
線基板。 - 【請求項３】内部に絶縁層を介して複数の導体層が形成
された多層配線基板本体の一方の面に入出力端子として
のバンプを形成し、該バンプとメスコネクタ電極の一端
に形成された入出力用圧着端子を圧着させたメスコネク
タを有することを特徴とした多層配線基板。 - 【請求項４】内部に配線を形成されたメスコネクタを有
することを特徴とした特許請求の範囲第１項記載の多層
配線基板。 - 【請求項５】内部に配線層が形成されたメスコネクタを
複数個有することを特徴とした特許請求の範囲第１項記
載の多層配線基板。 - 【請求項６】内部に配線層が形成されたメスコネクタを
有することを特徴とした特許請求の範囲第２項記載の多
層配線基板。 - 【請求項７】内部に配線層が形成されたメスコネクタを
複数個有することを特徴とした特許請求の範囲第２項記
載の多層配線基板。 - 【請求項８】内部に配線層が形成されたメスコネクタを
有することを特徴とした特許請求の範囲第３項記載の多
層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260709A JPH0632389B2 (ja) | 1986-11-04 | 1986-11-04 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260709A JPH0632389B2 (ja) | 1986-11-04 | 1986-11-04 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63115399A JPS63115399A (ja) | 1988-05-19 |
| JPH0632389B2 true JPH0632389B2 (ja) | 1994-04-27 |
Family
ID=17351676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61260709A Expired - Lifetime JPH0632389B2 (ja) | 1986-11-04 | 1986-11-04 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632389B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547146B2 (ja) * | 1991-06-10 | 2004-07-28 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
-
1986
- 1986-11-04 JP JP61260709A patent/JPH0632389B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63115399A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0052920B1 (en) | Electronic circuit interconnection system | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US3471348A (en) | Method of making flexible circuit connections to multilayer circuit boards | |
| JP2004523908A (ja) | プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ | |
| US4546406A (en) | Electronic circuit interconnection system | |
| JPS63217653A (ja) | 集積回路パツケージ | |
| US5679929A (en) | Anti-bridging pads for printed circuit boards and interconnecting substrates | |
| JP3879347B2 (ja) | モジュール基板接合方法 | |
| GB2169750A (en) | Flexible cable assembly | |
| JPH0258793B2 (ja) | ||
| JPH0632389B2 (ja) | 多層配線基板 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JPS63172490A (ja) | 多層配線基板 | |
| JPH08191128A (ja) | 電子装置 | |
| JP3475944B2 (ja) | 電子部品の実装構造 | |
| CN213847133U (zh) | 一种降低厚度的多层电路板结构 | |
| JPH01150385A (ja) | 多層配線基板実装構造 | |
| JPH04164358A (ja) | 入出力ピン付き厚膜印刷基板 | |
| JP4483004B2 (ja) | プリント配線板 | |
| JP3936079B2 (ja) | 変換モジュール | |
| JPH0144034B2 (ja) | ||
| JP3404275B2 (ja) | 複数基板からなるモジュール及びその製造方法 | |
| JPS63172489A (ja) | 多層配線基板 | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JPH03225890A (ja) | 印刷配線基板 |