JPH0144034B2 - - Google Patents

Info

Publication number
JPH0144034B2
JPH0144034B2 JP58037781A JP3778183A JPH0144034B2 JP H0144034 B2 JPH0144034 B2 JP H0144034B2 JP 58037781 A JP58037781 A JP 58037781A JP 3778183 A JP3778183 A JP 3778183A JP H0144034 B2 JPH0144034 B2 JP H0144034B2
Authority
JP
Japan
Prior art keywords
land
lands
layer
inner layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58037781A
Other languages
English (en)
Other versions
JPS59163891A (ja
Inventor
Yutaka Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58037781A priority Critical patent/JPS59163891A/ja
Publication of JPS59163891A publication Critical patent/JPS59163891A/ja
Publication of JPH0144034B2 publication Critical patent/JPH0144034B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (a) 発明の技術分野 セラミツク基板に導体ペーストを印刷し焼成し
てなるセラミツク配線板が知られているが、本発
明は、セラミツク配線板内の回路パターンと搭載
部品や、外部との接続用のコネクタとの半田付け
を行なう部分の構成に関する。
(b) 技術の背景 セラミツク配線板やプリント基板に搭載する部
品やコネクタの端子ピンとセラミツク配線板の配
線パターンを接続するには、配線基板に開けたス
ルーホールに端子ピンを挿入して半田付けする手
段と、配線基板に設けたランドに端子ピンを重ね
て半田付けする手段が採られている。前者のスル
ーホールに端子ピンを挿入して半田付けする手段
は、機械的に強固に接続され、ランドの剥離など
の問題もない。ところがセラミツク基板は、スル
ーホールを機械的に開けるのが困難なため、後者
の端子ピンを重ねて半田付けすることが多用され
ているが、端子を接続するランドの密着強度に依
存するのが難点である。本発明は、このようにラ
ンドに端子ピンを重ねて半田付けする手段を対象
とする。
(c) 従来技術とその問題点 第1図は従来のセラミツク配線板とコネクタ端
子ピンとの半田付け部を示す平面図と部分断面側
面図である。セラミツク配線板は、セラミツク基
板1の上に内層の導体パターン2を設け、その上
にガラスなどからなる絶縁層3を設けて絶縁し、
この絶縁層3の上に表面層の導体パターン4を設
けた構成になつている。そしてコネクタ5を搭載
し、その端子ピン6と導体パターンを接続するに
は、表面の導体パターン4と同じ層に半田付け用
のランド7を設け、このランド7上に端子ピン6
を載置して半田付けする。内層の導体パターン2
をコネクタ端子ピン6と接続する場合は、内層の
導体パターン2をスルーホールで表面層に引き出
し、表面に設けたランド7に接続しておく。
ところが各端子ピン6…の総てがランド7…の
面にぴつたり接触するように同一面内に揃つてお
ればよいが、実際には第1図ロに鎖線で示すよう
に変形してランド7の面から浮き上がつた端子ピ
ン6aもある。このような場合は、端子ピン6a
を上からランド7に押し付けた状態で半田付けす
る。その結果端子ピン6aが半田付けされたラン
ド7には、ランド7を絶縁層3から剥離させる方
向の力が作用することになり、好ましくない。ま
た車載用の機器などのように振動を伴う装置にお
いては、振動で端子ピンを介してランド7に剥離
方向の力が作用する場合もある。更にセラミツク
基板は面が粗いため導体パターンとの密着性が良
いが、中間の絶縁層3は表面が滑らかなために、
導体パターン4やランド7との密着力が弱い。こ
のような事情もあつて、端子ピン6が半田付けさ
れるランド7が剥離しないようにするには、ラン
ド7を大きくしなければならないが、そうすると
ランド7…のピツチPが同一のままでは半田付け
の際に半田ブリツジが生じやすくなり、またラン
ド7…のピツチPを大きくすれば、セラミツク配
線板の高密度配線の傾向に逆行することになる。
(d) 発明の目的 本発明は、従来のセラミツク配線板におけるこ
のような問題を解決し、ランドと基板側との密着
強度が強く、かつランドのピツチが小さく高密度
配線に適したセラミツク配線板を実現することを
目的とする。
(e) 発明の構成 この目的を達成するために本発明は、セラミツ
ク基板に内層配線パターンを設け、その上に絶縁
層を挟んで表面層配線パターンを設けたセラミツ
ク配線板において、搭載部品やコネクタ等との半
田付け用ランドを、少なくとも内層においてセラ
ミツク基板に設け、半田付け可能に露出させ、該
内層ランドと表面層に設けたランドとを、互い違
いに配設した構成を採つている。そしてこの内層
のランドに搭載部品やコネクタの端子ピンを載置
し半田付けする。
(f) 発明の実施例 次に本発明によるセラミツク配線板が実際上ど
のように具体化されるかを実施例で説明する。第
2図はセラミツク配線板の構成要素を分解して示
す斜視図、第3図は端部の拡大平面図と断面図で
ある。セラミツク基板1の上には、内層の導体パ
ターン2・ランド11およびこれらが印刷された
フイルム9,10、絶縁層3、表面層の導体パタ
ーン4・ランド12の順に積層される。通常のセ
ラミツク配線板では、これらの各層は総て同じ大
きさになつていて、端縁は揃つているが、本発明
では、絶縁層3と表面層12,4に対しセラミツ
ク基板1と内層2,11が大きく、その結果端縁
が段違いになる。そして内層にもランド11を備
え、このランド11が段違い部の下段で露出して
いる。一方表面層には、ランド12や部品取付け
部を避けて、絶縁膜から成るオーバコート13を
被せる。
第3図に示すようにコネクタ5は、端子ピンを
1本おきに高さをずらし、上段の端子ピン61
は、セラミツク配線板の表面層のランド12に半
田付けし、下段の端子ピン62は内層のランド1
1に半田付けする。
このような構成を採ることにより、下段のラン
ド11は一部が絶縁層3で押え付けられており、
また上段のランド12はオーバコート13で押え
付けられている。そのため、コネクタの端子ピン
61,62のバネ力でランド11,12を剥離す
る方向の力が作用しても、ランド11,12はそ
れぞれ内層3、オーバコート13で押し付けら
れ、剥離困難となる。特に下段のランド11は、
面が粗くなつているセラミツク基板1に直接印
刷・焼成されているので、ランド11とセラミツ
ク基板1の密着性が強く、極めて剥離困難であ
る。
第4図はICなどの搭載部品15に適するよう
に、下段のランド11の露出のさせ方を変えた別
の実施例で、イは平面図、ロはイ図のロ−ロ断面
図、ハ,ニはそれぞれロ図のハ−ハ,ニ−ニ断面
図である。この実施例は、下段のランド11と上
段のランド12を1列に配列した状態で、1つお
きに段違いに配置されている。即ち各層の端縁は
揃え、1つおきに窓穴14を開けて、下段のラン
ド11を露出させたものである。その結果第3図
の構成と違つて、上段の端子ピン61の先端と下
段の端子ピン62の先端とが揃うことになる。
このように表面層の導体パターン4は、上段に
ランド12を設け、内層の導体パターン2はラン
ド11も内層に設け、それぞれの層からランドを
引き出す構成になつている。そして第3図のよう
に上段のランドと下段のランドを千鳥状に配置す
れば、各端子ピン間のピツチを小さくしても半田
付け時のブリツジが防止される。あるいは同じス
ペース内に多数の端子ピンおよびランドを配設で
きることになり、セラミツク配線板の回路および
部品搭載を高密度化できる。第4図のようにラン
ドを1列に配置する場合でも、内層のランドと表
面層のランドを1つおきに設ければ、段差分だけ
隣接ランド間の沿面距離が大きくなり、半田ブリ
ツジが発生し難い。
前記のようにセラミツク基板は表面が粗くラン
ドの接着力が強いので、ランドは総てセラミツク
基板に集中させることもできる。この場合は、表
面層の導体パターンは、スルーホールを用いて内
層のランド11に引き出すことになる。図示例は
内層は1層になつているが、内層が2以上ある場
合でも適用可能であり、その場合はいずれの内層
にランドを設けてもよい。
(g) 発明の効果 以上のように本発明によれば、セラミツク基板
に内層配線パターンを設け、その上に絶縁層を挟
んで表面層配線パターンを設けたセラミツク配線
板において、搭載部品やコネクタ等との半田付け
用ランドを、少なくとも内層においてセラミツク
基板に設けて、半田付け可能に露出させ、該内層
ランドと表面層に設けたランドとを互い違いに配
設し、このランドにコネクタや搭載部品などの端
子ピンを接続する構成になつている。そのため、
ランドと基板との密着力が充分大きくなり、端子
ピンを介して、ランドを基板から剥離する方向の
力が作用しても、充分に耐えることができ、従来
に比べランドの面積を小さくすることができる。
またその結果ランドのピツチを小さくして高密度
化することが可能となり、部品の搭載強度が高
く、かつ部品の実装密度が高く、高密度配線のセ
ラミツク配線板を実現することができる。
【図面の簡単な説明】
第1図は従来のセラミツク配線板の端子ピン接
続部を示す平面図と部分断面側面図、第2図以下
は本発明によるセラミツク配線板の実施例を示す
図で、第2図はセラミツク配線板の構成要素を分
解して示す斜視図、第3図は端子ピン接続部の拡
大平面図と断面図、第4図は本発明の他の実施例
を示す平面図と断面図である。 図において、1はセラミツク基板、2は内層の
導体パターン、3は絶縁層、4は表面層の導体パ
ターン、5はコネクタ、15はIC等の搭載部品、
6,6a,61,62は端子ピン、11は内層の
ランド、12は表面層のランド、13は表面層の
オーバコート、14は窓穴をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツク基板に内層配線パターンを設け、
    その上に絶縁層を挟んで表面層配線パターンを設
    けたセラミツク配線板において、 搭載部品やコネクタ等との半田付け用ランド
    を、少なくとも内層においてセラミツク基板に設
    け、半田付け可能に露出させ、 該内層ランドと表面層に設けたランドとを、互
    い違いに配設したことを特徴とするセラミツク配
    線板。
JP58037781A 1983-03-08 1983-03-08 セラミツク配線板 Granted JPS59163891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58037781A JPS59163891A (ja) 1983-03-08 1983-03-08 セラミツク配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58037781A JPS59163891A (ja) 1983-03-08 1983-03-08 セラミツク配線板

Publications (2)

Publication Number Publication Date
JPS59163891A JPS59163891A (ja) 1984-09-14
JPH0144034B2 true JPH0144034B2 (ja) 1989-09-25

Family

ID=12507027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58037781A Granted JPS59163891A (ja) 1983-03-08 1983-03-08 セラミツク配線板

Country Status (1)

Country Link
JP (1) JPS59163891A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286191A (ja) * 1988-09-22 1990-03-27 Matsushita Electric Ind Co Ltd 電子部品取付け装置
JPH0553268U (ja) * 1991-12-18 1993-07-13 株式会社東芝 多層印刷基板ユニット
JP2018018587A (ja) * 2016-07-25 2018-02-01 日本特殊陶業株式会社 保持装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929975A (ja) * 1972-07-19 1974-03-16
JPS5999794A (ja) * 1982-11-29 1984-06-08 株式会社デンソー 厚膜回路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55167659U (ja) * 1979-05-16 1980-12-02

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929975A (ja) * 1972-07-19 1974-03-16
JPS5999794A (ja) * 1982-11-29 1984-06-08 株式会社デンソー 厚膜回路装置

Also Published As

Publication number Publication date
JPS59163891A (ja) 1984-09-14

Similar Documents

Publication Publication Date Title
EP0086961A2 (en) Multilayer board for the interconnection of high-speed circuits
JPS63280499A (ja) ターミネーシヨン特徴を有する可撓性回路およびその製造法
JPS62229896A (ja) 印刷配線基板
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
JPH0412714Y2 (ja)
US5245135A (en) Stackable high density interconnection mechanism (SHIM)
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
US6664482B1 (en) Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
US6872595B1 (en) Technique for electrically interconnecting signals between circuit boards
EP1313143B1 (en) Perimeter anchored thick film pad
JP2757748B2 (ja) プリント配線板
JPH0144034B2 (ja)
JPH0685425A (ja) 電子部品搭載用基板
US5219607A (en) Method of manufacturing printed circuit board
JP3424685B2 (ja) 電子回路装置とその製造方法
JP2001148554A (ja) プリント配線板及びその接続方法
KR200158231Y1 (ko) 멀티 세라믹 기판
JPS6141272Y2 (ja)
JP2500404B2 (ja) 回路基板の実装構造
JPH02158194A (ja) 多層セラミック回路基板
JPH0144035B2 (ja)
JP2528436B2 (ja) 回路基板装置の製造方法
EP0375954B1 (en) Method of manufacturing printed circuit board
JPH11121118A (ja) 電気コネクタ
JPH0347341Y2 (ja)