JPH0727989B2 - セラミックパッケージ型半導体装置の製造方法 - Google Patents
セラミックパッケージ型半導体装置の製造方法Info
- Publication number
- JPH0727989B2 JPH0727989B2 JP60264327A JP26432785A JPH0727989B2 JP H0727989 B2 JPH0727989 B2 JP H0727989B2 JP 60264327 A JP60264327 A JP 60264327A JP 26432785 A JP26432785 A JP 26432785A JP H0727989 B2 JPH0727989 B2 JP H0727989B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor device
- ceramic
- type semiconductor
- package type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に係わり、特にセラミッ
ク基板を積層してパッケージを設けるセラミックパッケ
ージ型半導体装置の製造方法に関する。
ク基板を積層してパッケージを設けるセラミックパッケ
ージ型半導体装置の製造方法に関する。
［従来の技術］ 近年、半導体素子の高集積化に伴い、セラミックパッケ
ージの外部リード数も多ピン化が要求されるようになっ
てきた。反面、高集積化の為、半導体素子自体の大きさ
は次第に小形になって来た。
ージの外部リード数も多ピン化が要求されるようになっ
てきた。反面、高集積化の為、半導体素子自体の大きさ
は次第に小形になって来た。
このように、セラミックパッケージ型半導体装置では、
半導体素子と金属細線によって電気的に接続されるセラ
ミックパッケージの内部リードの幅、間隔とも100μｍ
程度もしくはそれ以下でなければ半導体素子の周囲のセ
ラミック基板上に配置することが出来ない場合が多くな
って来た。
半導体素子と金属細線によって電気的に接続されるセラ
ミックパッケージの内部リードの幅、間隔とも100μｍ
程度もしくはそれ以下でなければ半導体素子の周囲のセ
ラミック基板上に配置することが出来ない場合が多くな
って来た。
この従来のセラミックパッケージ型半導体装置の製造方
法を第５図、第６図を参照して説明する。セラミックパ
ッケージ型半導体装置のセラミック基板（以下、グリー
ンシートという）を積層している部分の斜視図を第５図
に、断面図を第６図に示す。まず、グリーンシートの平
坦な表面にスクリーン印刷法を用い金属メタライズによ
る内部パターン21を形成する。その後内部パターン21を
形成したグリーンシートの表面に平坦な裏面を有する別
のグリーンシート22を積層し、焼成していた。この結
果、DIP（Dual In line Package）もしくはPGA（Pin Gr
id Array）タイプのセラミック積層型パッケージが得ら
れていた。
法を第５図、第６図を参照して説明する。セラミックパ
ッケージ型半導体装置のセラミック基板（以下、グリー
ンシートという）を積層している部分の斜視図を第５図
に、断面図を第６図に示す。まず、グリーンシートの平
坦な表面にスクリーン印刷法を用い金属メタライズによ
る内部パターン21を形成する。その後内部パターン21を
形成したグリーンシートの表面に平坦な裏面を有する別
のグリーンシート22を積層し、焼成していた。この結
果、DIP（Dual In line Package）もしくはPGA（Pin Gr
id Array）タイプのセラミック積層型パッケージが得ら
れていた。
［発明が解決しようとしている問題点］ 近年の半導体素子の高集積化に伴い、内部パターンの
幅、間隔は狭くなってきたが、集積度の向上に伴う消費
電力の増加、内部パターンの導通抵抗の低下を防止する
ために内部パターンを厚くする必要がでて来た。
幅、間隔は狭くなってきたが、集積度の向上に伴う消費
電力の増加、内部パターンの導通抵抗の低下を防止する
ために内部パターンを厚くする必要がでて来た。
従って、上述した従来のセラミック積層型パッケージの
製造方法では、平坦なグリーンシートの表面に、内部パ
ターンを形成し、その後、平坦な裏面を有するグリーン
シートを積層して内部パターンを狭持するように製造し
ていたので、内部パターンの厚さが厚くなるにつれて下
部のグリーンシートと上部のグリーンシートとの間隔33
が大きくなり、積層不良が発生するという問題点があっ
た。
製造方法では、平坦なグリーンシートの表面に、内部パ
ターンを形成し、その後、平坦な裏面を有するグリーン
シートを積層して内部パターンを狭持するように製造し
ていたので、内部パターンの厚さが厚くなるにつれて下
部のグリーンシートと上部のグリーンシートとの間隔33
が大きくなり、積層不良が発生するという問題点があっ
た。
［問題点を解決するための手段］ 本発明のセラミックパッケージ型半導体装置の製造方法
は、第１のセラミック基板表面の第１の溝に前記基板表
面から突出するように導体層を形成する工程と、前記導
体層に嵌合する第２の溝を有する第２のセラミック基板
を、前記導体層と前記第２の溝とが嵌合し、かつ前記第
１のセラミック基板の表面と前記第２のセラミック基板
の裏面とが接触するように、前記第１のセラミック基板
に積層する工程とを有することを特徴とする。
は、第１のセラミック基板表面の第１の溝に前記基板表
面から突出するように導体層を形成する工程と、前記導
体層に嵌合する第２の溝を有する第２のセラミック基板
を、前記導体層と前記第２の溝とが嵌合し、かつ前記第
１のセラミック基板の表面と前記第２のセラミック基板
の裏面とが接触するように、前記第１のセラミック基板
に積層する工程とを有することを特徴とする。
［実施例］ まず、本発明の参考例のセラミック積層型パッケージの
製造方法を第１図を用いて説明する。
製造方法を第１図を用いて説明する。
はじめに、セラミック基板2bに内部パターン１を形成す
る前に、グリーンシートの状態において、内部パターン
と略同一の深さの溝３が形成される。次に、メタライズ
により内部パターン１が溝部３に形成される。従って、
セラミック基板2bの上面は内部パターン１の形成後平坦
となる。その後、セラミック基板2bと内部パターン１と
の上面にセラミック基板2Cが積層される。
る前に、グリーンシートの状態において、内部パターン
と略同一の深さの溝３が形成される。次に、メタライズ
により内部パターン１が溝部３に形成される。従って、
セラミック基板2bの上面は内部パターン１の形成後平坦
となる。その後、セラミック基板2bと内部パターン１と
の上面にセラミック基板2Cが積層される。
このような製造方法にするとセラミック基板2b上に溝部
３を形成することにより、内部パターン１の幅を増加さ
せずに厚さを厚くすることができるので導通抵抗を低減
できる利点を有している。
３を形成することにより、内部パターン１の幅を増加さ
せずに厚さを厚くすることができるので導通抵抗を低減
できる利点を有している。
次に本発明の一実施例のセラミック積層型パッケージの
製造方法を、第４図を用いて説明する。
製造方法を、第４図を用いて説明する。
まず、セラミック基板2aに形成された溝３にメタライズ
を形成する。このとき、セラミック基板の上面より突出
するように内部パターン１を形成する。次に突出した内
部パターン１と嵌合するような溝３を裏面に有するセラ
ミック基板2bを内部パターン１と溝３とが嵌合するよう
に積層する。このようにして、セラミック基板2bの裏面
とセラミック基板2aが接触したセラミックパッケージ型
半導体装置が得られる。
を形成する。このとき、セラミック基板の上面より突出
するように内部パターン１を形成する。次に突出した内
部パターン１と嵌合するような溝３を裏面に有するセラ
ミック基板2bを内部パターン１と溝３とが嵌合するよう
に積層する。このようにして、セラミック基板2bの裏面
とセラミック基板2aが接触したセラミックパッケージ型
半導体装置が得られる。
［効果］ 以上、説明してきたように、本発明の製造方法によれ
ば、導体膜が溝内に収納され、その幅を増加させずに厚
さを厚くすることができるので、導通抵抗を低減できる
利点を有している。また、第１のセラミック基板の表面
と第２のセラミック基板の裏面とが接触するように積層
できるので、積層不良が生じないという効果が得られ
る。
ば、導体膜が溝内に収納され、その幅を増加させずに厚
さを厚くすることができるので、導通抵抗を低減できる
利点を有している。また、第１のセラミック基板の表面
と第２のセラミック基板の裏面とが接触するように積層
できるので、積層不良が生じないという効果が得られ
る。
第１図は本発明の参考例の断面図、第２図は第１図の一
部拡大斜視図、第３図は第２図の一部拡大図、第４図は
一実施例の一部拡大斜視図、第５図は従来例の一部斜視
図、第６図は第５図の一部拡大図である。 １……内部パターン、2a、2b……セラミック基板、３…
…溝。
部拡大斜視図、第３図は第２図の一部拡大図、第４図は
一実施例の一部拡大斜視図、第５図は従来例の一部斜視
図、第６図は第５図の一部拡大図である。 １……内部パターン、2a、2b……セラミック基板、３…
…溝。
Claims (1)
- 【請求項１】第１のセラミック基板表面の第１の溝に前
記基板表面から突出するように導体層を形成する工程
と、前記導体層に嵌合する第２の溝を有する第２のセラ
ミック基板を、前記導体層と前記第２の溝とを嵌合し、
かつ前記第１のセラミック基板の表面と前記第２のセラ
ミック基板の裏面とが接触するように、前記第１のセラ
ミック基板に積層する工程とを有することを特徴とする
セラミックパッケージ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264327A JPH0727989B2 (ja) | 1985-11-22 | 1985-11-22 | セラミックパッケージ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264327A JPH0727989B2 (ja) | 1985-11-22 | 1985-11-22 | セラミックパッケージ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123745A JPS62123745A (ja) | 1987-06-05 |
| JPH0727989B2 true JPH0727989B2 (ja) | 1995-03-29 |
Family
ID=17401643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264327A Expired - Lifetime JPH0727989B2 (ja) | 1985-11-22 | 1985-11-22 | セラミックパッケージ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727989B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2728565B2 (ja) * | 1990-12-17 | 1998-03-18 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
| FR2706222B1 (fr) * | 1993-06-08 | 1995-07-13 | Alcatel Espace | Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation. |
| JP2848359B2 (ja) * | 1996-09-24 | 1999-01-20 | 住友電気工業株式会社 | セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128663A (en) * | 1974-09-02 | 1976-03-11 | Nippon Electric Co | Denshikairoyokizai no seizohoho |
| JPS5878653U (ja) * | 1981-11-24 | 1983-05-27 | 日本特殊陶業株式会社 | 半導体素子搭載用セラミツクパツケ−ジ |
-
1985
- 1985-11-22 JP JP60264327A patent/JPH0727989B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62123745A (ja) | 1987-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JPH10289964A (ja) | 配線基板とその製造方法 | |
| JP2945291B2 (ja) | セラミック多層基板 | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP2982916B2 (ja) | 積層セラミック電子部品およびその製造法 | |
| JP3091378B2 (ja) | セラミック多層基板 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH0738168A (ja) | 積層型圧電体素子 | |
| JP2000252160A (ja) | 積層部品の製造方法 | |
| JPS59228711A (ja) | 磁器コンデンサの製造方法 | |
| JPS6024093A (ja) | セラミツク配線基板の製造法 | |
| JPH0427155Y2 (ja) | ||
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH0817674A (ja) | 積層セラミック部品 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH10199750A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPS58171896A (ja) | 湿式多層セラミツク基板およびその製造方法 |