JPH10289964A - 配線基板とその製造方法 - Google Patents
配線基板とその製造方法Info
- Publication number
- JPH10289964A JPH10289964A JP9097476A JP9747697A JPH10289964A JP H10289964 A JPH10289964 A JP H10289964A JP 9097476 A JP9097476 A JP 9097476A JP 9747697 A JP9747697 A JP 9747697A JP H10289964 A JPH10289964 A JP H10289964A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- wiring board
- ceramic
- layer
- inner peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】キャビティに搭載する半導体素子等の電子部品
と、キャビティの周囲に沿って配置した多数の接続用パ
ッドとの接続が容易且つ確実に行える配線基板を提供す
る。 【解決手段】上表面に形成されたキャビティ部２と、複
数のセラミック層１０〜２１を積層してなり上記キャビ
ティ部２を囲み内周側が断面階段形状を呈する枠部３
と、この枠部３における階段面４，５上に固着された多
数の接続用パッド６，８と、平面視において接続用パッ
ド６，８の略直下に位置し且つ上記枠部３を形成する何
れかのセラミック層間に該セラミック層の内周縁より引
き下がった位置に形成されたメタライズ層２４，２６
と、上記メタライズ層２４，２６の内周縁とセラミック
層の内周縁との間の引き下がり部２５，２７のうち少な
くとも上記接続用パッド６，８の略直下に設けた絶縁層
２８，２９とを含む配線基板１。
と、キャビティの周囲に沿って配置した多数の接続用パ
ッドとの接続が容易且つ確実に行える配線基板を提供す
る。 【解決手段】上表面に形成されたキャビティ部２と、複
数のセラミック層１０〜２１を積層してなり上記キャビ
ティ部２を囲み内周側が断面階段形状を呈する枠部３
と、この枠部３における階段面４，５上に固着された多
数の接続用パッド６，８と、平面視において接続用パッ
ド６，８の略直下に位置し且つ上記枠部３を形成する何
れかのセラミック層間に該セラミック層の内周縁より引
き下がった位置に形成されたメタライズ層２４，２６
と、上記メタライズ層２４，２６の内周縁とセラミック
層の内周縁との間の引き下がり部２５，２７のうち少な
くとも上記接続用パッド６，８の略直下に設けた絶縁層
２８，２９とを含む配線基板１。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のセラミック
を積層した多層配線セラミック基板に関し、その上表面
のキャビティ部内に搭載する半導体素子等の電子部品と
のワイヤボンディングによる接続が安定して行えること
を特徴とする。
を積層した多層配線セラミック基板に関し、その上表面
のキャビティ部内に搭載する半導体素子等の電子部品と
のワイヤボンディングによる接続が安定して行えること
を特徴とする。
【０００２】
【従来の技術】一般に、半導体素子等の電子部品をその
上表面に設けたキャビティ１２０内に搭載する配線基板
１００は、図７(Ａ)に示すように、矩形体を呈し、同図
(Ｂ)に示すように、セラミック層１１３の上に中央部が
打ち抜かれた複数のセラミック層１０１〜１１２を垂直
方向に積層して、内周側を階段形状とした枠部１３０を
形成している。上記キャビティ１２０内には、その底面
となるセラミック層１１３上に半導体素子Ｃが固着され
る。また、各セラミック層１０２〜１０６と同１０８〜
１１２の間には、それぞれ例えば電源用のメタライズ層
１１６，１１７が幅方向の両側端部を除き、且つ平面視
で矩形枠状にして略全面に配置されている。このメタラ
イズ層１１６，１１７がセラミック層１０２〜１０６と
同１０８〜１１２の内外両側端部に沿って配置されない
のは、追ってキャビティ１２０の内面等に施されるNiメ
ッキ等によって、各メタライズ層１１６，１１７同士が
短絡するのを防ぐためである。
上表面に設けたキャビティ１２０内に搭載する配線基板
１００は、図７(Ａ)に示すように、矩形体を呈し、同図
(Ｂ)に示すように、セラミック層１１３の上に中央部が
打ち抜かれた複数のセラミック層１０１〜１１２を垂直
方向に積層して、内周側を階段形状とした枠部１３０を
形成している。上記キャビティ１２０内には、その底面
となるセラミック層１１３上に半導体素子Ｃが固着され
る。また、各セラミック層１０２〜１０６と同１０８〜
１１２の間には、それぞれ例えば電源用のメタライズ層
１１６，１１７が幅方向の両側端部を除き、且つ平面視
で矩形枠状にして略全面に配置されている。このメタラ
イズ層１１６，１１７がセラミック層１０２〜１０６と
同１０８〜１１２の内外両側端部に沿って配置されない
のは、追ってキャビティ１２０の内面等に施されるNiメ
ッキ等によって、各メタライズ層１１６，１１７同士が
短絡するのを防ぐためである。
【０００３】更に、枠部１３０の階段形状の上面を形成
するセラミック層１０２，１０７の上面には、キャビテ
ィ１２０に沿って先端部を揃えた多数の幅狭の接続用パ
ッド１２２，１２４が互いに略平行して配置されてい
る。この接続用パッド１２２，１２４は、上記メタライ
ズ層１１６，１１７を垂直方向に貫通する図示しないビ
アを介して、基板１００内の所定の回路と導通されると
共に、キャビティ１２０内に搭載される半導体素子Ｃと
ワイヤＷにより接続される。また、上記配線基板１００
は、セラミック層１０１〜１１３となる同数の所定形状
に打ち抜かれたグリーンシートの各表面上に、導電ペー
ストをスクリーン印刷したものを垂直方向に積層し、そ
の後に焼成することによって製造される。
するセラミック層１０２，１０７の上面には、キャビテ
ィ１２０に沿って先端部を揃えた多数の幅狭の接続用パ
ッド１２２，１２４が互いに略平行して配置されてい
る。この接続用パッド１２２，１２４は、上記メタライ
ズ層１１６，１１７を垂直方向に貫通する図示しないビ
アを介して、基板１００内の所定の回路と導通されると
共に、キャビティ１２０内に搭載される半導体素子Ｃと
ワイヤＷにより接続される。また、上記配線基板１００
は、セラミック層１０１〜１１３となる同数の所定形状
に打ち抜かれたグリーンシートの各表面上に、導電ペー
ストをスクリーン印刷したものを垂直方向に積層し、そ
の後に焼成することによって製造される。
【０００４】ところで、上記積層に際して各グリーンシ
ートはその厚さ方向に圧縮力を受けるため、各メタライ
ズ層１１６，１１７が平面視において存在しないセラミ
ック層１０２〜１０６，同１０７〜１１２の内周部(キ
ャビティ１２０側)には、上記メタライズ層１１６，１
１７の厚みに略相当する分だけ下方に向けて緩く傾いた
傾斜面Ｋがそれぞれ発生してしまうことがある。係るキ
ャビティ１２０を囲むセラミック層１０２及び同１０７
の内周部に傾斜面Ｋが形成されていると、当該部分の直
上に設けられる前記接続用パッド１２２，１２４とキャ
ビティ１２０内に搭載される半導体素子Ｃの図示しない
端子とを接続するワイヤＷをボンディングする際に、傾
斜面Ｋにより接続用パッド１２２等の位置が下方にずれ
てしまう。この結果、ボンディングされるワイヤＷの先
端が接続用パッド１２２等からスリップしたり、これと
当接できないため、十分な加熱や微振動等による圧着が
行えず、配線基板１００内に形成された各回路と半導体
素子Ｃとが導通できなくなるという不具合を生じること
があった。
ートはその厚さ方向に圧縮力を受けるため、各メタライ
ズ層１１６，１１７が平面視において存在しないセラミ
ック層１０２〜１０６，同１０７〜１１２の内周部(キ
ャビティ１２０側)には、上記メタライズ層１１６，１
１７の厚みに略相当する分だけ下方に向けて緩く傾いた
傾斜面Ｋがそれぞれ発生してしまうことがある。係るキ
ャビティ１２０を囲むセラミック層１０２及び同１０７
の内周部に傾斜面Ｋが形成されていると、当該部分の直
上に設けられる前記接続用パッド１２２，１２４とキャ
ビティ１２０内に搭載される半導体素子Ｃの図示しない
端子とを接続するワイヤＷをボンディングする際に、傾
斜面Ｋにより接続用パッド１２２等の位置が下方にずれ
てしまう。この結果、ボンディングされるワイヤＷの先
端が接続用パッド１２２等からスリップしたり、これと
当接できないため、十分な加熱や微振動等による圧着が
行えず、配線基板１００内に形成された各回路と半導体
素子Ｃとが導通できなくなるという不具合を生じること
があった。
【０００５】
【発明が解決すべき課題】本発明は、以上の従来の技術
が抱える問題点を解決し、キャビティ内に搭載される半
導体素子等の電子部品と配線基板内の回路との接続が容
易且つ確実に行えるようにした配線基板とその製造方法
を提供することを目的とする。
が抱える問題点を解決し、キャビティ内に搭載される半
導体素子等の電子部品と配線基板内の回路との接続が容
易且つ確実に行えるようにした配線基板とその製造方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、前記セラミック層間のメタライズ層の内
周縁に沿って種々の厚さを有する絶縁層を配置すること
に着想して成されたものである。即ち、本発明の配線基
板は、電子部品を搭載するためのキャビティ部と、複数
のセラミック層を積層してなり、上記キャビティ部を囲
むように形成され、内周側が断面階段形状である枠部
と、少なくとも上記キャビティ部の底面をなすように枠
部に固着された底部と、上記枠部の階断面上に形成され
電子部品と接続するための接続用パッドと、を含む配線
基板であって、上記枠部を形成する複数のセラミック層
の層間のうち少なくとも１つ以上の層間に形成され、内
周縁が平面視にて上記接続用パッドの略直下で且つセラ
ミック層の内周縁より引き下がった位置に形成されたメ
タライズ層と、少なくとも１つ以上のメタライズ層の内
周縁とセラミック層の内周縁との間の引き下がり部のう
ち少なくとも上記接続用パッドの略直下に設けた絶縁層
と、を含むことを特徴とする。
解決するため、前記セラミック層間のメタライズ層の内
周縁に沿って種々の厚さを有する絶縁層を配置すること
に着想して成されたものである。即ち、本発明の配線基
板は、電子部品を搭載するためのキャビティ部と、複数
のセラミック層を積層してなり、上記キャビティ部を囲
むように形成され、内周側が断面階段形状である枠部
と、少なくとも上記キャビティ部の底面をなすように枠
部に固着された底部と、上記枠部の階断面上に形成され
電子部品と接続するための接続用パッドと、を含む配線
基板であって、上記枠部を形成する複数のセラミック層
の層間のうち少なくとも１つ以上の層間に形成され、内
周縁が平面視にて上記接続用パッドの略直下で且つセラ
ミック層の内周縁より引き下がった位置に形成されたメ
タライズ層と、少なくとも１つ以上のメタライズ層の内
周縁とセラミック層の内周縁との間の引き下がり部のう
ち少なくとも上記接続用パッドの略直下に設けた絶縁層
と、を含むことを特徴とする。
【０００７】係る配線基板によれば、セラミック層同士
の間にメタライズ層と、その内周側に沿う引き下がり部
内に絶縁層が配置されるので、前記傾斜面Ｋ１１６，１
１７の発生を無くすか、極く僅かに抑えることが可能に
なる。この絶縁層は、前記引き下がり部のうちの少なく
とも前記接続用パッドの略直下の部分に形成されていれ
ば良く、接続用パッドが形成されていない部分の略直下
には形成しなくても良い。或いは、接続用パッドが形成
されている部分も含めて前記引き下がり部の略全領域に
設けても良い。
の間にメタライズ層と、その内周側に沿う引き下がり部
内に絶縁層が配置されるので、前記傾斜面Ｋ１１６，１
１７の発生を無くすか、極く僅かに抑えることが可能に
なる。この絶縁層は、前記引き下がり部のうちの少なく
とも前記接続用パッドの略直下の部分に形成されていれ
ば良く、接続用パッドが形成されていない部分の略直下
には形成しなくても良い。或いは、接続用パッドが形成
されている部分も含めて前記引き下がり部の略全領域に
設けても良い。
【０００８】また、前記傾斜面Ｋは、前述の通りメタラ
イズ層１１６，１１７が形成されている領域と形成され
ていない領域(引き下がり部)の厚みの差により形成され
る。従って、セラミック層及びその層間に形成されるメ
タライズ層の層数が増せば増す程、上記厚みの差の総和
は増大する。特にメタライズ層が４層以上になると、上
記絶縁層を形成することによる厚みの差を調整し、傾斜
面Ｋを無くすか最小限に抑えることが重要になる。この
ため、前記枠部が４層以上のメタライズ層を有する配線
基板も含まれる。
イズ層１１６，１１７が形成されている領域と形成され
ていない領域(引き下がり部)の厚みの差により形成され
る。従って、セラミック層及びその層間に形成されるメ
タライズ層の層数が増せば増す程、上記厚みの差の総和
は増大する。特にメタライズ層が４層以上になると、上
記絶縁層を形成することによる厚みの差を調整し、傾斜
面Ｋを無くすか最小限に抑えることが重要になる。この
ため、前記枠部が４層以上のメタライズ層を有する配線
基板も含まれる。
【０００９】また、前記絶縁層は上記複数のセラミック
層間の全てに形成して、前記メタライズ層との厚みの差
を各セラミック層間毎で調整しても良い。この場合、絶
縁層の厚みは、メタライズ層の厚みと略同一にするか、
又は絶縁層の方を少し厚くすると良い。前記メタライズ
層の引き下がり部が無くセラミック層の内周縁までメタ
ライズ層を形成した場合、又はメタライズ層を形成しな
い場合であっても、セラミック層のキャビティ側が若干
下方に傾く傾向にあるため、前記絶縁層の厚みを前記メ
タライズ層の厚みよりも若干厚くしておくとより望まし
い。
層間の全てに形成して、前記メタライズ層との厚みの差
を各セラミック層間毎で調整しても良い。この場合、絶
縁層の厚みは、メタライズ層の厚みと略同一にするか、
又は絶縁層の方を少し厚くすると良い。前記メタライズ
層の引き下がり部が無くセラミック層の内周縁までメタ
ライズ層を形成した場合、又はメタライズ層を形成しな
い場合であっても、セラミック層のキャビティ側が若干
下方に傾く傾向にあるため、前記絶縁層の厚みを前記メ
タライズ層の厚みよりも若干厚くしておくとより望まし
い。
【００１０】更に、選択的に一部のセラミック層間にの
み前記絶縁層を形成し、各セラミック層間毎のメタライ
ズ層による厚み差の和を調整するようにしても良い。例
えばメタライズ層のうちの１層飛び又は２層飛び毎に前
記絶縁層を形成しても良い。この場合、前記絶縁層の厚
みはメタライズ層の厚みの約２〜３倍にするか、それら
よりも若干厚くすると良い。このように、選択的に一部
のセラミック層間にのみ前記絶縁層を設ける形態は、こ
の絶縁層の形成を簡略化でき、且つ各セラミック層間に
設ける形態と同様の効果を得ることができる。このた
め、前記絶縁層が前記メタライズ層のうちの１層飛び又
は２層飛び毎の引き下がり部に形成されている配線基板
も含まれる。
み前記絶縁層を形成し、各セラミック層間毎のメタライ
ズ層による厚み差の和を調整するようにしても良い。例
えばメタライズ層のうちの１層飛び又は２層飛び毎に前
記絶縁層を形成しても良い。この場合、前記絶縁層の厚
みはメタライズ層の厚みの約２〜３倍にするか、それら
よりも若干厚くすると良い。このように、選択的に一部
のセラミック層間にのみ前記絶縁層を設ける形態は、こ
の絶縁層の形成を簡略化でき、且つ各セラミック層間に
設ける形態と同様の効果を得ることができる。このた
め、前記絶縁層が前記メタライズ層のうちの１層飛び又
は２層飛び毎の引き下がり部に形成されている配線基板
も含まれる。
【００１１】また、前記セラミック層のうち、少なくと
も前記メタライズ層間に挟まれるセラミック層の厚み
が、０．２５mm以下である配線基板も含まれる。即ち、
メタライズ層を形成した領域と形成しない領域(引き下
がり部)との厚みの差は、セラミック層の厚みが小さい
と全てのセラミック層とメタライズ層の厚みの総和に占
める前記厚み差の総和の割合が大きくなり、前記傾斜面
Ｋへの影響も大きくなる。従って、一般にメタライズ層
は１０〜３０μｍの厚みで形成されるので、これらに挟
まれるセラミック層の厚みが０．２５mm以下の配線基板
では、前記絶縁層による厚みの調整がより重要になる。
も前記メタライズ層間に挟まれるセラミック層の厚み
が、０．２５mm以下である配線基板も含まれる。即ち、
メタライズ層を形成した領域と形成しない領域(引き下
がり部)との厚みの差は、セラミック層の厚みが小さい
と全てのセラミック層とメタライズ層の厚みの総和に占
める前記厚み差の総和の割合が大きくなり、前記傾斜面
Ｋへの影響も大きくなる。従って、一般にメタライズ層
は１０〜３０μｍの厚みで形成されるので、これらに挟
まれるセラミック層の厚みが０．２５mm以下の配線基板
では、前記絶縁層による厚みの調整がより重要になる。
【００１２】更に、前記キャビティ部が平面視で矩形状
を呈し、前記引き下がり部が平面視で矩形枠状に形成さ
れ、前記絶縁層が上記引き下がり部のうち角部を除いて
その辺部に形成される配線基板も含まれる。係る構成に
よれば、キャビティ部内に搭載された半導体素子等と配
線基板内の回路とを確実且つ効率良く接続できる配線基
板を提供することも可能となる。更に、前記絶縁層が、
前記セラミック層と同種のセラミックからなる配線基板
も含まれる。これにより、絶縁層は上下に隣接する各セ
ラミック層と強固に一体化されるので、耐久性にも優れ
た配線基板を得ることが可能となる。
を呈し、前記引き下がり部が平面視で矩形枠状に形成さ
れ、前記絶縁層が上記引き下がり部のうち角部を除いて
その辺部に形成される配線基板も含まれる。係る構成に
よれば、キャビティ部内に搭載された半導体素子等と配
線基板内の回路とを確実且つ効率良く接続できる配線基
板を提供することも可能となる。更に、前記絶縁層が、
前記セラミック層と同種のセラミックからなる配線基板
も含まれる。これにより、絶縁層は上下に隣接する各セ
ラミック層と強固に一体化されるので、耐久性にも優れ
た配線基板を得ることが可能となる。
【００１３】また、本発明は、以上の配線基板を得るた
め、焼成後に前記セラミック層となる複数のグリーンシ
ートの何れかの表面に、焼成後に前記メタライズ層とな
る導電ペーストを塗布する工程と、少なくとも一部の上
記グリーンシートの表面に、焼成後に前記絶縁層となる
絶縁ペーストを上記導電ペーストの内周側に沿って塗布
する工程とを、相前後して含む配線基板の製造方法も提
供する。係る構成によれば、前記傾斜面の発生を無くす
か、極力抑えた配線基板を所望の数量だけ確実且つ正確
に製造することが可能となる。更に、上記絶縁ペースト
が、前記グリーンシートと同種のセラミック成分からな
る配線基板の製造方法も含まれる。これにより、同種の
セラミック原料のみによって上記配線基板を確実且つ強
固に製造することが可能となる。
め、焼成後に前記セラミック層となる複数のグリーンシ
ートの何れかの表面に、焼成後に前記メタライズ層とな
る導電ペーストを塗布する工程と、少なくとも一部の上
記グリーンシートの表面に、焼成後に前記絶縁層となる
絶縁ペーストを上記導電ペーストの内周側に沿って塗布
する工程とを、相前後して含む配線基板の製造方法も提
供する。係る構成によれば、前記傾斜面の発生を無くす
か、極力抑えた配線基板を所望の数量だけ確実且つ正確
に製造することが可能となる。更に、上記絶縁ペースト
が、前記グリーンシートと同種のセラミック成分からな
る配線基板の製造方法も含まれる。これにより、同種の
セラミック原料のみによって上記配線基板を確実且つ強
固に製造することが可能となる。
【００１４】
【実施の形態】以下において、本発明の実施に好適な形
態を図面と共に説明する。図１(Ａ)は、本発明による配
線基板１の一形態を示す斜視図で、その上表面には矩形
のキャビティ部２を有し、このキャビティ部２を囲んで
上下に断面階段形状をなす階段面４，５を内周側に有す
る枠部３が形成されている。この階段面４，５上の各辺
には、上記キャビティ部２に沿って先端部を揃えた多数
の接続用パッド６，８が互いに略平行して配置されてい
る。図１(Ｂ)に示すように、上記キャビティ部２を囲む
枠部３は、垂直方向に複数のセラミック層１０〜２１を
積層したもので、且つ下方の底部となるセラミック層２
２上に固着されている。上記枠部３を形成するセラミッ
ク層１１〜１５と同１６〜２１は、キャビティ部２を形
成するため、中央側が同じ矩形状に打ち抜かれ、セラミ
ック層１１，１６のキャビティ部２寄りに前記階段面
４，５を形成している。
態を図面と共に説明する。図１(Ａ)は、本発明による配
線基板１の一形態を示す斜視図で、その上表面には矩形
のキャビティ部２を有し、このキャビティ部２を囲んで
上下に断面階段形状をなす階段面４，５を内周側に有す
る枠部３が形成されている。この階段面４，５上の各辺
には、上記キャビティ部２に沿って先端部を揃えた多数
の接続用パッド６，８が互いに略平行して配置されてい
る。図１(Ｂ)に示すように、上記キャビティ部２を囲む
枠部３は、垂直方向に複数のセラミック層１０〜２１を
積層したもので、且つ下方の底部となるセラミック層２
２上に固着されている。上記枠部３を形成するセラミッ
ク層１１〜１５と同１６〜２１は、キャビティ部２を形
成するため、中央側が同じ矩形状に打ち抜かれ、セラミ
ック層１１，１６のキャビティ部２寄りに前記階段面
４，５を形成している。
【００１５】図示において上寄りのセラミック層１１〜
１５の間と、下寄りのセラミック層１７〜２１の間に
は、これらの略全面に渉って例えば電源用のメタライズ
層２４，２６がそれぞれ形成されている。このメタライ
ズ層２４，２６の内周側にはキャビティ部２側に沿って
所定幅の上記メタライズ層２４，２６が形成されない引
き下がり部２５，２７が各々設けられるが、このうちセ
ラミック層１３，１５と同１８，２０の上面には、絶縁
層２８，２９が矩形枠状に配設され、各引き下がり部２
５，２７内をほぼ占有している。例えば、セラミック層
１３上におけるメタライズ層２４と絶縁層２８との配置
関係は、図２に示すように、メタライズ層２４の内周縁
に沿ってその内周側の引き下がり部２５の幅一杯に絶縁
層２８が矩形枠状に配置されている。
１５の間と、下寄りのセラミック層１７〜２１の間に
は、これらの略全面に渉って例えば電源用のメタライズ
層２４，２６がそれぞれ形成されている。このメタライ
ズ層２４，２６の内周側にはキャビティ部２側に沿って
所定幅の上記メタライズ層２４，２６が形成されない引
き下がり部２５，２７が各々設けられるが、このうちセ
ラミック層１３，１５と同１８，２０の上面には、絶縁
層２８，２９が矩形枠状に配設され、各引き下がり部２
５，２７内をほぼ占有している。例えば、セラミック層
１３上におけるメタライズ層２４と絶縁層２８との配置
関係は、図２に示すように、メタライズ層２４の内周縁
に沿ってその内周側の引き下がり部２５の幅一杯に絶縁
層２８が矩形枠状に配置されている。
【００１６】この絶縁層２８等を前記図１(Ｂ)に示すよ
うに配置することにより、配線基板１の階段面４，５上
には、従来における傾斜面Ｋが無くなるか、極く僅かし
か出現しないので、その直上に配置される接続用パッド
６，８は本来の位置に略正確に形成される。従って、各
パッド６，８とキャビティ部２内に搭載される前記同様
の半導体素子ＣとのワイヤＷによるボンディングを確実
に行うことができる。尚、図２中のメタライズ層２４内
に位置する符号３０は、該メタライズ層２４との間に間
隙を置いてこれを垂直方向に貫通するビアを示し、前記
接続用パッド６と、図示しない配線基板１の下方に内設
される回路とを導通させている。これらのビア３０は、
他のメタライズ層２４や同２６をも貫通し、各パッド
６，８と配線基板１の下方の回路を導通する。
うに配置することにより、配線基板１の階段面４，５上
には、従来における傾斜面Ｋが無くなるか、極く僅かし
か出現しないので、その直上に配置される接続用パッド
６，８は本来の位置に略正確に形成される。従って、各
パッド６，８とキャビティ部２内に搭載される前記同様
の半導体素子ＣとのワイヤＷによるボンディングを確実
に行うことができる。尚、図２中のメタライズ層２４内
に位置する符号３０は、該メタライズ層２４との間に間
隙を置いてこれを垂直方向に貫通するビアを示し、前記
接続用パッド６と、図示しない配線基板１の下方に内設
される回路とを導通させている。これらのビア３０は、
他のメタライズ層２４や同２６をも貫通し、各パッド
６，８と配線基板１の下方の回路を導通する。
【００１７】図３は、異なる配置形態の絶縁層に関する
図２と同様の位置における部分断面図で、同図(Ａ)は枠
部４０を構成するセラミック層４４上にメタライズ層４
６を形成し、その内周側の引き下がり部４２内に、上記
メタライズ層４６との間に極く狭い間隙４１を保って絶
縁層４８を配設した状態を示す。係る間隙４１を隔てて
絶縁層４８を配設すると、後述するように、製造時に同
じセラミック層４４上において、メタライズ層４６の内
周縁と絶縁層４８の外周縁が内外方向に多少位置ずれし
ても、互いに重なり合ってそれらの上方における階段面
上に不要な凸部が発生するのを阻止することができる。
図２と同様の位置における部分断面図で、同図(Ａ)は枠
部４０を構成するセラミック層４４上にメタライズ層４
６を形成し、その内周側の引き下がり部４２内に、上記
メタライズ層４６との間に極く狭い間隙４１を保って絶
縁層４８を配設した状態を示す。係る間隙４１を隔てて
絶縁層４８を配設すると、後述するように、製造時に同
じセラミック層４４上において、メタライズ層４６の内
周縁と絶縁層４８の外周縁が内外方向に多少位置ずれし
ても、互いに重なり合ってそれらの上方における階段面
上に不要な凸部が発生するのを阻止することができる。
【００１８】また、図３(Ｂ)は枠部５０を構成するセラ
ミック層５４のコーナ部を示し、その上面に略Ｌ形状に
メタライズ層５６を配置すると共に、その内周縁に沿う
引き下がり部５２における角部５３を除いて、上記メタ
ライズ層５６との間に極く狭い間隙５１を保って各辺部
５５に帯状の絶縁層５８，５８を互いに直角に配設した
状態を示す。係る角部５３の直上の図示しない階段面上
には、前記接続用パッド６，８が配置されることが少な
いため、絶縁層５８を効率良く配置でき、且つ接続用パ
ッド６等との前記ワイヤボンディングを確実に行わしめ
ることが可能となる。
ミック層５４のコーナ部を示し、その上面に略Ｌ形状に
メタライズ層５６を配置すると共に、その内周縁に沿う
引き下がり部５２における角部５３を除いて、上記メタ
ライズ層５６との間に極く狭い間隙５１を保って各辺部
５５に帯状の絶縁層５８，５８を互いに直角に配設した
状態を示す。係る角部５３の直上の図示しない階段面上
には、前記接続用パッド６，８が配置されることが少な
いため、絶縁層５８を効率良く配置でき、且つ接続用パ
ッド６等との前記ワイヤボンディングを確実に行わしめ
ることが可能となる。
【００１９】次に、前記配線基板１の製造方法を図４に
よって説明する。図４(Ａ)は、主にアルミナからなり中
央部が打ち抜かれた複数のグリーンシート６０〜７１を
用意し、このうちグリーンシート６２〜６５と同６８〜
７１の表面上に前記メタライズ層２４，２６となるタン
グステンやモリブデン等の高融点金属からなる導電ペー
スト８４，８６が略全面に渉りスクリーン印刷等により
塗布されると共に、この内周側には前記引き下がり部２
５，２７が設けられた状態を示す。また、前記階段面
４，５を形成するグリーンシート６１，６６の表面上に
は、前記接続用パッド６，８を得るための上記と同様の
高融点金属からなる多数の導電ペースト７６，７８が同
様にして塗布される。
よって説明する。図４(Ａ)は、主にアルミナからなり中
央部が打ち抜かれた複数のグリーンシート６０〜７１を
用意し、このうちグリーンシート６２〜６５と同６８〜
７１の表面上に前記メタライズ層２４，２６となるタン
グステンやモリブデン等の高融点金属からなる導電ペー
スト８４，８６が略全面に渉りスクリーン印刷等により
塗布されると共に、この内周側には前記引き下がり部２
５，２７が設けられた状態を示す。また、前記階段面
４，５を形成するグリーンシート６１，６６の表面上に
は、前記接続用パッド６，８を得るための上記と同様の
高融点金属からなる多数の導電ペースト７６，７８が同
様にして塗布される。
【００２０】次いで、図４(Ｂ)に示すように、グリーン
シート６３，６５と同６８，７０上の引き下がり部２
５，２７内に上記と同種のアルミナからなり、焼成後に
前記絶縁層２８，２９となる絶縁ペースト８８，８９を
同様に塗布する。即ち、各導電ペースト８４，８６のう
ちの１層飛び毎に絶縁ペースト８８，８９をそれらより
もやや厚めに塗布することで、製造工程の増加を抑制し
たものである。尚、図中の符号７２は底部を構成するセ
ラミック層２２となるグリーンシートを示す。そして、
これらの各グリーンシート６０〜７２を所定の順序で垂
直方向に積層し、常法により厚さ方向に加圧しつつ焼成
すると、各グリーンシート６０〜７２は前記セラミック
層１０〜２２に、導電ペースト７６，７８は前記接続用
パッド６，８に、導電ペースト８４，８６はメタライズ
層２４，２６に、且つ絶縁ペースト８８，８９は前記絶
縁層２８，２９となった配線基板１が得られる。尚、同
じグリーンシート６３，６８上において、上記導電ペー
スト８４，８６と絶縁ペースト８８，８９を塗布する順
序は前記と逆に行うこともできる。また、導電ペースト
８４，８６と絶縁ペースト８８，８９の間に極く僅かの
間隙を設けて塗布すると、両者に多少の位置ずれが生じ
ても互いに重なることを予防することもできる。
シート６３，６５と同６８，７０上の引き下がり部２
５，２７内に上記と同種のアルミナからなり、焼成後に
前記絶縁層２８，２９となる絶縁ペースト８８，８９を
同様に塗布する。即ち、各導電ペースト８４，８６のう
ちの１層飛び毎に絶縁ペースト８８，８９をそれらより
もやや厚めに塗布することで、製造工程の増加を抑制し
たものである。尚、図中の符号７２は底部を構成するセ
ラミック層２２となるグリーンシートを示す。そして、
これらの各グリーンシート６０〜７２を所定の順序で垂
直方向に積層し、常法により厚さ方向に加圧しつつ焼成
すると、各グリーンシート６０〜７２は前記セラミック
層１０〜２２に、導電ペースト７６，７８は前記接続用
パッド６，８に、導電ペースト８４，８６はメタライズ
層２４，２６に、且つ絶縁ペースト８８，８９は前記絶
縁層２８，２９となった配線基板１が得られる。尚、同
じグリーンシート６３，６８上において、上記導電ペー
スト８４，８６と絶縁ペースト８８，８９を塗布する順
序は前記と逆に行うこともできる。また、導電ペースト
８４，８６と絶縁ペースト８８，８９の間に極く僅かの
間隙を設けて塗布すると、両者に多少の位置ずれが生じ
ても互いに重なることを予防することもできる。
【００２１】ここで、本発明の効果について比較例と共
に具体的に説明する。先ず、前記配線基板１を上記方法
によって製造した。尚、メタライズ層２４，２６の厚さ
は７〜１２μｍ、絶縁層２８，２９の厚さは２０〜３０
μｍとすると共に、上下表面がメタライズ層２４，２６
に挟まれるセラミック層１２〜１４と同１８〜２０の厚
さは何れも０．０５mmとした。そして、上側の絶縁層２
８を下方のセラミック層１５上のみに配置したもの（発
明例１）と、上下両方のセラミック層１３，１５上に配
置したもの（発明例２）をそれぞれ５個ずつ用意した。
また、下側の絶縁層２９を下方のセラミック層２０上の
みに配置したもの(発明例３)と、上下両方のセラミック
層１８，２０上に配置したもの(発明例４)をそれぞれ５
個ずつ用意した。
に具体的に説明する。先ず、前記配線基板１を上記方法
によって製造した。尚、メタライズ層２４，２６の厚さ
は７〜１２μｍ、絶縁層２８，２９の厚さは２０〜３０
μｍとすると共に、上下表面がメタライズ層２４，２６
に挟まれるセラミック層１２〜１４と同１８〜２０の厚
さは何れも０．０５mmとした。そして、上側の絶縁層２
８を下方のセラミック層１５上のみに配置したもの（発
明例１）と、上下両方のセラミック層１３，１５上に配
置したもの（発明例２）をそれぞれ５個ずつ用意した。
また、下側の絶縁層２９を下方のセラミック層２０上の
みに配置したもの(発明例３)と、上下両方のセラミック
層１８，２０上に配置したもの(発明例４)をそれぞれ５
個ずつ用意した。
【００２２】一方、上記と同じ形状及び寸法等からな
り、前記絶縁層２８，２９となる絶縁ペースト８８，８
９のみを塗布せずに製造した前記従来の基板１００と同
様の比較例の配線基板を同数ずつ用意した。そして、各
基板１等における前記階段面４，５の各中央位置付近に
おいて、接続用パッド６，８のキャビティ部２寄りの先
端から０．１０mmの位置とこれから外側に０．５mm離れ
た位置とで、所謂焦点法を用い光学顕微鏡により一方に
焦点を合わせた後、他方に移して再度焦点が合うまで垂
直方向に移動させた焦点の移動距離、即ち傾斜面におけ
る高さの差を各発明例１〜４と比較例について、前記階
段面４，５別に測定し、その平均値と最大及び最小値を
算出した。その結果を階段面４は図５に、階段面５は図
６の各グラフにそれぞれ示した。
り、前記絶縁層２８，２９となる絶縁ペースト８８，８
９のみを塗布せずに製造した前記従来の基板１００と同
様の比較例の配線基板を同数ずつ用意した。そして、各
基板１等における前記階段面４，５の各中央位置付近に
おいて、接続用パッド６，８のキャビティ部２寄りの先
端から０．１０mmの位置とこれから外側に０．５mm離れ
た位置とで、所謂焦点法を用い光学顕微鏡により一方に
焦点を合わせた後、他方に移して再度焦点が合うまで垂
直方向に移動させた焦点の移動距離、即ち傾斜面におけ
る高さの差を各発明例１〜４と比較例について、前記階
段面４，５別に測定し、その平均値と最大及び最小値を
算出した。その結果を階段面４は図５に、階段面５は図
６の各グラフにそれぞれ示した。
【００２３】図５のグラフによれば、発明例１，２は全
体として比較例よりも移動距離、即ち傾斜度が少なくな
っており、また発明例１よりも発明例２の方が更に少な
くなっている。また、図６のグラフでも発明例３，４は
同様に比較例よりも傾斜度が少なく、且つ発明例３より
も発明例４の方が更に少なくなっている。これらの結果
から、絶縁層２８，２９を配置することによる本発明の
効果が理解されると共に、絶縁層２８，２９の配置数の
多少によっても傾斜度の程度を制御することが可能であ
ることも明らかである。従って、前記メタライズ層２
４，２６の全ての内周側に沿って、これと同様の厚さを
有する絶縁層２８，２９を配置すると、階断面４，５に
おける傾斜面の発生を最も抑制できるが、製造工程がか
なり増加するので、前記のように複数のメタライズ層２
４，２６のうち、その１層飛び毎や、或いは２層飛び毎
にその内周側に絶縁層２８，２９を配置することが製造
上からは望ましい。
体として比較例よりも移動距離、即ち傾斜度が少なくな
っており、また発明例１よりも発明例２の方が更に少な
くなっている。また、図６のグラフでも発明例３，４は
同様に比較例よりも傾斜度が少なく、且つ発明例３より
も発明例４の方が更に少なくなっている。これらの結果
から、絶縁層２８，２９を配置することによる本発明の
効果が理解されると共に、絶縁層２８，２９の配置数の
多少によっても傾斜度の程度を制御することが可能であ
ることも明らかである。従って、前記メタライズ層２
４，２６の全ての内周側に沿って、これと同様の厚さを
有する絶縁層２８，２９を配置すると、階断面４，５に
おける傾斜面の発生を最も抑制できるが、製造工程がか
なり増加するので、前記のように複数のメタライズ層２
４，２６のうち、その１層飛び毎や、或いは２層飛び毎
にその内周側に絶縁層２８，２９を配置することが製造
上からは望ましい。
【００２４】本発明は以上において説明した形態に限定
されるものではない。例えば、前記セラミック層や絶縁
層の材質には、アルミナに限らず、窒化アルミニウム、
ガラスセラミック、ムライト等のセラミックを用いるこ
ともできる。尚、セラミック層と絶縁層の材質は、同種
のセラミックを併用する形態に限らず、焼成収縮等を考
慮して互いに異なる材質を用いることもできる。前記メ
タライズ層の材質は前記ＭｏやＷに限らず、Ｍｏ−Ｍ
ｎ，Ｃｕ，Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ等を適用する
こともできる。また、本発明はキャビティ部を有する所
謂ピングリッドアレイ型やリードレスチップキャリア等
を含む全ての配線基板に適用でき、更にキャビティ部に
複数の半導体素子を搭載するマルチチップモジュールに
も適用することができる。しかも、キャビティ部内に搭
載する電子部品は、トランジスタ、ＥＦＴ等を含む半導
体素子に限らず、コンデンサ、抵抗、インダクタ、ＳＡ
Ｗフィルタ等も含まれる。
されるものではない。例えば、前記セラミック層や絶縁
層の材質には、アルミナに限らず、窒化アルミニウム、
ガラスセラミック、ムライト等のセラミックを用いるこ
ともできる。尚、セラミック層と絶縁層の材質は、同種
のセラミックを併用する形態に限らず、焼成収縮等を考
慮して互いに異なる材質を用いることもできる。前記メ
タライズ層の材質は前記ＭｏやＷに限らず、Ｍｏ−Ｍ
ｎ，Ｃｕ，Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ等を適用する
こともできる。また、本発明はキャビティ部を有する所
謂ピングリッドアレイ型やリードレスチップキャリア等
を含む全ての配線基板に適用でき、更にキャビティ部に
複数の半導体素子を搭載するマルチチップモジュールに
も適用することができる。しかも、キャビティ部内に搭
載する電子部品は、トランジスタ、ＥＦＴ等を含む半導
体素子に限らず、コンデンサ、抵抗、インダクタ、ＳＡ
Ｗフィルタ等も含まれる。
【００２５】
【発明の効果】以上において説明した本発明の配線基板
によれば、複数のセラミック層を積層して形成され、そ
の枠部内周側の階段面上に配置される多数の接続用パッ
ドが本来の所定の位置に設けられ易くなるので、このパ
ッドとキャビティ部に搭載される半導体素子等の電子部
品とを接続するためのワイヤボンディングを容易且つ確
実に行うことが可能となる。また、本発明の製造方法に
よれば、上記の配線基板を所望量に応じて確実且つ正確
に提供することが可能になる。更に、請求項６及び８の
発明によれば、セラミック層と絶縁層を同種のセラミッ
クによって製造でき、且つ互いに一体化して強固な配線
基板を得ることが可能となる。
によれば、複数のセラミック層を積層して形成され、そ
の枠部内周側の階段面上に配置される多数の接続用パッ
ドが本来の所定の位置に設けられ易くなるので、このパ
ッドとキャビティ部に搭載される半導体素子等の電子部
品とを接続するためのワイヤボンディングを容易且つ確
実に行うことが可能となる。また、本発明の製造方法に
よれば、上記の配線基板を所望量に応じて確実且つ正確
に提供することが可能になる。更に、請求項６及び８の
発明によれば、セラミック層と絶縁層を同種のセラミッ
クによって製造でき、且つ互いに一体化して強固な配線
基板を得ることが可能となる。
【図１】(Ａ)は本発明の配線基板の一形態を示す斜視
図、(Ｂ)は(Ａ)中におけるＢ−Ｂ断面図である。
図、(Ｂ)は(Ａ)中におけるＢ−Ｂ断面図である。
【図２】図１(Ｂ)中におけるイ−イに沿って切断した部
分端面図である。
分端面図である。
【図３】(Ａ)、(Ｂ)は共に異なる形態の絶縁層を示す図
２と同様な部分端面図である。
２と同様な部分端面図である。
【図４】(Ａ)、(Ｂ)は共に本発明の配線基板の製造工程
を示す概略断面図である。
を示す概略断面図である。
【図５】本発明例１，２及び比較例の傾斜面における高
さの差の分布を示すグラフである。
さの差の分布を示すグラフである。
【図６】本発明例３，４及び比較例の傾斜面における高
さの差の分布を示すグラフである。
さの差の分布を示すグラフである。
【図７】(Ａ)は従来の配線基板を示す斜視図、(Ｂ)は
(Ａ)中におけるＢ−Ｂ断面図である。
(Ａ)中におけるＢ−Ｂ断面図である。
１…………………………配線基板 ２…………………………キャビティ部 ３，４０，５０…………枠部 ４，５……………………階段面 ６，８……………………接続用パッド １０〜２１,４４,５４…セラミック層 ２２………………………セラミック層(底部) ２４,２６,４６,５６……メタライズ層 ２５,２７,４２,５２……引き下がり部 ２８,２９,４８,５８……絶縁層 ５３………………………角部 ５５………………………辺部 ６０〜７２………………グリーンシート ８４，８６………………導電ペースト ８８，８９………………絶縁ペースト
Claims (8)
- 【請求項１】電子部品を搭載するためのキャビティ部
と、 複数のセラミック層を積層してなり、上記キャビティ部
を囲むように形成され、内周側が断面階段形状である枠
部と、 少なくとも上記キャビティ部の底面をなすように枠部に
固着された底部と、 上記枠部の階断面上に形成され電子部品と接続するため
の接続用パッドと、 を含む配線基板であって、 上記枠部を形成する複数のセラミック層の層間のうち少
なくとも１つ以上の層間に形成され、内周縁が平面視に
て上記接続用パッドの略直下で且つセラミック層の内周
縁より引き下がった位置に形成されたメタライズ層と、 少なくとも１つ以上のメタライズ層の内周縁とセラミッ
ク層の内周縁との間の引き下がり部のうち少なくとも上
記接続用パッドの略直下に設けた絶縁層と、 を含むことを特徴とする配線基板。 - 【請求項２】前記枠部が、４層以上の前記メタライズ層
を有していることを特徴とする請求項１に記載の配線基
板。 - 【請求項３】前記絶縁層が、前記メタライズ層のうちの
１層飛び又は２層飛び毎の前記引き下がり部に形成され
ていることを特徴とする請求項１又は２に記載の配線基
板。 - 【請求項４】前記セラミック層のうち、少なくとも前記
メタライズ層間に挟まれるセラミック層の厚みが０．２
５mm以下であることを特徴とする請求項１乃至３の何れ
かに記載の配線基板。 - 【請求項５】前記キャビティ部が平面視で矩形状を呈
し、前記引き下がり部が平面視で矩形枠状に形成され、
前記絶縁層が上記引き下がり部のうち角部を除いてその
辺部に形成されることを特徴とする請求項１乃至４の何
れかに記載の配線基板。 - 【請求項６】前記絶縁層が、前記セラミック層と同種の
セラミックからなることを特徴とする請求項１乃至５の
何れかに記載の配線基板。 - 【請求項７】請求項１乃至６の何れかに記載の配線基板
の製造方法であって、 焼成後に前記セラミック層となる複数のグリーンシート
の何れかの表面に、焼成後に前記メタライズ層となる導
電ペーストを塗布する工程と、 少なくとも一部の上記グリーンシートの表面に、焼成後
に前記絶縁層となる絶縁ペーストを上記導電ペーストの
内周側に沿って塗布する工程とを、 相前後して含むことを特徴とする配線基板の製造方法。 - 【請求項８】前記絶縁ペーストが、前記グリーンシート
と同種のセラミック成分からなることを特徴とする請求
項７に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09747697A JP3508905B2 (ja) | 1997-04-15 | 1997-04-15 | 配線基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09747697A JP3508905B2 (ja) | 1997-04-15 | 1997-04-15 | 配線基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289964A true JPH10289964A (ja) | 1998-10-27 |
| JP3508905B2 JP3508905B2 (ja) | 2004-03-22 |
Family
ID=14193356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09747697A Expired - Fee Related JP3508905B2 (ja) | 1997-04-15 | 1997-04-15 | 配線基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508905B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388564B1 (ko) * | 2001-07-26 | 2003-06-25 | 삼성전기주식회사 | 고성능 비지에이 기판 및 이의 제조방법 |
| JP2006019643A (ja) * | 2004-07-05 | 2006-01-19 | Hitachi Metals Ltd | 積層基板およびその製造方法 |
| JP2006108482A (ja) * | 2004-10-07 | 2006-04-20 | Hitachi Metals Ltd | キャビティを備えた多層セラミック基板およびその製造方法 |
| WO2006120826A1 (ja) | 2005-05-12 | 2006-11-16 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
| JP2010251516A (ja) * | 2009-04-15 | 2010-11-04 | Hitachi Automotive Systems Ltd | 多層セラミック基板の製造方法と、多層セラミック基板を用いた空気流量計 |
| EP2469990A3 (en) * | 2008-04-30 | 2012-09-19 | Panasonic Corporation | Method of producing ciruit board by additive method, and circuit board and multilayer circuit board obtained by the method |
| US9082438B2 (en) | 2008-12-02 | 2015-07-14 | Panasonic Corporation | Three-dimensional structure for wiring formation |
| US9332650B2 (en) | 2008-04-30 | 2016-05-03 | Panasonic Corporation | Method of producing multilayer circuit board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128663A (en) * | 1974-09-02 | 1976-03-11 | Nippon Electric Co | Denshikairoyokizai no seizohoho |
| JPH06252558A (ja) * | 1993-03-01 | 1994-09-09 | Oki Electric Ind Co Ltd | 多層ガラスセラミックキャビティ基板 |
| JPH08181447A (ja) * | 1994-12-27 | 1996-07-12 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板 |
-
1997
- 1997-04-15 JP JP09747697A patent/JP3508905B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128663A (en) * | 1974-09-02 | 1976-03-11 | Nippon Electric Co | Denshikairoyokizai no seizohoho |
| JPH06252558A (ja) * | 1993-03-01 | 1994-09-09 | Oki Electric Ind Co Ltd | 多層ガラスセラミックキャビティ基板 |
| JPH08181447A (ja) * | 1994-12-27 | 1996-07-12 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388564B1 (ko) * | 2001-07-26 | 2003-06-25 | 삼성전기주식회사 | 고성능 비지에이 기판 및 이의 제조방법 |
| JP2006019643A (ja) * | 2004-07-05 | 2006-01-19 | Hitachi Metals Ltd | 積層基板およびその製造方法 |
| JP4543374B2 (ja) * | 2004-07-05 | 2010-09-15 | 日立金属株式会社 | 積層基板およびその製造方法 |
| JP2006108482A (ja) * | 2004-10-07 | 2006-04-20 | Hitachi Metals Ltd | キャビティを備えた多層セラミック基板およびその製造方法 |
| JP4565383B2 (ja) * | 2004-10-07 | 2010-10-20 | 日立金属株式会社 | キャビティを備えた多層セラミック基板およびその製造方法 |
| WO2006120826A1 (ja) | 2005-05-12 | 2006-11-16 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
| JPWO2006120826A1 (ja) * | 2005-05-12 | 2008-12-18 | 株式会社村田製作所 | セラミック多層基板 |
| US7745734B2 (en) | 2005-05-12 | 2010-06-29 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| EP2469990A3 (en) * | 2008-04-30 | 2012-09-19 | Panasonic Corporation | Method of producing ciruit board by additive method, and circuit board and multilayer circuit board obtained by the method |
| US9332650B2 (en) | 2008-04-30 | 2016-05-03 | Panasonic Corporation | Method of producing multilayer circuit board |
| US9082438B2 (en) | 2008-12-02 | 2015-07-14 | Panasonic Corporation | Three-dimensional structure for wiring formation |
| JP2010251516A (ja) * | 2009-04-15 | 2010-11-04 | Hitachi Automotive Systems Ltd | 多層セラミック基板の製造方法と、多層セラミック基板を用いた空気流量計 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3508905B2 (ja) | 2004-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291375A (en) | Printed circuit board and electric device configured to facilitate bonding | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| EP0987748A2 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| US20200105658A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP5799973B2 (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
| CN112788867A (zh) | 多层配线基板及包括其的探针卡 | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JP3508905B2 (ja) | 配線基板とその製造方法 | |
| JP4337129B2 (ja) | セラミック基板の製造方法 | |
| KR20200090564A (ko) | 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 | |
| JP6626735B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| US5790386A (en) | High I/O density MLC flat pack electronic component | |
| JP2945291B2 (ja) | セラミック多層基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2004254251A (ja) | 表面実装型圧電振動子及び絶縁性パッケージ | |
| US6048424A (en) | Method for manufacturing ceramic laminated substrate | |
| JP3091378B2 (ja) | セラミック多層基板 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP4044552B2 (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP2003168849A (ja) | 多数個取り配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |