JPH04221886A - 厚膜多層回路基板及びその製造方法 - Google Patents

厚膜多層回路基板及びその製造方法

Info

Publication number
JPH04221886A
JPH04221886A JP41308090A JP41308090A JPH04221886A JP H04221886 A JPH04221886 A JP H04221886A JP 41308090 A JP41308090 A JP 41308090A JP 41308090 A JP41308090 A JP 41308090A JP H04221886 A JPH04221886 A JP H04221886A
Authority
JP
Japan
Prior art keywords
insulating layer
insulating
circuit board
conductor pattern
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP41308090A
Other languages
English (en)
Inventor
Hideki Shibuya
渋谷 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP41308090A priority Critical patent/JPH04221886A/ja
Publication of JPH04221886A publication Critical patent/JPH04221886A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、回路導体の多層化に
用いられる厚膜多層回路基板及びその製造方法に関する
【0002】
【従来の技術】従来、厚膜多層回路では、例えば図3の
(A)に示すように、アルミナ等の絶縁材料で形成され
た回路基板2の表面に所定の回路を成す導体パターン4
が形成され、その上に図3の(B)に示すように、一様
な膜厚を持つ絶縁層6が設置される。図3の(C)に示
すように、絶縁層6の上面に第2の導体パターン8が形
成され、この導体パターン8は絶縁層10で覆われる。 これら絶縁層6、10及び導体パターン4、8は、印刷
によって形成される。
【0003】
【発明が解決しようとする課題】ところで、このような
厚膜多層回路では、図3の(C)及び(D)に示すよう
に、回路基板2の表面には導体パターン4、8及び絶縁
層6、10によって凹凸が生じ、この凹凸によって回路
基板2の表面の平坦化が妨げられ、この凹凸面化は多層
化が進むにつれて顕著になる。このような凹凸面に対す
る印刷等による導体パターンの形成は困難であり、形成
できるにしても、その導体パターンは信頼性の低いもの
となる。
【0004】従来、このような凹凸の発生を防止するた
め、例えは、特公平2−48156号「厚膜HICの製
造方法」がある。この製造方法では、回路基板に形成さ
れた第1の導体パターンの間に絶縁層を形成して温度T
1で焼成することにより平坦化した後、その上に中間絶
縁層を温度T1より低い温度T2(<T1)で焼成して
平坦化し、その上に第2のパターン及び絶縁層を印刷し
て温度T2より低い温度T3(<T2<T1)で焼成す
る。即ち、積層に従って焼成温度が低くなるようにした
ものである。
【0005】このような製造方法では、焼成温度が異な
る、即ち、段階的に低くなる複数の導体ペースト及び絶
縁ペーストを用いなければならず、適当な導体ペースト
や絶縁ペーストの選択が困難であるとともに、焼成温度
の制御が難しい等の不都合がある。
【0006】そこで、この発明は、回路基板上の導体パ
ターンによる凹凸を絶縁層によって平坦化し、信頼性の
高い多層化回路を実現した厚膜多層回路基板及びその製
造方法の提供を目的とする。
【0007】
【課題を解決するための手段】即ち、この発明の厚膜多
層回路基板は、表面に第1の導体パターン(4)が形成
された絶縁部材(回路基板2)と、前記第1の導体パタ
ーンから露出する前記絶縁部材上に前記第1の導体パタ
ーンと同一の膜厚に形成された第1の絶縁層(12)と
、この第1の絶縁層及び前記第1の導体パターンを覆っ
て前記第1の絶縁層と同一の絶縁材料を以て形成された
第2の絶縁層(14)と、この第2の絶縁層上に前記第
1の導体パターンと同一の導体材料で形成された第2の
導体パターン(8)とを備えたことを特徴とする。
【0008】また、この発明の厚膜多層回路基板の製造
方法は、絶縁部材(回路基板2)上に第1の導体パター
ン(4)を形成し、前記第1の導体パターンから露出す
る前記絶縁部材上に前記第1の導体パターンと同一の膜
厚に第1の絶縁層(12)を形成し、前記第1の導体パ
ターン及び前記第1の絶縁層の上に第2の絶縁層(14
)を形成した後、第2の導体パターン(8)を形成する
とともに、前記第1及び第2の導体パターン並びに前記
第1及び第2の絶縁層を個別に乾燥させた後、一括して
焼成することを特徴とする。
【0009】
【作用】この発明の厚膜多層回路基板では、第1の導体
パターン間に生じた凹部が第1の絶縁層で埋められて平
坦化され、その上に第2の絶縁層が形成され、その上に
第2の導体パターンが形成されるので、第2の導体パタ
ーンは第1の絶縁層で平坦化された第2の絶縁層の表面
に形成されている。したがって、第1及び第2の導体パ
ターンは絶縁部材上でその厚み方向に平行面を成して多
層化されている。そして、第1及び第2の導体パターン
は同一導体材料で形成され、また、絶縁層も同一絶縁材
料で形成されているので、層間の接合性、導電性、絶縁
性等の均一化等により回路パターンの信頼性が高められ
る。
【0010】また、この発明の厚膜多層回路基板の製造
方法では、第1の導体パターン間の凹部を第1の導体パ
ターンと同一の膜厚に第1の絶縁層を以て平坦化し、そ
の上に第2の絶縁層を形成する。この第2の絶縁層の上
に第2の導体パターンを形成する。そして、第1及び第
2の導体パターン並びに第1及び第2の絶縁層は、形成
後に個別に乾燥させた後、第1の導体パターン、第1の
絶縁層、第2の絶縁層及び第2の導体パターンを一括焼
成する。そのため、導体パターンの多層化に無関係に導
体パターンの平坦化が可能になり、信頼性の高い多層化
が実現できるとともに、乾燥の後、一括焼成を行うこと
ができるので、第1及び第2の導体パターンに同一の導
体材料を用いることができ、しかも、第1及び第2の絶
縁層にも同一の絶縁材料を用いることができ、従来のよ
うな焼成温度の異なる導体材料や絶縁材料を選択する必
要がなく、導体材料や絶縁材料の選択の自由度が高めら
れる。
【0011】
【実施例】図1はこの発明の厚膜多層回路基板の一実施
例を示し、図2はこの発明の厚膜多層回路基板の製造方
法の一実施例を示す。この厚膜多層回路基板には、図1
及び図2の(A)に示すように、アルミナ等の絶縁材料
で形成された絶縁部材としての回路基板2が用いられ、
この回路基板2の表面には導体ペーストを用いてスクリ
ーン印刷等により第1の導体パターン4を形成する。こ
の導体パターン4から露出する回路基板2の表面、即ち
、導体パターン4によって生じた凹部には、導体パター
ン4を乾燥させた後、その凹部を補って表面部を平坦化
するため、導体パターン4と同一の膜厚に第1の絶縁層
12を形成する。
【0012】この絶縁層12を乾燥させた後、導体パタ
ーン4及び絶縁層12の表面には、図2の(B)に示す
ように、絶縁層12と同一の絶縁材料である絶縁ペース
トを用いて第2の絶縁層14をスクリーン印刷等によっ
て同一の膜厚で形成する。この絶縁層14を乾燥させた
後、その上面には、図2の(C)に示すように、前記第
1の導体パターン4と同一の導体材料である導体ペース
トを用いて印刷等により第2の導体パターン8を形成す
る。
【0013】この導体パターン8を乾燥させた後、図2
の(C)に示すように、導体パターン8間の絶縁部材と
しての絶縁層14上には絶縁層12、14と同一の絶縁
材料からなる絶縁ペーストを用いて導体パターン8と同
一の膜厚に第2の絶縁層16を形成する。即ち、導体パ
ターン8によって絶縁層14の表面に生じた凹部は、絶
縁層16の形成によって平坦化されている。
【0014】そして、絶縁層16が乾燥した後、導体パ
ターン8及び絶縁層16の上面に、図2の(D)に示す
ように、絶縁層12、14と同一の絶縁材料からなる絶
縁ペーストを用いて第3の絶縁層18を形成する。
【0015】このようにして多層化された導体パターン
4、8及び絶縁層12、14、16、18を一括して焼
成することにより、図1に示す厚膜多層回路が得られる
【0016】以上のように、導体パターン4、8の形成
で回路基板2の表面に形成される凹部が絶縁層12、1
6によって平坦化される結果、回路導体に凹凸が生じる
ことなく積層され、回路導体及び絶縁層が多層化されて
いる。即ち、従来、多層化によって生じた凹凸が絶縁層
12、16によって補償され、パターン印刷の精度が高
められ、信頼性の高い回路パターンが得られる。
【0017】なお、実施例では、回路基板の表裏面側に
2層の回路パターンが形成された場合について説明した
が、回路基板の平坦化が行えるので3層以上の多層化が
可能であって、この発明の厚膜多層回路基板は実施例に
限定されるものではない。
【0018】また、この発明において、絶縁部材は、積
層すべき回路基板の他、回路基板上に積層された絶縁層
、導体パターン上の絶縁層等の絶縁手段として用いられ
るものを指す。
【0019】
【発明の効果】以上説明したように、この発明の厚膜多
層回路基板によれば、絶縁部材上に多層化された導体パ
ターンの平坦化が図られ、信頼性が高く、積層段数の多
い多層回路が実現できる。しかも、第1及び第2の導体
パターンは同一導体材料で形成され、また、絶縁層も同
一絶縁材料で形成されているので、層間の接合性、導電
性、絶縁性等の均一化等により回路パターンの信頼性を
高めることができる。
【0020】また、この発明の厚膜多層回路基板の製造
方法によれば、導体パターン間の凹部を絶縁物で平坦化
するので、平坦面に導体パターンを多層化することがで
き、高密度化とともに信頼性の高い厚膜多層回路基板を
容易に製造できる。しかも、多層化される各導体パター
ン及び絶縁層は乾燥後、一括して焼成されているため、
導体パターンには同一の導体材料、絶縁層には同一の絶
縁材料を用いることができ、製造が容易化するとともに
、導体材料及び絶縁材料の選択の自由度が高くなり、製
造価格の低減を図ることができる。
【図面の簡単な説明】
【図1】この発明の厚膜多層回路基板の一実施例を示す
断面図である。
【図2】この発明の厚膜多層回路基板の製造方法の一実
施例を示す断面図である。
【図3】従来の厚膜多層回路基板の製造方法を示す断面
図である。
【符号の説明】
2    回路基板(絶縁部材) 4    第1の導体パターン 8    第2の導体パターン 12  第1の絶縁層 14  第2の絶縁層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  表面に第1の導体パターンが形成され
    た絶縁部材と、前記第1の導体パターンから露出する前
    記絶縁部材上に前記第1の導体パターンと同一の膜厚に
    形成された第1の絶縁層と、この第1の絶縁層及び前記
    第1の導体パターンを覆って前記第1の絶縁層と同一の
    絶縁材料を以て形成された第2の絶縁層と、この第2の
    絶縁層上に前記第1の導体パターンと同一の導体材料で
    形成された第2の導体パターンと、を備えたことを特徴
    とする厚膜多層回路基板。
  2. 【請求項2】  絶縁部材上に第1の導体パターンを形
    成し、前記第1の導体パターンから露出する前記絶縁部
    材上に前記第1の導体パターンと同一の膜厚に第1の絶
    縁層を形成し、前記第1の導体パターン及び前記第1の
    絶縁層の上に第2の絶縁層を形成した後、第2の導体パ
    ターンを形成するとともに、前記第1及び第2の導体パ
    ターン並びに前記第1及び第2の絶縁層を個別に乾燥さ
    せた後、一括して焼成することを特徴とする厚膜多層回
    路基板の製造方法。
JP41308090A 1990-12-21 1990-12-21 厚膜多層回路基板及びその製造方法 Pending JPH04221886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41308090A JPH04221886A (ja) 1990-12-21 1990-12-21 厚膜多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41308090A JPH04221886A (ja) 1990-12-21 1990-12-21 厚膜多層回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04221886A true JPH04221886A (ja) 1992-08-12

Family

ID=18521783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41308090A Pending JPH04221886A (ja) 1990-12-21 1990-12-21 厚膜多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH04221886A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997016056A1 (fr) * 1995-10-23 1997-05-01 Ibiden Co., Ltd. Resine de remplissage et carte de circuits imprimes multicouche
WO2005107349A1 (de) * 2004-03-30 2005-11-10 Sefar Ag Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997016056A1 (fr) * 1995-10-23 1997-05-01 Ibiden Co., Ltd. Resine de remplissage et carte de circuits imprimes multicouche
WO2005107349A1 (de) * 2004-03-30 2005-11-10 Sefar Ag Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen

Similar Documents

Publication Publication Date Title
JPS5842639B2 (ja) セラミツク配線基板の製造法
JPH04221886A (ja) 厚膜多層回路基板及びその製造方法
JPH06252556A (ja) 多層セラミック基板
JPH02177391A (ja) 厚膜印刷多層配線基板
JPH01298796A (ja) 混成集積回路
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH04217389A (ja) 厚膜多層回路基板及びその製造方法
JP2542128B2 (ja) セラミック多層配線基板およびその製造法
JPS58171896A (ja) 湿式多層セラミツク基板およびその製造方法
JPH01161893A (ja) セラミック多層基板の製造方法
JPH0669663A (ja) コンデンサ内蔵多層基板
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPH0287588A (ja) 厚膜配線基板の抵抗体形成方法
JP3633138B2 (ja) 厚膜多層回路基板およびその製造方法
JPH0614593B2 (ja) セラミックス多層配線基板の製造方法
JPH0537156A (ja) 多層回路基板及びその製造方法
JPH1065342A (ja) 多層回路基板およびその製造方法
JPH02123793A (ja) セラミック多層基板
JPS60102763A (ja) 多層厚膜混成集積回路基板
JPH06105833B2 (ja) セラミック多層配線基板の製造方法
JP2001111220A (ja) 多層セラミック基板およびその製造方法
JPS60183761A (ja) 厚膜多層回路基板
JPH04206687A (ja) 薄膜多層配線基板
JPS61263196A (ja) 複合多層配線板およびその製造方法