JPH01161893A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法

Info

Publication number
JPH01161893A
JPH01161893A JP32100587A JP32100587A JPH01161893A JP H01161893 A JPH01161893 A JP H01161893A JP 32100587 A JP32100587 A JP 32100587A JP 32100587 A JP32100587 A JP 32100587A JP H01161893 A JPH01161893 A JP H01161893A
Authority
JP
Japan
Prior art keywords
layer
paste
hole
printing
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32100587A
Other languages
English (en)
Other versions
JP2551064B2 (ja
Inventor
Wakichi Tsukamoto
塚本 和吉
Yasunobu Yoneda
康信 米田
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP62321005A priority Critical patent/JP2551064B2/ja
Publication of JPH01161893A publication Critical patent/JPH01161893A/ja
Application granted granted Critical
Publication of JP2551064B2 publication Critical patent/JP2551064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、いわゆる厚膜法によるセラミック多層基板
の製造方法に関する。
〔従来の技術〕
第2図は、従来の厚膜法によるセラミック多層基板の一
例を示す断面図である。
このセラミック多層基板1は、例えばアルミナのような
焼結セラミック基板あるいはセラミックグリーンシート
等のセラミック基材2上に、導体N3と絶縁体層4を交
互に印刷して積層した後、全体を所定の雰囲気と温度で
焼成することによって製造したものである。そしてその
表面には、必−要に応じて、例えばLSIチップ6の搭
載およびワイヤボンディング、チップコンデンサ7の搭
載および半田付け、抵抗体8の厚膜印刷等の加工が施さ
れる。
〔発明が解決しようとする問題点〕
ところが上記のような従来の製造方法だと、セラミック
基材2上に導体層3と絶縁体層4を次々に重ねて印刷し
ていくため、凹凸が徐々に拡大され、最上層が非常に凹
凸の大きいものとなる。こ−のため、従来の方法では通
常、層数が5層程度のものしか作れなかった。
また、セラミック基材2にセラミックグリーンシートや
、絶縁体層4が焼結する温度領域で軟化するセラミック
基板を用いる場合、セラミック基材2と絶縁体層4の収
縮率の違いから、セラミンク多N基板1に反りが発生し
易いという問題もある。
そこでこの発明は、これらの点を改善したセラミック多
層基板の製造方法を提供することを目的とする。
〔問題点を解決するための手段〕
この発明の製造方法は、セラミック基村上に導体層およ
び絶縁体層を積層する工程と、それによって得られたも
のの最上層に他のセラミック基材を重ねて全体を圧着す
る工程と、それによって得られたものを焼成する工程と
を備えることを特徴とする。
〔作用〕
導体層と絶縁体層を積層したものを両側からセラミック
基材で挾んで圧着するため、厚さ方向の対称性が高まり
、これによってセラミック多層基板の反りが減少する。
また、セラミック基材が最外層となるため、表面の平坦
性も良くなる。
〔実施例〕
前述したセラミック基材としては、焼結セラミック基板
やセラミックグリーンシート等が採り得る。
まず前者を用いた例を第1図を参照して説明すると、こ
こでは焼結セラミック基板として0. 5mm厚のアル
ミナ基板12を用いた(同図(A))。このアルミナ基
板12には既に、所定のスルーホール12hが公知の手
段であけられている。
そして当該アルミナ基板12に、導体ペースト(例えば
Ag 、Ag−Pd SAu 、Cu 、Ni 。
W、Mo等)13を用いて、スルーホール印刷と導体層
を形成する表面印刷とを行った(同図(B))。
次いでその上に、絶縁体ペースト(例えばアルミナペー
スト等)14を印刷して絶縁体層を形成した(同図(C
))。14hはピアホール(ViaHole)である。
なお、絶縁体ペーストとしてアルミナペーストのように
高温で焼成するときは、導体ペーストとしてW、Moの
各ペーストを用いる。
また、絶縁体ペーストとして800〜1000°Cで焼
成可能なものを用いる場合は、導体ペーストとしてAg
 SAg−Pd5Au 、Cu 、Ni等の各ペースト
を用いる。
次いで更に、前記と同様の導体ペースト13の印刷工程
(同図(D))と絶縁体ペースト14の印刷工程を繰り
返して行い、10層の絶縁体層を形成した(同図(E)
。但し図には2層のみ示す。
)。
次いでその最上層に、前記アルミナ基板12と同様の所
定のスルーホール15hを設けたアルミナ基+i15を
乗せ、全体を金型に入れ、150°C120Kg/af
lにて熱圧着を行った(同図(F))。
次いで、導体ペースト13を用いてアルミナ基板15の
スルーホール15hにスルーホール印刷を行うと共に表
面印刷を行った。またこの例ではアルミナ基板12側に
も表面印刷を行った(同図(G))。
そして最後に、使用した導体ペースト13に合わせて所
定の雰囲気で全体を焼成することにより、セラミック多
層基板・を得た(同図(H))。
このセラミック多層基板は、導体層と絶縁体層を積層し
たものを上下両側からアルミナ基板12.15で挟んで
圧着したものであるため、厚さ方向の対称性が高く、従
ってその反りは通常のアルミナ基板と同等であった。
また、最外層がアルミナ基板12.15であるため、従
来の場合のように大きな凹凸が生じることはなく、通常
のアルミナ基板と同等の平坦度であった。
また、平坦性が高いため、前記(G)工程後の最上層に
対して、再び前記(、C)〜(G)工程を繰り返すこと
も可能であることが分かった。
一方他の例として、前記アルミナ基板12.15の代わ
りに、スルーホールを設けたセラミックグリーンシート
を用い、前記と同様の工程(B)〜(H)によりセラミ
ック多層基板を得たところ、その反りおよび表面の平坦
度は通常のアルミナ基板と同等であった。
尚、導体層および絶縁体層を両側から挟み込むのに用い
るセラミック基材は、一方がアルミナのような焼結セラ
ミック基板で他方がセラミックグリーンシートであって
も良いのは勿論である。
〔発明の効果〕
以上のようにこの発明によれば、厚膜法により製造され
るセラミック多層基板の欠点であった反りおよび表面の
平坦性を改善することができる。
その結果、従来の厚膜法における印刷層数の上限(約5
層)を越える多層化が可能になる。
また、表面の平坦性が高まることから、LSIチップ、
チップコンデンサ等のチップ部品の搭載が容易になると
共に、それらと表面導体とのワイヤボンディングや半田
付は等の接続不良も減少する。
また、表面層への抵抗体等の厚膜印刷が容易になると共
に、均一な膜厚が得られるようになるためその特性のば
らつきも小さくなる。
【図面の簡単な説明】
第1図は、この発明の一実施例に係るセラミック多層基
板の製造方法を示す工程図である。第2図は、従来の厚
膜法によるセラミック多層基板の一例を示す断面図であ
る。 12.15・・・アルミナ基板、13・・・導体ペース
ト、14・・・絶縁体ペースト。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)セラミック基材上に導体層および絶縁体層を積層
    する工程と、それによって得られたものの最上層に他の
    セラミック基材を重ねて全体を圧着する工程と、それに
    よって得られたものを焼成する工程とを備えることを特
    徴とするセラミック多層基板の製造方法。
JP62321005A 1987-12-18 1987-12-18 セラミック多層基板の製造方法 Expired - Lifetime JP2551064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62321005A JP2551064B2 (ja) 1987-12-18 1987-12-18 セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62321005A JP2551064B2 (ja) 1987-12-18 1987-12-18 セラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01161893A true JPH01161893A (ja) 1989-06-26
JP2551064B2 JP2551064B2 (ja) 1996-11-06

Family

ID=18127724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62321005A Expired - Lifetime JP2551064B2 (ja) 1987-12-18 1987-12-18 セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2551064B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091764A (ja) * 1973-12-19 1975-07-22

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091764A (ja) * 1973-12-19 1975-07-22

Also Published As

Publication number Publication date
JP2551064B2 (ja) 1996-11-06

Similar Documents

Publication Publication Date Title
US6630881B1 (en) Method for producing multi-layered chip inductor
JP2004259991A (ja) 積層セラミック部品
JPH11288839A (ja) 積層チップ型電子部品及びその製造方法
JP2000340448A (ja) 積層セラミックコンデンサ
JP2857552B2 (ja) 積層電子部品及びその製造方法
JPH06232005A (ja) Lc複合部品
JPH01161893A (ja) セラミック多層基板の製造方法
KR20020090852A (ko) 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법
JP3248294B2 (ja) チップインダクタ及びその製造方法
JPH05347227A (ja) 積層薄膜コンデンサ
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPH0945830A (ja) チップ状電子部品
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JP3684290B2 (ja) 積層電子部品とその製造方法
JPH04278507A (ja) 電子部品及びその製造方法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPH0555045A (ja) チツプインダクタおよびその製造方法
JPH04221886A (ja) 厚膜多層回路基板及びその製造方法
JPH0737719A (ja) チップインダクタ及びその製造方法
JPS6350861B2 (ja)
JP2004335508A (ja) セラミック配線基板の製造方法
JPH0636935A (ja) 厚膜磁性体チップ部品及びその製造方法
JP2000021677A (ja) 積層セラミックコンデンサ
JP3316944B2 (ja) 多層セラミック基板の積層方法
JPH0722752A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12