JP3684290B2 - 積層電子部品とその製造方法 - Google Patents
積層電子部品とその製造方法 Download PDFInfo
- Publication number
- JP3684290B2 JP3684290B2 JP17630997A JP17630997A JP3684290B2 JP 3684290 B2 JP3684290 B2 JP 3684290B2 JP 17630997 A JP17630997 A JP 17630997A JP 17630997 A JP17630997 A JP 17630997A JP 3684290 B2 JP3684290 B2 JP 3684290B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- internal electrode
- conductive paste
- ceramic green
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、磁性体セラミックや誘電体セラミック等を積層してなる積層電子部品とその製造する方法に関し、より具体的な例としては、磁性体セラミック層に周回状の内部電極を形成したインダクタ部と、誘電体セラミック層に対向する内部電極を形成したコンデンサ部とを組み合わせた積層電子部品とその製造方法に関する。
【0002】
【従来の技術】
例えば、積層LC電子部品を製造する場合、スクリーン印刷等によって予め導電ペーストにより周回状の内部電極パターンが印刷された磁性体セラミックグリーンシートを積層し、さらに、予め導電ペーストにより対向する内部電極パターンが印刷された誘電体シートを積層する。各磁性体セラミックグリーンシートに形成した周回状の内部電極パターンは、予め磁性体セラミックグリーンシートに設けたスルーホール導体で順次接続する。
【0003】
このような積層体が焼成され、さらに内部電極が露出している積層対の表面に導電ペーストを焼き付け、外部電極が形成される。これによって積層電子部品が得られる。
図5は、このようにして作られる積層電子部品の代表的な例である積層LC電子部品の積層体11の構造を示す概念図である。
【0004】
磁性体セラミック層1には、周回状の内部電極5a、5b…が形成されている。これら内部電極5a、5b…は、スルーホール6、6…に設けられたスルーホール導体を介して順次接続され、積層体11の内部でコイル状に連なっている。磁性体セラミックからなるセラミック層1、1…は、このコイルの磁芯となる。内部電極5a、5b…を有するセラミック層1、1…のうち、図5において上下の端のセラミック層1、1に形成された内部電極積5e、5fは、積層体11の対向する一対の端面にそれぞれ導出している。
【0005】
さらに、前記内部電極5a、5b…が形成されたセラミック層1、1…の両側に、内部電極が形成されていないセラミック層1’、1’…、いわゆるブランクのセラミック層1’、1’…が積層されている。さらに、内部電極5a、5b…を有しない磁性体セラミック層1’、1’…の上に、内部電極8a、8bを有していない、いわゆるブランクの誘電体セラミック層7’が積層され、この上に内部電極8a、8bを有する誘電体セラミック層7、7…が積層され、この上に内部電極8a、8bを有していない誘電体セラミック層7’が積層されている。
【0006】
誘電体セラミック層7、7…に設けられた内部電極8a、8bは、同セラミック層7、7…を介して対向している。この誘電体セラミック層7、7…は、その内部電極8a、8bのパターンによって2種類ある。第一の誘電体セラミック層7の内部電極8aは、前記内部電極5e、5fが導出された積層体11の端面と直行する一対の側面の中央部にそれぞれ導出されている。また、第二の誘電体セラミック層7の内部電極8bは、積層体11の表面に導出されていない。これら第一と第二の誘電体セラミック層7、7…は、交互に積層される。
【0007】
図5に示すように、内部電極8a、8bが設けられた誘電体セラミック層7、7…と、これら誘電体セラミック層7、7…と磁性体セラミック層1、1…との間に積層されたダミーのセラミック層7’、7’…、1’、1’…の中央部には、スルーホール3が設けられている。
第一の誘電体セラミック層7の内部電極8aは、その中央に導体膜を有しない絶縁領域4が形成され、この絶縁領域4の中央にスルーホール3が穿孔されている。さらに、絶縁領域4の内側であって、スルーホール3の周囲に導体膜からなるスルーホールランド2が形成されている。スルーホールランド2と内部電極8aとは、絶縁領域4を介して違いに絶縁されている。
【0008】
他方、第二の誘電体セラミック層7の内部電極bは、そのような絶縁領域4を有しておらず、内部電極bの中であってその中央部にスルーホール3が形成されている。
これらスルーホール3には、導体が充填され、この充填された導体、いわゆるスルーホール導体により、第二の誘電体セラミック層7、7…に形成された内部電極8a、8a…が、磁性体セラミック層1に設けたコイル状の内部電極5fに接続されている。
【0009】
第7図に示すように、この積層体11の両端部及び側面中央部に銀ペースト等の導電ペーストを塗布し、これを焼き付け、さらに必要に応じてその上にニッケルメッキや半田メッキ等を施して外部電極14、14、16、16が形成される。積層体11の端部の外部電極14、14には、積層体11の端面に導出された前記内部電極5e、5f、8b(図5参照)が接続され、積層体11の側面中央部の外部電極16、16には、前記内部電極8aが接続される。外部電極14、14は入出力電極となり、外部電極16、16はアース電極となる。
【0010】
【発明が解決しようとしている課題】
このような積層電子部品では、前記誘電体セラミック層7、7…を形成するセラミックグリーンシートのスルーホール3に導電ペーストを充填するとき、スルーホールランド2を有する第一の誘電体セラミック層1、1…では、スルーホールランド2に導電ペーストが被着する。このスルーホールランド2の広さは、スルーホール3とその周囲に付着する導電ペーストの量を決定する重要な因子となる。
【0011】
例えば、図6において(a)は、スルーホールランド2の面積が極端に狭い場合を示している。この場合は、スルーホールランド2に付着する導電ペーストaが少ないため、スルーホール3に充填される導電ペーストaの量も少なくなる。このため、積層体11を積層し、焼成したときにスルーホール導体の正常な導通がなされず、断線状態となる、いわゆるスルーホールオープンの不良を生じやすい。
他方、図6(c)は、スルーホールランド2の面積が広すぎる場合を示している。この場合は、スルーホールランド2の付着する導電ペーストaの量が多いため、スルーホール導体の導通が得られる。しかし、スルーホールランド2に付着する導電ペーストaが過多となり、積層工程やその積層体の焼成工程で積層体に歪みやクラック等の不良が発生しやすくなる。
【0012】
図6(b)は、スルーホールランド2の面積が適当な場合を示している。この場合は、スルーホール3に適当量の導電ペーストaが充填され、しかもスルーホールランド2に付着する導電ペーストが過多にならないため、スルーホールオープンが生じることなく、なお且つ積層体の歪みやクラック等の不良も発生しにくい。
このような観点から、誘電体セラミック層1の内部電極8aの中に形成されるスルーホールランド2の面積は、導電ペーストの印刷条件に合わせて、最適な面積に設計されている。
【0013】
ところが、誘電体セラミック層1の他方の内部電極8bは、その全体がスルーホール3の周囲に形成された一面の導体膜となるため、前記のスルーホールランド2の面積が極端に大きくなったのと同じ状態となる。すなわち、スルーホールランド2を有する内部電極8aを形成するための導電ペーストを印刷する工程と、スルーホール3の周囲に一面に形成された内部電極8bを形成するための導電ペーストを印刷する工程とを、同じ条件で行った場合、周囲に一面の内部電極8bを有するスルーホール3では、スルーホール3の周囲の内部電極8bに付着する導電ペーストaが極端に多くなってしまう。そのため従来では、前記2種類の内部電極8a、8bを形成するための印刷工程は、それぞれ印刷条件を変えて行う必要があった。
【0014】
しかし、内部電極8a、8bの種類によって、導電ペーストの粘度を変えたり、スクリーンメッシュの粗さを変える等、印刷条件をその都度変えることは、手数がかかるため、生産性を向上させるための障害となる。また、そのように印刷条件を変えて印刷しても、スルーホールランド2を有しない内部電極8bを印刷する工程では、スルーホール3への導電ペーストaの充填量が過多になりやすく、製品の歩留まりが悪いという課題があった。
【0015】
【課題を解決するための手段】
本発明は、このような従来の積層電子部品の製造工程時における課題に鑑み、いわゆるスルーホールオープンと呼ぶ、積層電子部品の内部での導通不良や、積層電子部品の変形やクラックを生じさせることなく、しかも同じ条件で内部電極を印刷することができる積層電子部品を提供することを目的とする。
【0016】
この目的を達成するため、本発明では、内部電極5a、5b…、8a、8bを有するセラミック層1、1’、7、7’を積層した積層体11を有し、少なくとも一部のセラミック層の内部電極8bの中に穿孔したスルーホール3に導電ペーストが充填されてスルーホール導体が設けられ、このスルーホール導体を介して、同内部電極8bを他のセラミック層のスルーホールランド2に接続した積層電子部品において、前記一部の内部電極8bは、スルーホール3の周囲に絶縁領域4を有さず、スルーホール3の周囲の領域に一面に形成された導体膜であり、前記スルーホール3が穿孔されている内部電極8bの中であってそのスルーホール3の周りに、導電ペーストが付着しない導電ペースト非付着部9がセラミック層の地肌が途切れて露出するように設けられ、前記導電ペースト非付着部9で囲まれた前記スルーホール3を囲む領域の導体膜が、前記導電ペースト非付着部9の切れ目を介して内部電極8bの外側部分と導通していることを特徴とする。
また、本発明の積層電子部品の製造方法では、セラミック層1、1’、 7、7’を形成するためのセラミックグリーンシートを作る工程、このセラミックグリーンシートにスルーホール3を穿孔する工程と、このセラミックグリーンシートの表面上に内部電極5a、5b・・・、8a、8bを形成するための内部電極パターンを印刷する工程と、前記スルーホール3に導電ペーストを充填してスルーホール導体を設ける工程と、これらセラミックグリーンシートを積層し、個々のチップ毎に裁断する工程と、このチップを焼成する工程と、焼成済みの積層体11の表面の所定の位置に外部電極14、16を形成する工程とを有する積層電子部品の製造方法において、スルーホール(3)が穿孔された一部のセラミックグリーンシートの表面に、前記スルーホール(3)の周りに導電ペーストが付着しない導電ペースト非付着部(9)がセラミック層の地肌が途切れて露出するとともに、前記導電ペースト非付着部(9)で囲まれた前記スルーホール(3)を囲む領域の導体膜が前記導電ペースト非付着部(9)の切れ目を介して内部電極(8b)の外側部分と導通するように内部電極パターンを印刷した後、前記導電ペースト非付着部で囲まれた前記スルーホールに導電ペーストを印刷充填することを特徴とする。
これによってスルーホール3の周囲に付着する導電ペーストの量を制限し、導電ペーストの広がりを抑えることにしたものである。さらに、前記導電ペースト非付着部9で囲まれたスルーホール3の周囲の領域の広さを、他のセラミックグリーンシートの内部電極パターンのスルーホールランド2を形成する部分の広さと同等にすることにより、種類の異なる内部電極8a、8bでも、同じ印刷条件で導電ペーストを印刷することができるようにしたものである。
【0017】
既に述べたように、積層電子部品の積層体11の内部に設けられた内部電極8a、8bには、穿孔したスルーホール3と絶縁領域4を介して絶縁された第一の内部電極8aと、スルーホール3に導電ペーストを充填して設けられたスルーホール導体を介して、他の内部電極5fと接続された第二の内部電極bがある。第一の内部電極8bは、スルーホール3の周囲に絶縁領域4があり、この絶縁領域4内のスルーホール3の周囲に、導体膜からなるスルーホールランド2が形成されている。
本発明では、後者の第二の内部電極8bを形成するための内部電極パターンを印刷するに当たり、スルーホール3の周りに、導電ペーストが付着しない導電ペースト非付着部9を設ける。
【0018】
前記の導電ペースト非付着部9は、例えば導体膜で覆われていないセラミックグリーンシートの地肌の部分からなる。このような第二の内部電極パターンの導電ペースト非付着部9に囲まれたスルーホール3の周囲の領域は、前記第一の内部電極8aを形成するための内部電極パターンのスルーホールランド2の部分の広さとほぼ等しくするのがよい。
前記のような積層電子部品では、第二の内部電極8bを形成するための内部電極パターンのスルーホール3の周囲に導電ペースト非付着部9を設けているので、この導電ペースト非付着部9によって、スルーホール3に充填される導電ペーストの一部が第二の内部電極8bを形成するための内部電極パターンに付着する領域が制限される。これによって、内部電極8bを形成するための内部電極パターンに付着する導電ペーストが過多にならない。
【0019】
特に、第二の内部電極8bを形成するための内部電極パターンの導電ペースト非付着部9に囲まれたスルーホール3の周囲の領域を、前記第一の内部電極8aを形成するための内部電極パターンのスルーホールランド2の部分の広さとほぼ等しくすると、第一の内部電極8aを有する誘電体セラミック層7を形成するためのセラミックグリーンシートと、第二の内部電極8bを有する誘電体セラミック層7を形成するためのセラミックグリーンシートのスルーホール3にそれぞれ導電ペーストを充填する工程において、何れも同じ印刷条件で導電ペーストをスルーホール3に充填することが可能となる。
【0020】
【発明の実施の形態】
次に、図面を参照しながら、本発明の実施の形態について、具体的且つ詳細に説明する。図1は、積層LC部品である積層電子部品の積層体の構造を示す概念図である。このような積層体は、通常次のようにして多数のものが同時に製造される。
【0021】
まず、フェライト粉末等の磁性体粉末をバインダー中に分散した磁性体スラリーを用い、ドクターブレード法、押出成形法等の手段で薄い磁性体セラミックグリーンシートを作る。これらのセラミックグリーンシートの所定の位置に予めスルーホールを打ち抜く。その後、銀ペースト等の導電ペーストを使用し、このセラミックグリーンシートの上に周回状の内部電極電極パターンを縦横に列べて多数組分印刷すると共に、上記スルーホールに導電ペーストを吸引し、スルーホール導体を印刷する。
【0022】
また、酸化チタン等の誘電体粉末を含む誘電体セラミックグリーンシートを用意し、銀ペースト等の導電ペーストを使用し、このセラミックグリーンシートの一部に内部電極パターンを縦横に列べて多数組分印刷する。これら磁性体セラミックグリーンシートと誘電体セラミックグリーンシートには、それらの対応する位置、例えば内部電極の中央部分等に予め孔を設けておき、積層時にそれらが連なるようにする。
【0023】
次に、これらのセラミックグリーンシートを積層する。まず、内部電極パターンを印刷していない磁性体セラミックグリーンシートを数枚積層し、その上に必要とするコイルの巻数により、異なる形状の内部電極パターンを有するセラミックグリーンシートを順次積層する。そして、これらセラミックグリーンシートの上に内部電極パターンが印刷されていない磁性体セラミックグリーンシートを積層する。この磁性体セラミックグリーンシートはスルーホールを有し、このスルーホールに導電ペーストが充填されている。
【0024】
次に、このようにして積層された磁性体セラミックグリーンシートの上に、スルーホールを有し、このスルーホールに導電ペーストが充填された内部電極が印刷されていない誘電体セラミックグリーンシートを何枚か積層する。この上に内部電極パターンを有する誘電体セラミックグリーンシートを交互に積層する。この内部電極を有する誘電体セラミックグリーンシートを必要とする静電容量により、適当な枚数積層する。この内部電極を有する誘電体セラミックグリーンシートはスルーホールを有しており、このスルーホールに導電ペーストが充填されている。さらにこの誘電体セラミックグリーンシートの上に、内部電極パターンが印刷されていない誘電体セラミックグリーンシートを積層する。
【0025】
誘電体セラミックグリーンシートと磁性体セラミックグリーンシートとの積層順序は、前後してもよいことはもちろんである。すなわち、誘電体セラミックグリーンシートを予め積層し、その上に磁性体セラミックグリーンシートを積層するが出来るのは、言うまでもない。この積層体を圧着した後、個々のチップ毎に裁断し、この未焼成の積層チップを焼成しすることにより、焼成済みの積層体11を得る。
【0026】
こうして得られた積層体11は、複数のセラミック層1、1’…、7、7’…が積層され、一体となったものであり、前述のように、その層構造は概略図1のようなものである。その基本的な層構造は、既に図5に説明したものと同じである。
すなわち、磁性体セラミック層1、1…の周回状の内部電極5a、5b…により、スルーホール6、6…に充填してスルーホール導体を介して積層体11の内部で連なったコイル状の導体が形成されている。磁性体セラミックからなるセラミック層1、1…は、このコイルの磁芯となる。
このコイル状の導体の両端の部分、すなわち、図1において上下の端のセラミック層1、1に形成された内部電極積5e、5fが積層体11の対向する一対の端面にそれぞれ導出している。
【0027】
さらに、前記内部電極5a、5b…が形成されたセラミック層1、1…の両側に、内部電極が形成されていない、いわゆるブランクのセラミック層1’、1’…が積層されている。
この内部電極5a、5b…を有しない磁性体セラミック層1’、1’…の上に、内部電極8a、8bを有していない、いわゆるブランクの誘電体セラミック層7’が積層され、この上に内部電極8a、8bを有する誘電体セラミック層7、7…が積層されている。さらにこの上に内部電極8a、8bを有していない誘電体セラミック層7’が積層され、コンデンサ部分が形成されている。
【0028】
誘電体セラミック層7、7…に設けられた内部電極8a、8bは2種類あり、一方の内部電極8aは、誘電体セラミック層7の一対の側辺の中央部にそれぞれ導出されている。他方の内部電極8bは、積層体11の表面に導出されていない。これらの内部電極8a、8bを有する2種類の誘電体セラミック層7、7…は、交互に積層され、誘電体セラミック層7、7…を介して対向している。
【0029】
図1に示すように、内部電極8a、8bが設けられた誘電体セラミック層7、7…、及びこれら誘電体セラミック層7、7…と磁性体セラミック層1、1…との間のダミーのセラミック層7’、7’…、1’、1’…の中央部には、スルーホール3が設けられている。第一の誘電体セラミック層7の内部電極8aは、その中央に導体膜を有しない絶縁領域4が形成され、この絶縁領域4の中央にスルーホール3が穿孔されている。さらに、絶縁領域4の内側であって、スルーホール3の周囲に導体膜からなるスルーホール導体2が形成されている。スルーホール導体2と内部電極8aとは、絶縁領域4を介して違いに絶縁されている。
【0030】
他方、第二の誘電体セラミック層7の内部電極bは、そのような絶縁領域4を有しておらず、内部電極bの中であってその中央部にスルーホール3が形成されている。
さらに、このスルーホール3を挟むようにして、その両側に一対の導電ペースト非付着部9、9が形成されている。図示の導電ペースト非付着部9、9は、図2にも示すように、スルーホール3を挟んで対向して配置された矩形のものからなり、その部分には導体膜が形成されおらず、誘電体セラミック層7の地肌が露出している。
【0031】
図3は、スルーホール3の周囲にスルーホールランド2とさらにその周囲に絶縁領域4を有する内部電極8aと、スルーホール3の周囲に絶縁領域4を有さず、スルーホール3の周囲に一面に形成された内部電極8bとを比較した図である。この図に示すように、後者の内部電極8bの導電ペースト非付着部9、9により囲まれた領域は、前者の内部電極8aの絶縁領域4の内部に形成されたスルーホールランド2(図5参照)とほぼ同じ広さに設定されている。
これらスルーホール3には、導体が充填され、この充填された導体、いわゆるスルーホール導体により、誘電体セラミック層7、7…に形成された一方の内部電極8b、8b…が、磁性体セラミック層1に設けたコイル状の内部電極5fに接続されている。
【0032】
前記のような積層体11では、スルーホール3の周囲に設けた前記導電ペースト非付着部9によって、スルーホール3に充填される導電ペーストの一部が内部電極8bに付着する領域が制限される。これによって、スルーホール3の周囲の内部電極8bに付着する導電ペーストが過多にならない。
この内部電極8bの導電ペースト非付着部9に囲まれたスルーホール3の周囲の領域は、他の内部電極8aの中の絶縁領域4内に形成されたスルーホールランド2とほぼ同じ広さのため、スルーホール3の導電ペーストを充填する工程において、内部電極8aを有する誘電体セラミック層7と内部電極8bを有する誘電体セラミック層7の双方のスルーホール3に、同じ印刷条件で導電ペーストを充填しても、適正な導電ペーストの充填量を保持することができる。
【0033】
なお、図2に示す内部電極8bのパターンの例では、スルーホール3に導電ペーストを充填するときは、スクリーン印刷用のスキージを、導電ペースト非付着部9、9が並んだ図2において左右方向に移動しながら印刷を行う。これによって、スルーホール3の周囲の内部電極8bに付着する導電ペーストの量を有効に制限することができる。他方、スクリーン印刷用のスキージを、これと直交する方向、すなわち図2において上下方向に移動しながら印刷を行うと、スルーホール3の周囲の内部電極8bに付着する導電ペーストは、図2において上下方向に広がってしまうので、スルーホール3の周囲の内部電極8bに付着する導電ペーストの広さは広くなる。
【0034】
このようにして得られた積層体11の両端部及び側面中央部に銀ペースト等の導電ペーストを塗布し、これを焼き付け、必要に応じてその上にニッケルメッキや半田メッキ等を施し、第7図に示すように、外部電極14、14、16、16が形成される。積層体11の端部の外部電極14、14には、積層体11の端面に導出された前記内部電極5e、5f、8b(図1参照)が接続され、積層体11の側面中央部の外部電極16、16には、前記内部電極8aが接続される。外部電極14、14は入出力電極となり、外部電極16、16はアース電極となる。
【0035】
図4に、内部電極8bのパターンの他の各例を示す。
図4(a)は、スルーホール3を囲むように、一対の導電ペースト非付着部9をL字形に形成したものである。この例では、導電ペースト非付着部9によりスルーホール3を囲む領域の導体膜が、導電ペースト非付着部9の切れ目を介して内部電極8bの外側部分と導通している。しかも、導電ペースト非付着部9がスルーホール3の四方を囲んでいるため、スクリーン印刷時のスキージの移動方向に殆ど影響されることなく、スルーホール3の周囲の内部電極8bに付着される導電ペーストの量を制限することができる。この例でも、内部電極8bの導電ペースト非付着部9で囲まれたスルーホール3の周囲の領域の広さは、他の内部電極8aの中の絶縁領域4内に形成されたスルーホールランド2とほぼ同じにする。
【0036】
図4(b)は、内部電極8bのスルーホール3の周囲の導体膜からその両側の導体膜に通じる導体膜が帯状のクランク形となっている。この場合は、内部電極8bの電極面積が、図2や図4(a)に示されたものより狭くなる。
【0037】
図4(c)は、やはり参考例であり、帯状のクランク形をなす導体膜を、図4(b)の場合と90゜異なる方向に設けたもので、内部電極8bの電極面積は、さらに狭くなる。
【0038】
図4(d)は、スルーホール3を囲むように、導電ペースト非付着部9を円形状に形成したものである。この導電ペースト非付着部9は、90゜間隔で途切れており、導電ペースト被着部9が4つのセグメントに分割されている。この例でも、導電ペースト非付着部9で囲まれたスルーホール3の周囲の領域が、導電ペースト非付着部9の切れ目を介して内部電極8bの外側部分と導通している。しかも、導電ペースト非付着部9がスルーホール3の四方を囲んでいるため、スクリーン印刷時のスキージの移動方向に殆ど影響されることなく、スルーホール3の周囲の導体膜に付着する導電ペーストの量を制限する効果を得ることができる。
なお、内部電極8bの導電ペースト非付着部9に囲まれたスルーホール3の周囲の領域の広さを、他の内部電極8aの中の絶縁領域4内に形成されたスルーホールランド2とほぼ同じにすることは、前述の例と同様である。
【0039】
【発明の効果】
以上説明した通り、本発明によれば、スルーホール3の周囲に一面に内部電極8bを有する誘電体セラミック層7において、スルーホール3の周囲に付着する導電ペーストの量を制限することができるため、スルーホール3に充填される導電ペーストの量を適当に抑えることができる。特に、内部電極8bの導電ペースト非付着部9に囲まれた領域の広さを、他の内部電極8aの中の絶縁領域4内に形成されたスルーホールランド2とほぼ同にすることにより、2種類の内部電極8a、8bにおいて、同じ印刷条件でスルーホール3に導電ペーストを充填しても、双方のスルーホール3に充填される導電ペーストに過不足が起こることが無くなる。これによって、導電ペーストの印刷工程を簡略化することができる。
【図面の簡単な説明】
【図1】本発明による積層電子部品の製造方法により作られる積層電子部品の例を示すその積層体の分解斜視図である。
【図2】同積層電子部品の絶縁領域を有さない内部電極のパターンの例を示す誘電体セラミック層の平面図である。
【図3】同積層電子部品の絶縁領域を有する内部電極のパターンと絶縁領域を有さない内部電極のパターンとを比較した例を示す誘電体セラミック層の平面図である。
【図4】同積層電子部品の内部電極のパターンの他の各例及び参考例を示す誘電体セラミック層の平面図である。従来例を示すその積層体の分解斜視図である。
【図5】積層電子部品の製造方法の従来例により作られる積層電子部品を示すその積層体の分解斜視図である。
【図6】同積層電子部品の内部電極のスルーホールランドの広さと、スルーホールに充填される導電ペーストの量との関係を示す要部縦断側面図である。
【図7】前記本発明及び従来例により製造された積層LC部品の例を示すその外観斜視図である。
【符号の説明】
1 セラミック層
1’ セラミック層
2 スルーホールランド
3 スルーホール
4 絶縁領域
7 セラミック層
7’ セラミック層
8a 内部電極
8b 内部電極
9 導電ペースト非付着部
Claims (5)
- 内部電極(5a)、(5b)…、(8a)、(8b)を有するセラミック層(1)、(1’)、(7)、(7’)を積層した積層体(11)を有し、少なくとも一部のセラミック層の内部電極(8b)の中に穿孔したスルーホール(3)に導電ペーストが充填されてスルーホール導体が設けられ、このスルーホール導体を介して、同内部電極(8b)を他のセラミック層のスルーホールランド(2)に接続した積層電子部品において、
前記一部の内部電極(8b)は、スルーホール(3)の周囲に絶縁領域(4)を有さず、スルーホール(3)の周囲の領域に一面に形成された導体膜であり、前記スルーホール(3)が穿孔されている内部電極(8b)の中であってそのスルーホール(3)の周りに、導電ペーストが付着しない導電ペースト非付着部(9)がセラミック層の地肌が途切れて露出するように設けられ、
前記導電ペースト非付着部(9)で囲まれた前記スルーホール(3)を囲む領域の導体膜が、前記導電ペースト非付着部(9)の切れ目を介して内部電極(8b)の外側部分と導通していることを特徴とする積層電子部品。 - セラミック層(1)、(1’)、(7)、(7’)を形成するためのセラミックグリーンシートを作る工程、このセラミックグリーンシートにスルーホール(3)を穿孔する工程と、このセラミックグリーンシートの表面上に内部電極(5a)、(5b)・・・、(8a)、(8b)を形成するための内部電極パターンを印刷する工程と、前記スルーホール(3)に導電ペーストを充填してスルーホール導体を設ける工程と、これらセラミックグリーンシートを積層し、個々のチップ毎に裁断する工程と、このチップを焼成する工程と、焼成済みの積層体(11)の表面の所定の位置に外部電極(14)、(16)を形成する工程とを有する積層電子部品の製造方法において、スルーホール(3)が穿孔された一部のセラミックグリーンシートの表面に、前記スルーホール(3)の周りに導電ペーストが付着しない導電ペースト非付着部(9)がセラミック層の地肌が途切れて露出するとともに、前記導電ペースト非付着部(9)で囲まれた前記スルーホール(3)を囲む領域の導体膜が前記導電ペースト非付着部(9)の切れ目を介して内部電極(8b)の外側部分と導通するように内部電極パターンを印刷した後、前記導電ペースト非付着部で囲まれた前記スルーホールに導電ペーストを印刷充填することを特徴とする積層電子部品の製造方法。
- 導電ペースト非付着部(9)が導体膜で覆われていないセラミックグリーンシートの地肌の部分からなることを特徴とする請求項2に記載の積層電子部品の製造方法。
- 一部のセラミックグリーンシートにスルーホール(3)内のスルーホール導体により接続される内部電極(8b)を形成するための内部電極パターンを印刷し、他のセラミックグリーンシートに絶縁領域(4)を介してスルーホール導体と絶縁された内部電極(8a)と前記絶縁領域(4)のスルーホール(3)の周囲に導体膜からなるスルーホールランド(2)とを形成するための内部電極パターンを印刷し、前者と後者のセラミックグリーンシートが積層されることを特徴とする請求項2または3に記載の積層電子部品の製造方法。
- 一部のセラミックグリーンシートの前記導電ペースト非付着部(9)に囲まれたスルーホール(3)の周囲の領域は、他のセラミックグリーンシートに形成されたスルーホールランド(2)となる部分の広さとほぼ等しいことを特徴とする請求項4に記載の積層電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17630997A JP3684290B2 (ja) | 1997-06-16 | 1997-06-16 | 積層電子部品とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17630997A JP3684290B2 (ja) | 1997-06-16 | 1997-06-16 | 積層電子部品とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118160A JPH118160A (ja) | 1999-01-12 |
JP3684290B2 true JP3684290B2 (ja) | 2005-08-17 |
Family
ID=16011342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17630997A Expired - Fee Related JP3684290B2 (ja) | 1997-06-16 | 1997-06-16 | 積層電子部品とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684290B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001167908A (ja) * | 1999-12-03 | 2001-06-22 | Tdk Corp | 半導体電子部品 |
-
1997
- 1997-06-16 JP JP17630997A patent/JP3684290B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH118160A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6189200B1 (en) | Method for producing multi-layered chip inductor | |
US4322698A (en) | Laminated electronic parts and process for making the same | |
JP2001076953A (ja) | 積層型コイル部品及びその製造方法 | |
JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
JPH08130117A (ja) | 積層インダクタ | |
JP3554784B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2000173835A (ja) | 積層電子部品及びその製造方法 | |
JPH11297531A (ja) | 積層電子部品 | |
JPH1012455A (ja) | 積層型コイル部品とその製造方法 | |
JP3684290B2 (ja) | 積層電子部品とその製造方法 | |
JP6784183B2 (ja) | 積層コイル部品 | |
JP2004153502A (ja) | 積層型lc複合部品 | |
US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
US20010054472A1 (en) | Manufacturing method for a laminated ceramic electronic component | |
JP2000091152A (ja) | 積層電子部品とその製造方法 | |
JPH06283375A (ja) | 積層電子部品の製造方法 | |
JP2005032807A (ja) | 積層セラミック電子部品およびその製造方法 | |
JPS6344286B2 (ja) | ||
JPH09260144A (ja) | コイル部品およびその製造方法 | |
JPH09199331A (ja) | コイル部品およびその製造方法 | |
JPH11251146A (ja) | 積層インダクタ及びその製造方法 | |
JP3582256B2 (ja) | インピーダンス素子及びその製造方法 | |
JPH03263310A (ja) | 積層インダクタの製造方法 | |
JP2003338410A (ja) | 積層インダクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |