JP3554784B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、積層インダクタやセラミック多層基板などの積層セラミック電子部品及びその製造方法に関し、より詳細には、ビアホール電極を用いて複数の内部電極が電気的に接続されている構造を有する積層セラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
従来、積層インダクタのように、ビアホール電極を介して複数の内部電極が電気的に接続されている積層セラミック電子部品が種々提案されている。積層インダクタでは、コイルを構成するための複数の内部電極がビアホール電極を介して電気的に接続されて、一定のターン数のコイルが構成されている。
【０００３】
積層インダクタの製造に際しては、まず、透明ポリエチレンテレフタレートフィルムのようなキャリアフィルム上に、セラミックグリーンシートを形成する。次に、セラミックグリーンシートにレーザーや金型加工によりビアホールを形成する。しかる後、セラミックグリーンシートの上面に導電ペーストを印刷し、ビアホールに導電ペーストを充填するとともに、セラミックグリーンシートの上面にコイルを構成するための内部電極を印刷する。ビアホール電極及び内部電極が印刷されたセラミックグリーンシートを複数枚積層し、最下部にビアホール電極は形成されていないが内部電極が印刷されているセラミックグリーンシートを積層し、さらに上下に無地のセラミックグリーンシートを積層して積層体を得る。この積層体を焼成することにより、内部にコイルが構成されたセラミック焼結体を得ることができる。そして、セラミック焼結体の外表面にコイルに電気的に接続される一対の外部電極を形成する。
【０００４】
【発明が解決する課題】
従来の積層インダクタの製造方法では、セラミックグリーンシートにビアホールを形成した後に、該ビアホールに導電ペーストを充填することによりビアホール電極が形成されていた。従って、ビアホール電極の厚みは、セラミックグリーンシートの厚みに依存することになる。また、導電ペーストをビアホールに確実に充填させるには、セラミックグリーンシートは、ある程度厚くせざるを得なかった。すなわち、薄いセラミックグリーンシートにビアホールを形成して導電ペーストをビアホールに充填しようとした場合、導電ペーストが確実にビアホールに充填され難かった。従って、ビアホール電極による電気的接続の信頼性が損なわれるという問題があった。
【０００５】
よって、従来、ビアホール電極を形成するための上記セラミックグリーンシートの厚みをさほど薄くすることはできなかった。
他方、導電ペーストの印刷により形成される内部電極の厚みは、厚くとも３０μｍ程度であった。従って、従来の積層インタクダでは、ビアホール電極の厚みは、内部電極の厚みに対して厚くならざるを得なかった。
【０００６】
他方、積層セラミック電子部品では、小型化及び低背化が強く求められている。ビアホール電極は、内部電極を電気的に接続するために用いられているものに過ぎず、従って、低背化を進める上では、ビアホール電極の厚みは薄いほうが望ましい。
【０００７】
特に、積層インダクタでは、高いインダクタンスを得ようとした場合、コイルのターン数を増加させる必要がある。ところが、積層インダクタの厚みを一定としてターン数を増大させるには、ビアホール電極の厚みを薄くする必要がある。しかしながら、従来の積層インダクタでは、ビアホール電極が上記のような方法で形成されていたため、ビアホール電極の厚みを薄くすることはできなかった。
【０００８】
また、セラミック多層基板などの他の積層セラミック電子部品においても、ビアホール電極は内部電極を電気的に接続する部分に過ぎないにもかかわらず、上述した製造方法と同様の方法で形成されているため、ビアホール電極の厚みを薄くすることができず、積層セラミック電子部品の低背化の妨げとなっていた。
【０００９】
本発明の目的は、上述した従来技術の欠点を解消し、ビアホール電極のみを薄くすることができ、それによって小型化及び電気的特性をの向上を図り得る積層セラミック電子部品及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明にかかる積層セラミック電子部品は、複数のセラミック層が一体焼結されてなるセラミック焼結体と、セラミック焼結体内に形成されており、異なる高さ位置に形成された複数の内部電極と、セラミック焼結体内に形成されており、異なる高さ位置にある複数の内部電極をセラミック焼結体の高さ方向において電気的に接続するように設けられた少なくとも一つのビアホール電極と、セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続されている複数の外部電極を備え、前記内部電極は複数のセラミック層にわたる厚みを有するように形成されており、ビアホール電極の厚みは内部電極の厚みよりも薄くされていることを特徴とする。
【００１１】
本発明の特定の局面では、内部電極が、コイルの一部を構成するコイル導体であり、複数のコイル導体がビアホール電極を介して電気的に接続されてコイルが構成されている。
【００１２】
本発明のより限定的な局面では、セラミック焼結体内に形成されており、前記コイルを構成するための複数の内部電極と異なる高さ位置に形成された複数の容量形成用電極が、セラミック焼結体層を介して対向するように配置されてコンデンサ部が構成されている。
【００１３】
本発明において、上記セラミック焼結体は、磁性体セラミックスにより構成されていてもよく、あるいは誘電体セラミックスにより構成されていてもよい。
本発明のさらに他の特定の局面では、前記セラミック焼結体が、磁性体セラミックスからなる磁性体セラミック層と、誘電体セラミックスからなる誘電体セラミック層とを有し、コイルが磁性体セラミック層に、コンデンサ部が誘電体セラミック層に構成されており、それによって積層ＬＣフィルタを提供することができる。
また、本発明に係る積層セラミック電子部品の製造方法は、内部電極と該内部電極の周囲に形成されたセラミックグリーンシートからなる第１の複合シートを形成する工程と、ビアホール電極と該ビアホール電極の周囲に形成されたセラミックグリーンシートからなる第２の複合シートを形成する工程と、前記第１及び第２の複合シートを積層する工程とを含む積層セラミック電子部品の製造方法であって、複数枚の前記第１の複合シートを積層することによって、同一平面形状の複数枚の前記内部電極が複数枚の第１の複合シートにわたるように積層されており、前記ビアホール電極の厚みが積層された複数の前記内部電極の厚みよりも薄くされていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【００１５】
図１（ａ）（ｂ）は、本発明の一実施例にかかる積層インダクタを説明するための斜視図及び内部を透視して示す模式的斜視図である。
積層インダクタ１は、直方体状のセラミック焼結体２を有する。セラミック焼結体２は、本実施例では、フェライトなどの磁性体セラミックスにより構成されている。もっとも、セラミック焼結体２は、誘電体セラミックスにより構成されてもよい。
【００１６】
セラミック焼結体２内には、コイル５が構成されている。コイル５は、複数の内部電極６，８を有する。内部電極６，８は、ビアホール電極７により電気的に接続されている。図１（ｂ）から明らかなように、ビアホール電極７は、内部電極６，８よりも厚みが薄くされている。このような厚みの薄いビアホール電極７の形成方法については後述する。
【００１７】
内部電極６は、セラミック焼結体２の第１の端面２ａに引き出されている。また、内部電極８は、セラミック焼結体２の第１の端面２ａとは反対側の第２の端面２ｂに引き出されている。
【００１８】
端面２ａ，２ｂを覆うように外部電極３，４がセラミック焼結体２の外表面に形成されている。外部電極３，４は、導電ペーストを塗布し、焼き付けることにより形成されている。
【００１９】
本実施例の積層インダクタ１では、コイルを構成するコイル導体としての内部電極６，８が、内部電極６，８よりも厚みの薄いビアホール電極７を介して電気的に接続されているので、小型化、特に低背化を果たすことができる。また、ビアホール電極７の厚みを薄くすることができるので、同じ厚みであれば、より多くのターン数のコイルを構成することができ、インダクタンスを高めることができる。さらに、焼結体層の厚み方向における内部電極６，８間の間隔が狭くなるので、磁束の洩れが少なくなり、より大きなインダクタンスを得ることができる。
【００２０】
次に、積層インダクタ１の製造方法を、図２〜図６を参照して説明する。
積層インダクタ１の製造に際しては、図２（ａ）に示すセラミックグリーンシート１１，１５と、複合シート１２〜１４とを積層する。セラミックグリーンシート１１，１５は、無地のセラミックグリーンシートであり、セラミック焼結体２の外層部分を構成するために用いられている。
【００２１】
複合シート１２では、内部電極８ａの周囲にセラミックグリーンシート層１６が形成されている。すなわち、図２（ｂ），（ｃ）に示すように、複合シート１２において、内部電極８ａは、セラミックグリーンシート層１６と同じ厚みを有し、セラミックグリーンシート層１６とは重なり合っていない。従って、内部電極８ａは、従来の導電ペーストをセラミックグリーンシート上に印刷して形成された内部電極に比べて、厚みを厚くすることができる。
【００２２】
しかも、本実施例では、複数枚の複合シート１２が積層されている。すなわち、複数層の内部電極８ａが積層されて、最終的に焼き付けられて、図１に示した内部電極８が構成されている。よって、内部電極８は、その厚みが非常に厚く、内部電極８の厚みの幅に対する比を、１以上と大きくすることができる。
【００２３】
他方、複合シート１３は、ビアホール電極７と、ビアホール電極７の周囲に形成されたセラミックグリーンシート層１７とを有する。複合シート１３においても、ビアホール電極７は、複合シート１３を上下に貫くように形成されている。すなわち、ビアホール電極７は、セラミックグリーンシート層１７と重なり合っていない。
【００２４】
複合シート１４は、複合シート１２と同様に構成されている。すなわち、略Ｌ字状の内部電極６ａと、内部電極６ａの周囲に形成されたセラミックグリーンシート１８とを有する。また、複数枚の複合シート１４が積層されており、それによって複数層の内部電極６ａにより図１（ｂ）に示した内部電極６が構成される。
【００２５】
積層インダクタ１の製造に際しては、上記セラミックグリーンシート１１，１５と複数枚の複合シート１２，１４と、一枚の複合シート１３とを積層し、厚み方向に加圧することにより、積層体が得られる。この積層体を焼成することにより、セラミック焼結体２が得られている。従って、内部電極６，８に比べて厚みの薄いビアホール電極７を容易に構成することができる。
【００２６】
もっとも、上記複合シート１２〜１４は、内部電極またはビアホール電極とその周囲に形成されたセラミックグリーンシート層とを有するため、従来より周知のセラミックグリーンシート上に導電ペーストを塗布方法では得られない。
【００２７】
このような複合シート１２〜１４を有する積層体を得る工程を、図３〜図６を参照してより具体的に説明する。
なお、積層セラミック電子部品の製造に際しては、生産性を高めるために、マザーの積層体を得た後に、マザーの積層体を個々の積層セラミック電子部品体の積層体に切断する方法が多用されている。積層インダクタ１の製造に際しても、まず、図３（ａ）に示すマザーのキャリヤフィルム２１を用意する。マザーのキャリヤフィルム２１は、ポリエチレンテレタレートフィルムなどの適宜の合成樹脂フィルムにより構成され得る。
【００２８】
マザーのキャリヤフィルム２１にはセラミックグリーンシート及び内部電極を印刷するための複数の位置決め穴２２が形成されている。また、複数の位置決め穴２２に関連して、複合シートを積層する際の積層基準穴２３，２３が形成されている。
【００２９】
位置決め穴２２を基準にして、マザーのキャリアフィルム２１上に、複合シート１２を得るための内部電極８ａをマトリックス状に複数印刷する。（図３（ｂ））。この印刷は、導電ペーストのスクリーン印刷等により行い得る。本実施例では、内部電極８ａは、２０μｍ程度の厚みになるように印刷されている。
【００３０】
しかる後、内部電極８ａが形成されている部分の周囲に、マザーのセラミックグリーンシート２４を印刷する。このようにして、マザーの複合シート２５が得られる。
【００３１】
上記と同様にして、複合シート１３，１４を得るためのマザーの複合シートを用意する。
また、別途、キャリヤフィルム２１上に、セラミックグリーンシートを全面に印刷し、図２（ａ）に示したセラミックグリーンシート１１，１５を得るためのマザーのセラミックグリーンシートを用意する。
【００３２】
次に、図４〜図６に示すようにして、積層工程が行われる。なお、図４〜図６では、マザーのセラミックグリーンシートやマザーの複合シートを積層する工程を示すが、図示を容易とするために、１個の内部電極のみが各シートに配置されているように図示されている。
【００３３】
まず、図４（ａ）に示すように、前述したマザーのキャリアフィルム２１上にセラミックグリーンシート１５を構成するためのマザーのセラミックグリーンシート２６が積層されているものを用意する。
【００３４】
次に、図４（ｂ）に示すように、積層ステージ２７上において、キャリヤフィルム２１に指示されたマザーのセラミックグリーンシート２６を該マザーのセラミックグリーンシート２６側から重ね、圧着する。しかる後、マザーのキャリヤフィルム２１を剥離する。
【００３５】
この工程を繰り返すことにより、図４（ｃ）に示すように、マザーのセラミックグリーンシート２６が複数層積層される。
次に、図５（ａ）に示すように、マザーの複合シート２８を積層する。このマザーの複合シート２８は、複合シート１４を得るためのマザーの複合シートであり、キャリヤフィルム２１に支持されている。すなわち、キャリヤフィルム２１に支持されたマザーの複合シート２８をマザーのセラミックグリーンシート２６上に重ね、圧着した後、マザーのキャリヤフィルム２１を剥離する。この工程を繰り返すことにより、図５（ｂ）に示すように、複数のマザーの複合シート２８が積層される。従って、複数の内部電極６ａが積層される。
【００３６】
次に、図６に示すように、複合シート１３を得るためのマザーの複合シート２９を積層する。マザーの複合シート２９は、キャリヤフィルム２１に支持されており、該複合シート２９側から、マザーの複合シート２８に積層される。この場合においても厚み方向に加圧することにより、マザーの複合シート２９を、すでに積層されているマザーの複合シート２８に圧着する。しかる後、マザーのキャリヤフィルム２１を剥離する。
【００３７】
このようにして、マザーの複合シート２９において、セラミックリーンシート層３０と重ならないように設けられているビアホール電極７が下方の内部電極６ａに接合される。
【００３８】
しかる後、複合シート１２を得るためのマザーの複合シート２５を、上記と同様にして、転写法により複数回積層し、さらに、図４（ａ）に示したマザーのセラミックグリーンシート２６を同様に転写法により複数層積層し、厚み方向に加圧することにより、マザーの積層体が得られる。
【００３９】
上記のようにして得られたマザーの積層体を、個々の積層インダクタ単位の積層体に切断する。このようにして得られた個々の積層インダクタ体の積層体を焼成することにより、図１に示したセラミック焼結体２が得られる。
【００４０】
上記のように、本実施例の製造方法では、図２（ａ）における内部電極６ａ，８ａが、セラミックグリーンシート層１６，１８と同じ厚みを有し、さらに内部電極８ａ，６ａがそれぞれ複数層積層されているので、厚みの厚い内部電極６，８を形成することができる。よって、直流抵抗を低減でも、かつインダクタンスを高めることができる。
【００４１】
他方、接続電極としてのビアホール電極７は、セラミックグリーンシート層１７と同じ厚みを有するが、内部電極６，８に比べて厚みが薄くされている。従って、セラミック焼結体２の厚みを薄くすることができる。また、従来の積層インダクタに比べて、セラミック焼結体の厚みが同じの場合には、本実施例によりより大きなインダクタンスを得ることができる。
【００４２】
図７は、本発明の他の実施例を説明するための分解斜視図である。本実施例では、ターン数がより大きなコイルがセラミック焼結体内に構成される。
すなわち、本実施例では、図７に示すセラミックグリーンシート３１，３９と、複合シート積層体３２、３４、３６，３８と、複合シート３３，３５，３７が積層される。セラミックグリーンシート３１，３９は、図２に示したセラミックグリーンシート１１，１５と同様に構成されている。
【００４３】
複合シート積層体３２は、図２に示した複合シート１２を複数層積層することにより得られている。すなわち、第１の実施例ではマザーのキャリヤフィルム上に、一層の複合シート１２を形成した後に、転写法により積層する工程を複数回実施していたが、本実施例では、１枚のキャリヤフィルム上に、複数枚の複合シートが積層形成されて、複合シート積層体３２が形成されている。複合シート積層体３２は一回の転写により積層に供される。
【００４４】
同様に、複合シート積層体３８も、図２に示した複合シート１４を複数層積層した構成を有する。
他方、複合シート３３，３５、３７は、図２に示した複合シート１７と同様に構成されている。すなわち、ビアホール電極７と、ビアホール電極７の周囲に設けられたセラミックグリーンシート層１８とを有する。
【００４５】
また、本実施例では、ターン数を増大させるために、複合シート積層体３４，３６が積層されている。複合シート積層体３４，３６についても、複数の複合シートを積層することにより、構成されている。
【００４６】
複合シート積層体３４を構成している各複合シートは、内部電極４０と、内部電極４の周囲に形成されたセラミックグリーンシート層４１とを有する。同様に、複合シート積層体３６を構成している複合シートは、内部電極４２と、内部電極４２の周囲に設けられたセラミックグリーンシート層４３とを有する。
【００４７】
上記セラミックグリーンシート３１，３９と、複合シート積層体３２，３４，３６，３８と、複合シート３３，３５，３７とを図７に示すようにして積層することにより、積層体が得られる。そして、この積層体を焼成することにより、セラミック焼結体が得られ、該セラミック焼結体においては、複合シート積層体３２，３４，３６，３８に設けられている内部電極、すなわちコイル導体により、コイルが構成される。従って、図１に示した実施例に比べて大きなターン数のコイルを構成することができる。
【００４８】
図７に示した実施例から明らかなように、ビアホール電極７を介して複数の内部電極を接続した構造において、ビアホール電極の数及び複数の内部電極の数は特に限定されない。また、図７に示した実施例から明らかなように、本発明によれば、ビアホール電極に比べて厚みの厚い複数の内部電極をビアホール電極を介して接続し得るので、同じ厚みのセラミック焼結体において、従来の積層インダクタに比べてより大きなターン数のコイルを容易に構成することができる。
【００４９】
図８は、本発明のさらに他の実施例を説明するための分解斜視図である。
図８は、本実施例で積層されるセラミックグリーンシートを及び複合シートを説明するための図である。本実施例では、上方に、図２の積層インダクタを構成するための各シートが積層される。すなわち、図２に示した実施例と同様に、セラミックグリーンシートを１１，１５間に、複合シート１２〜１４が積層されて、積層インダクタが構成されている。この積層インダクタが構成されている部分の下方に、コンデンサ部を構成するために、セラミックグリーンシートを５１，５３，５５，５７，５９，６０と、複合シート５２，５４，５６，５８とが積層されている。
【００５０】
セラミックグリーンシート５１，６０はコンデンサ部の最外層部分を構成するためのセラミックグリーンシートである。また、複合シート５２，５４，５６，５８は、それぞれ、コンデンサを構成するための容量形成用電極５２ａ，５４ａ，５６ａ，５８ａと、容量形成用電極５２ａ，５４ａ，５６ａ，５８ａの周囲に形成されたセラミックグリーンシート層５２ｂ，５４ｂ，５６ｂ，５８ｂとを有する。すなわち、複合シート５２，５４，５６，５８においては、容量形成用電極５２ａ，５４ａ，５６ａ，５８ａはセラミックグリーンシート層５２ｂ，５４ｂ，５６ｂ，５８ｂと連ねられて形成されている。従って、前述した複合シート１２〜１４と同様の製造方法により、複合シート５２，５４，５６，５８を得ることができる。
【００５１】
容量形成用電極５２ａ，５４ａ，５６ａ，５８ａは、コンデンサを構成するために設けられている。容量形成用電極５２ａ，５４ａ，５６ａ，５８ａは、複合シート５２，５４，５６，５８の上面から下面を貫くように形成されているので、容量形成用電極５２ａ，５４ａ，５６ａ，５８ａ間の短絡を没するために、セラミックグリーンシート５３，５５，５７が挿入されている。
【００５２】
また、最下層の複合シート５８の下面にも、セラミックグリーンシート５９が積層されている。
本実施例のように積層インダクタを構成する部分の下方に、コンデンサを構成するために上記セラミックグリーンシート５１，５３，５５，５７，５９，６０と、複合シート５２，５４，５６，５８とを積層することにより、積層型のＬＣフィルタを得ることができる。
【００５３】
なお、好ましくは、上記積層インダクタを構成する部分のセラミックグリーンシートとして磁性体セラミックスを用い、コンデンサ部を構成するセラミックグリーンシートとして誘電体セラミックスを用いることにより、大きなインダクタンス及び静電容量を用意に得ることができる。
【００５４】
なお、上述した実施例では、積層インダクタ及び積層ＬＣ部品の製造方法を説明したが、本発明は、セラミック多層基板のように、ビアホール電極を介してビアホール電極の上下の内部電極が電気的に接続される構造を有する積層セラミック電子部品に一般的に適用することができる。
【００５５】
【発明の効果】
本発明にかかる積層セラミック電子部品では、ビアホール電極の厚みが、ビアホール電極により接続される内部電極の厚みよりも薄くされているので、電気的接続機能を有するだけであるビアホール電極の厚みを低減することにより、積層セラミック電子部品の小型化及び低背化を進めることができ、かつ同じ寸法のセラミック焼結体を用いた場合、インダクタンスや容量等の電気的特性の向上を図ることができる。
【００５６】
本発明において、内部電極が、コイルの一部を構成するコイル導体であり、複数のコイル導体が上記ビアホール電極を介して接続されてコイルが構成されている場合には、本発明に従って、小型でありかつ大きなインダクタンスを有する積層インダクタを提供することができる。
【００５７】
セラミック焼結体内において、コイルを構成するための複数の内部電極と異なる高さ位置に、容量形成用内部電極がセラミック焼結体層を介して対向するように配置されてコンデンサ部が構成されている場合には、本発明に従って、小型であり、大きなインダクタンス及び静電容量を得ることができる積層ＬＣフィルタを提供することができる。
【００５８】
セラミック焼結体として磁性体セラミックスを用いた場合には、例えば積層インダクタに用いた場合、より大きなインダクタンスを得ることができる。また、セラミックス焼結体が誘電体性セラミックスからなる場合には、大きな静電容量を得ることができる。
【００５９】
セラミック焼結体が、磁性体セラミック層と誘電体セラミック層とを有し、コイルが磁性体セラミック層に、コンデンサ部が誘電体セラミック層に構成されている場合には、本発明に従って、大きなインダクタンス及び大きな静電容量を有する積層ＬＣ部品を提供することができる。
本発明に係る製造方法では、内部電極と、該内部電極の周囲に形成されたセラミックグリーンシートからなる第１の複合シートを形成し、ビアホール電極とビアホールの周囲に形成されたセラミックグリーンシートからなる第２の複合シートを形成し、第１，第２の複合シートを積層するにあたり、複数枚の第１の複合シートを積層することにより、複数枚の内部電極が複数枚の第１の複合シートにわたるように積層されており、それによってビアホール電極の厚みが積層されている内部電極の厚みよりも薄くされている。従って、本発明に係る製造方法によれば、ビアホール電極の厚みが、ビアホール電極により接続される内部電極の厚みよりも厚くされている本発明に係る積層セラミック電子部品を提供することが可能となる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は、本発明の一実施例にかかる積層インダクタを示す斜視図及び内部を透視して示す模式的斜視図。
【図２】（ａ）〜（ｃ）は、図１に示した実施例の積層インダクタを得るのに用いられるセラミックグリーンシート及び複合シートを説明するための分解斜視図、複合シートの平面図及び（ｂ）におけるＢ−Ｂ線に沿う断面図。
【図３】（ａ）（ｂ）は、本発明の一実施例において用意されるマザーのキャリヤフィルム及びマザーのキャリヤフィルム上に形成されたマザーの複合シートを説明をするための各平面図。
【図４】（ａ）〜（ｃ）は、本発明の一実施例において、セラミックグリーンシートを積層する工程を説明するための各断面図。
【図５】（ａ）（ｂ）は、本発明の一実施において、マザーのセラミックグリーンシート上にマザーの複合シートを積層する工程を説明するための断面図。
【図６】本発明の一実施例において、マザーの複合シート上にビアホール電極を有するマザーの複合シートを積層する工程を説明するための略図的断面図。
【図７】本発明の他の実施例において積層されるセラミックグリーンシート及び複合シートを説明するための分解斜視図。
【図８】本発明のさらに他の実施例において積層される複合シート及びセラミックグリーンシートを説明するための分解斜視図。
【符号の説明】
１…積層インダクタ
２…セラミック焼結体
３，４…外部電極
５…コイル
６，８…内部電極
６ａ，８ａ…内部電極
７…ビアホール電極
１１，１５…セラミックグリーンシート
１２〜１４…複合シート
１６，１７，１８…セラミックグリーンシート層
３１，３９…セラミックグリーンシート
３２，３４，３６，３８…複合シート積層体
３３，３５，３７…複合シート
４１，４３…セラミックグリーンシート層
４０，４２…内部電極
５１，５３，５５，５７，５９，６０…セラミックグリーンシート
５２，５４，５６，５８…複合シート
５２ａ，５４ａ，５６ａ，５８ａ…容量形成用電極
５２ｂ，５４ｂ，５６ｂ，５８ｂ…セラミックグリーンシート層

Claims (7)

1. 複数のセラミック層が一体焼結されてなるセラミック焼結体と、
   前記セラミック焼結体内に形成されており、異なる高さ位置に形成された複数の内部電極と、
   前記セラミック焼結体内に形成されており、異なる高さ位置にある複数の内部電極をセラミック焼結体の高さ方向において電気的に接続するように設けられた少なくとも一つのビアホール電極と、
   前記セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続されている複数の外部電極を備え、
   前記内部電極は複数のセラミック層にわたる厚みとなるように形成されており、前記ビアホール電極の厚みは前記内部電極の厚みよりも薄くされていることを特徴とする、積層セラミック電子部品。
2. 前記内部電極が、コイルの一部を構成するコイル導体であり、複数のコイル導体がビアホール電極を介して電気的に接続されてコイルが構成されている、請求項１に記載の積層セラミック電子部品。
3. 前記セラミック焼結体内に形成されており、前記コイルを構成するための複数の内部電極と異なる高さ位置に形成された複数の容量形成用電極が、セラミック焼結体層を介して対向するように配置されてコンデンサ部が構成されている、請求項２に記載の積層セラミック電子部品。
4. 前記セラミック焼結体が磁性体セラミックスからなる、請求項１〜３のいずれかに記載の積層セラミック電子部品。
5. 前記セラミック焼結体が誘電体セラミックスからなる、請求項１〜３のいずれかに記載の積層セラミック電子部品。
6. 前記セラミック焼結体が、磁性体セラミック層と、誘電体セラミック層とを有し、前記コイルが磁性体セラミック層に、前記コンデンサ部が誘電体セラミック層に構成されている、請求項３に記載の積層セラミック電子部品。
7. 内部電極と該内部電極の周囲に形成されたセラミックグリーンシートからなる第１の複合シートを形成する工程と、
   ビアホール電極と該ビアホール電極の周囲に形成されたセラミックグリーンシートからなる第２の複合シートを形成する工程と、
   前記第１及び第２の複合シートを積層する工程とを含む積層セラミック電子部品の製造方法であって、
   複数枚の前記第１の複合シートを積層することによって、同一平面形状の複数枚の前記内部電極が複数枚の第１の複合シートにわたるように積層されており、前記ビアホール電極の厚みが積層された複数の前記内部電極の厚みよりも薄くされていることを特徴とする積層セラミック電子部品の製造方法。

Images