JP4666950B2 - 複合体及び複合体の製造方法並びに積層部品の製造方法 - Google Patents

複合体及び複合体の製造方法並びに積層部品の製造方法 Download PDF

Info

Publication number
JP4666950B2
JP4666950B2 JP2004149287A JP2004149287A JP4666950B2 JP 4666950 B2 JP4666950 B2 JP 4666950B2 JP 2004149287 A JP2004149287 A JP 2004149287A JP 2004149287 A JP2004149287 A JP 2004149287A JP 4666950 B2 JP4666950 B2 JP 4666950B2
Authority
JP
Japan
Prior art keywords
conductor
composite
support plate
ceramic
ceramic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004149287A
Other languages
English (en)
Other versions
JP2005332941A (ja
Inventor
哲也 木村
則光 深水
浩司 山本
伝 井料
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004149287A priority Critical patent/JP4666950B2/ja
Publication of JP2005332941A publication Critical patent/JP2005332941A/ja
Application granted granted Critical
Publication of JP4666950B2 publication Critical patent/JP4666950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、移動体通信機等に使用される複合体及び複合体の製造方法並びに積層部品の製造方法に関するものである。
近年、電子機器は小型軽量化、携帯化が進んでおり、それに用いられる回路ブロックも、小型化、複合モジュール化が押し進められており、セラミック多層回路基板などの積層部品の高密度化と小型化が進められている。
そして、従来のセラミック多層基板は、通常、グリーンシート法と呼ばれる製造方法により製造されている。このグリーンシート法は、絶縁層となるセラミック粉末を含有するスラリーを用いてドクターブレード法などによってセラミック粉末とバインダーなどからなるグリーンシートを作製し、次に、このグリーンシートにビアホール導体となる位置にNCパンチや金型などで貫通穴を形成し、導体ペーストを用いて、内部や表面の導体のパターンを印刷するとともに、前記貫通穴に導体ペーストを充填してビアホール導体を形成した後、同様にして作製した複数のグリーンシートを積層し、この積層体を一括同時焼成する製造方法である。(特許文献1参照)。
しかしながら、上記の方法において、グリーンシートに導体ペーストをスクリーン印刷して導体を形成する方法では、導体のにじみやほそりが発生し、高精度な印刷ができないという問題があり、スクリーン印刷法で導体を形成する場合、ライン/スペースを50μm/50μm以下とした導体の形成は困難であるという問題がある。この点を解消するため、導体を銅箔等で形成する方法が提案されている(特許文献2参照)。
特開平11−066951号公報 特開平5−191047号公報
しかしながら、特許文献2に記載の方法では、銅箔とセラミックグリーンシートを同時焼成すると、お互い焼成収縮値が異なるため、通常の焼成では変形してしまうという問題があり、例えば、平面方向の収縮を抑制するために拘束焼成等の技術を用いなければならず、工程が増え、コストが増大するという問題がある。
本発明は、例えば、にじみやほそりが無い高精度な導体の形成が可能な複合体及び複合体の製造方法並びに積層部品の製造方法を提供することを目的とする。
本発明の複合体は、アルミニウム板からなる少なくとも一方の主面に、アルミニウム地肌の親水部と光硬化型樹脂の疎水部とが形成された支持板の前記主面において、前記親水部又は前記疎水部のいずれか一方の表面に、少なくとも金属粉末を含有する導体スラリー
を乾燥させた導体が形成されてなり、該導体が形成された領域以外の前記主面に少なくとも無機粉末を含有するセラミックスラリーを乾燥させたセラミック体が形成されて前記導体および前記セラミック体を有する複合シートが形成されてなるとともに、前記導体の前記支持板側の幅が、該支持板と反対側の幅よりも大きいことを特徴とする。
また、本発明の複合体は、前記導体と前記セラミック体の厚みが略同一であり、前記導体が前記セラミック体を貫通して、前記導体の両端面が露出していることが望ましい。
本発明の複合体の製造方法は、少なくとも一方の主面に、アルミニウム地肌の親水部と光硬化型樹脂の疎水部とを形成した支持板を準備する工程と、少なくとも金属粉末と親水性溶剤又は疎水性溶剤のうちいずれか一方の溶剤とを含有してなる導体スラリーを前記支持板の主面に塗布して乾燥させ、前記親水部又は疎水部のうちいずれか一方の表面のみに導体スラリーからなる導体を形成する工程と、少なくとも無機粉末を含有するセラミックスラリーを、前記導体を形成した前記支持板に塗布して乾させ、該支持板の前記導体が形成されている部分以外の主面にセラミック体を形成して前記導体および前記セラミック体からなる複合シートを形成する工程と、を具備してなることを特徴とする。
本発明の積層部品の製造方法は、以上説明した複合体から前記アルミニウム板からなる支持板を除去して前記複合シートを得る工程と、
該複合シートを複数積層して積層体を形成する工程と、(b)前記積層体を焼成する工程と、を具備することを特徴とする。
本発明の複合体によれば、少なくとも一方の主面に親水部と疎水部とが形成された支持板の前記主面に導体が形成されているために、導体のにじみやはみ出しの発生が抑制され、高精細な導体となるために、導体同士の電気的短絡を防止することができ、高密度で信頼性の高い導体を有する配線基板を作製することができる。また、導体の支持板側の幅よりも支持板と反対側の幅を小さくすることで、導体とセラミック体との接合面積が増大し、取り扱い性に優れた複合体となる。また、この複合体から支持板を除去して、導体とセラミック体とからなる複合シートを積層し、焼成した場合にも、導体とセラミック体との接合信頼性が向上するため、信頼性に優れた積層部品となる。
更に、前記導体と前記セラミック体の厚みを略同一とし、前記導体をセラミック体を貫通させて、導体の両端面を露出させることで、グリーンシートと導体との厚みの差が小さくなるため、積層不良(デラミネーション)の発生を抑制できるとともに、セラミック体の薄層化と、導体の厚膜化を達成することができる。
また、本発明の複合体の製造方法によれば、簡単な工程でにじみやはみ出しが抑制された高精細の導体を有する取り扱い性に優れた複合体が形成可能となる。
そして、このようにして作製した複合体から支持板を除去し、複合シートを積層して、積層体を作製し、さらに、焼成することで、セラミック体が、絶縁層となり、導体が配線層となるため、薄層の絶縁層と、低抵抗を有する厚膜の配線層とを具備する積層部品を容易に製造することができる。
図1に、本発明における積層部品1の一例として、一般的なセラミック多層回路基板1の(a)概略斜視図、(b)概略断面図を示す。
本発明により製造される積層部品1は、例えば、セラミック多層回路基板1として利用されるもので、表面、裏面および内部には、平面導体となる導体29が形成されている。また、表面に形成された導体29には、IC、インダクタ、抵抗、コンデンサなどのチップ部品4が半田によって実装され、裏面の導体29は、マザーボードなどに実装するための端子電極として機能するものである。
また、内部には、上記平面導体を形成する導体29同士を接続するビア導体5が形成されている。
本発明の複合体は、例えば、図1のような積層部品1を作製するのに好適に用いられるものである。
以下に本発明の複合体の製造法について説明する。
先ず、親水部と疎水部を形成した支持板を準備する。具体的には、オフセット印刷等で一般的に用いられるPS版を使用するのが望ましい。PS版とは、例えば、図2(a)に示すように、厚さ約0.2mmのアルミニウム板21の主面に光硬化型樹脂23を塗布したシートで、図2(b)に示すように、ガラスマスク27を用いて、このPS版25の光硬化型樹脂23を露光、現像することで、図2(c)に示すように、アルミニウム板21の主面に光硬化型樹脂23が除去された部分23a(アルミニウム地肌)と光硬化型樹脂23が存在する部分23bとを形成する。こうして形成されたPS版25のアルミニウム地肌の部分23aが親水部23aとなり、光硬化型樹脂23bが疎水部23bとなり、親水部23aと疎水部23bとを備えた支持板であるPS版25が得られる。
なお、この光硬化型樹脂23の厚みは任意に変更することが可能で、できるだけ薄くすることが望ましく、後で、説明する転写工程を考慮すると、30μm以下、特に10μm以下、更に5μm以下とすることが望ましい。
次に、図3(d)、(e)に示すように、この親水部23aと疎水部23bとを具備するPS版25に、金属粉末と溶剤として水を用いた導体スラリー28aを塗布すると、PS版25の親水部23aのみに導体スラリー28aが残留し、これを乾燥することでPS版25上に導体29aを形成することができる。
また、図3(f)、(g)に示すように、この親水部23aと疎水部23bとを具備するPS版25に、金属粉末とトルエン等の疎水性の溶剤を用いた導体スラリー28bを塗布した場合には、PS版25の疎水部23bのみに導体スラリー28bが残留し、これを乾燥することでPS版25の主面に導体29bを形成することができる。
以上説明した導体29の形成方法によれば、親水性の溶剤を用いた導体スラリー28aを用いた場合であっても、疎水性の導体スラリー28bを用いた場合であっても、にじみやほそりのない高精細な導体29a、29bを容易に迅速に形成することができる。
また、金属粉末に換えて無機粉末を用いた場合であっても、同様の工程で高精細なセラミック体37aを形成することができることはいうまでもない。
アルミニウム板21以外の支持板21を用いる方法としては、PET等の樹脂フィルム上に、疎水部23bとして、パラフィンやステアリン酸、シリコーン樹脂、親水部23aとしてパーフロロアルキル基を持つフッ素化合物をスクリーン印刷又はインクジェット式プリンターで塗布する等の化学的な方法や、シリコーン処理したPETフィルムに対して、サンドブラストを用いて所望の部分のみの表面を粗化処理による物理的な方法により、親水部23a(粗化処理部)と疎水部23bとを形成することができる。
次に、以上説明した支持板2の主面に形成された導体29a、29bを用いて形成する本発明の複合体の製造方法について説明する。
まず、図4(a)に示すように、例えば、親水部23aに導体29aを形成した支持板21を準備する。
次に、図4(b)に示すように、支持板2の導体29aが形成された側の主面に無機
粉末と樹脂や溶剤を含有するセラミックスラリー36aを塗布する。次に、セラミックスラリー36aを乾燥させて、セラミック体37aを形成することで図4(c)に示すような本発明の複合体30を作製することができる。
また、支持板21の疎水部23bに導体29bを形成した場合でも同様の工程により、図5に示すような本発明の複合体30を作製することができるのはいうまでもない。
この、導体29とセラミック体37aとの厚みは、例えば、図6(a)、(b)に示すように、導体29よりもセラミック体37aの厚みを大きくして、導体29がセラミック体37aに埋設させるような形態としてもよいが、導体29がセラミック体37aとの厚みを略同一とし、導体29の両端面を露出させることで、導体29を貫通導体として機能させることができる。その場合には、導体29が厚く、セラミック体37aが薄くなるため、小型で、電気的抵抗が小さい高性能な積層部品1を作製できる。
なお、複合体30の製造においては、導体29の支持板2側の幅よりも支持板25と反対側の幅の方を小さくするため、セラミックスラリー36aよりも、導体スラリー28aを先に形成することが重要である。
この順番が逆になった場合には、導体29の一方側の裾が広がるような形態となるため、導体29同士の距離を縮めることが困難となり、高性能な積層部品1を製造することが困難となる。
そして本発明の複合体30によれば、導体29は、支持板21の親水部23aあるいは疎水部23bにのみ選択的に形成されるため、予め設計した回路パターン通りに形成され、回路パターンの外側にはみ出したり、にじみ出ることがないため、高精細で、導体間の距離を小さくしても導体29同士が短絡するなどの不具合が起こることはない。
また、導体スラリー29aの表面張力により、支持板21と反対側の導体23bの端面は、支持板2側の端面よりも小さくなるため、当然、支持板と反対側の導体23bでも、にじみもほそりも生じることがない。
また、互いに濡れやすい導体スラリー28と親水部23a、疎水部23bとを組み合わせ、互いに濡れやすいセラミックスラリー36aと親水部23a、疎水部23bとを組み合わせるため、導体28あるいはセラミック体37aにほそりが発生することがなく、導体29が断線したりすることもない。また、薄層のセラミック体37aを形成した場合でも設計した以外の予期せぬ貫通孔などが形成されることがないため、絶縁性に優れたセラミック体37aを形成できる。
以上説明した本発明の複合体30の製造方法によって製造された複合体30から、支持板2を除去した複合シート33を、図7(a)に示すように複数積層することで、例えば、図7(b)に示すような積層体41を製造し、さらにこの積層体41を焼成することで、図1に示したような積層部品1を精度よく、しかも、迅速に製造することができる。
こうして、製造された積層部品1は高密度で高精細な導体29が形成されており、しかも、導体29同士の絶縁性が高いレベルで確保されているために、高い信頼性を有するのである。
なお、図1、8では、導体29の断面形状は、矩形として記載しているが、例えば、図5に示すような導体29の一方の主面が他方の主面よりも小さくなっている形態であるのはいうまでもない。
なお、導体29、セラミック体37aの厚みは、塗布後の乾燥時間を速くするためにはできるだけ薄い方が望ましいが、あまり薄層化が進むと積層部品1を形成した際、層間の絶縁性が劣化する問題がある。この2つの項目をバランス良く達成するため、いずれも10μm以下、特に8μm以下、さらには5μm以下の薄層によって形成され、セラミック体37aおよび導体29の厚み差を導体29の厚みの50%以下、特に20%以下、さらには、10%以下とすることで、または、厚み差を5μm以下、特に、2μm以下、さらには1μm以下とすることによって、導体29自体の厚みによるセラミック体37aとの段差を実質的に抑制することができる。
また、導体29はセラミック体37aもしくはセラミックグリーンシート31を平面方向に伸びることによって平面回路を形成することができる。また、複合シート33の積層時に部分的に導体29を厚み方向に積み上げることによりビア導体5を形成することができる。
本発明によれば、所望の回路形成のために上記の複合シート33は、例えば、20〜50層程度積層することによってセラミック多層回路基板1を形成できる。
また、セラミック体37aに用いられる無機粉末は、例えば、(1)Al、AlN、Si、SiCを主成分とする焼成温度が1100℃以上のセラミック材料、(2)少なくともSiOおよびBaO、CaO、SrO、MgOなどのアルカリ土類金属酸化物を含有する金属酸化物による混合物からなる1100℃以下、特に1050℃以下で焼成されるセラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼結性のセラミック材料の群から選ばれる少なくとも1種が選択される。
用いられる(2)の混合物や、(3)のガラス組成物としては、SiO−BaO−Al系、SiO−B系、SiO−B−Al系、SiO−Al−アルカリ金属酸化物系、さらにはこれらの系にアルカリ金属酸化物、ZnO、PbO、Pb、ZrO、TiO等を配合した組成物が挙げられる。(3)におけるセラミックフィラーとしては、Al、SiO、フォルステライト、コージェライト、ムライト、AlN、Si、SiC、MgTiO、CaTiOの群から選ばれる少なくとも1種が挙げられ、ガラスに対して20〜80質量%の割合で混合されることが望ましい。
一方、導体29は、セラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック体37aに用いられる無機粉末が前記(1)の場合、タングステン、モリブデン、マンガンの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。
また、セラミック体37aに用いられる無機粉末が前記(2)、(3)の場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする導体材料が導体29に好適に用いられる。
上記の導体材料には、セラミック体37aやセラミックグリーンシート31と同時焼成する上で、セラミック体37aやセラミックグリーンシート31を構成する無機粉末を含有することが望ましい。
また、導体スラリー28は、以上説明した金属粉末に対して、必要に応じて、エチルセルロース、アクリル樹脂などの有機バインダーを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレート、水などの適当な溶剤を混合し、3本ローラ又はボールミル等により均質に混練して調製される。
また、セラミック体37aを形成するために用いるセラミックスラリーの調製にあたっては、望ましくは、無機粉末に、樹脂として有機バインダーと、可塑剤とを、水又は有機溶剤に混合し、ボールミルで混練して調製する。有機バインダーとしてはイソブチルメタクリレート、メチルメタクリレート、メチルアクリレート、等からなり、可塑剤としてはDBPやDOP等が好適に用いられる。有機溶剤を用いる場合はトルエン、IPA、アセトン、ブチルセルソルブ等が用いられる。
また、樹脂フィルム21を用いて支持板2とする場合、疎水部23bとして、パラフィンやステアリン酸、シリコーン樹脂、親水部としてパーフロロアルキル基を持つフッ素化合物をスクリーン印刷又はインクジェット式プリンターで塗布し、樹脂フィルム21上に親水部23aと疎水部23bからなる所望のパターンを形成する方法、若しくは、表面をシリコーン処理したPETフィルム21を準備し、所望のパターン状に例えばサンドブラスト等で粗化処理を行うことで、樹脂フィルム21上に親水部23aと疎水部23bからなるパターンを形成しても良い。
また、複合シート33の積層、圧着の工程では複合シート33を位置あわせしながら、重ね合わせ一括して、0.2〜10MPaの圧力で積層体41を形成することが望ましい。また、圧着時には、複合シート33中に含まれる樹脂のガラス転移点以上の温度をかけながら行なうことが望ましい。こうすることで熱によって樹脂成分が軟化し、複合シート33同士を低い圧力でも容易に圧着することが可能となる。
また、支持板2への導体スラリー28やセラミックスラリーの塗布は、必要に応じて、複数回行ってもよく、塗布回数によって導体29、セラミック体37aの厚みを任意に変更することができる。
また、積層体41の焼成にあたっては、脱バインダー工程で積層体41に含まれている有機バインダーを消失させ、焼成工程にて大気中又は窒素などの不活性雰囲気中で、用いられた導体29、セラミック体37a、セラミックグリーンシート31が十分に焼成することのできる温度で焼成し、相対密度90%以上に緻密化することが望ましい。
また、必要に応じて、表面処理として、さらに、積層部品1の表面に厚膜抵抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さらにICチップを含む電子部品4の接合を行うことによってセラミック回路基板1を作製することができる。
また、焼成された積層体41の表面に、導体ペーストを印刷・乾燥し、所定雰囲気で焼きつけして配線パターンを形成してもよく、また、金属を蒸着させるなどして配線パターンを形成してもよい。
さらに、セラミック多層回路基板1の表面に形成される導体29、端子電極の表面には、半田との濡れ性を改善するために、ニッケル、金などのメッキ層を1〜3μmの厚みで形成しても良い。
なお、図6で示したセラミック体37aが導体29よりも厚く形成され、導体29がセラミック体37aを貫通していない形態の複合体30の複合シート33は、例えば、支持板2を除去して、そのまま積層することで、例えば、積層コンデンサを作製することができる。また、セラミック体37aにレーザ光などを用いて貫通孔を設け、貫通導体を充填した場合には、以降の工程は従来周知のセラミック配線基板の製造方法を用いることで、高精細な導体を有する積層部品1であるセラミック配線基板1を製造することができる。
なお、セラミックスラリーや導体スラリー28の乾燥は、ヒーターや温風を用いた熱による乾燥の他、赤外線や、遠赤外線、紫外線を用いて行うことができるのはいうまでもない。
まず、無機粉末100質量部と、有機バインダー(イソブチルメタクリレート)15重量部と、純水70重量部とを、ボールミルで24時間混練して親水性のセラミックスラリーを作製した。また、純水に換えて、トルエン70重量部を上記した無機粉末と、有機バインダー(イソブチルメタクリレート)15重量部とに加えて、疎水性のセラミックスラリーを作製した。なお、無機粉末は、0.95モルMgTiO−0.05モルCaTiOで表される主成分100重量部に対して、BをB換算で10質量部、LiをLiCO換算で5質量部添加混合し、混合原料の平均粒径を1μmとしたものを用いた。
また、平均粒径が1μmのAg粉末にバリウムホウ珪酸ガラス粉末と、エチルセルロース、純水を加え3本ロールミルで混合して親水性の導体スラリーを作製した。また、純水に換えて2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートを加え、疎水性の導体スラリーを作製した。
次に、オフセット印刷等に用いられる厚さ200μmのPS版25を準備し、予め、所定のネガパターンを形成したガラスマスクを準備し、このPS版25上に50〜200μmに間隔をおいて近接載置し、超高圧水銀灯を光源(照度30mW/cm)として100mJの条件で露光を行った。そして、トリエタノールアミン2.5%水溶液を現像液として用い、45秒間スプレー現像を行った。その後、洗浄及び乾燥を行って、PS版25上に親水部と疎水部とからなる所定のパターンを形成した。そして、PS版25の導体を形成した側に、セラミックスラリーを塗布し、70℃で乾燥して、厚み5μmのセラミック体を形成し、複合体を作製した。
これらの複合体から支持板21を剥離し、複合シートを50℃、10MPa、2分間の条件でそれぞれ30層積層し、積層体を作製した。
さらに、これらの積層体を、大気中で300℃、2時間の条件で脱バインダー処理した後、900℃大気中で1時間焼成を行い、30層の積層部品を作製した。
これらの積層部品に対して、表層パターンの断線、ショートの有無、ビアの接続性を確認するためテスターを用いて導通評価を行った。サンプル数50個に対して導通不良が10個以上発生したものを不良と判定した。その結果を表1に示す。
なお、作製した試料は、表1に示す導体の幅、導体間の距離を有するものである。
また、比較例として、セラミック体に用いた無機粉末を用いて、グリーンシートを作製し、このグリーンシートに導体に用いた金属粉末をもちいて作製した導体ペーストをスクリーン印刷した試料を作製して、同様の評価を行った。
Figure 0004666950
表1に示すように、本発明の試料No.1〜6では、導体の幅、導体間の距離が30μmの場合でも、全く不良が発生しなかった。一方、従来のスクリーン印刷により作製した本発明の範囲外の試料No.7〜10では、いずれも不良が発生した。
本発明の積層部品の一例としてセラミック多層回路基板の(a)概略斜視図と、(b)セラミック多層回路基板の概略断面図を示す。 本発明で用いる支持板の製造方法を説明するための工程図である。 本発明の複合体の製造方法を説明するための工程図である。 本発明の複合体の製造方法を説明するための工程図である。 本発明の複合体を説明するための断面図である。 本発明の他の形態の複合体を説明するための断面図である。 本発明の積層体並びに積層部品の製造方法を説明するための工程図である。 評価試験で用いた櫛歯状パターンを説明するための模式図である。
符号の説明
1・・・積層部品、セラミック多層回路基板
23・・・光硬化型樹脂
23a・・・親水部
23b・・・疎水部
21・・・支持板、アルミニウム板、樹脂フィルム、PETフィルム
25・・・PS版
28・・・導体スラリー
29・・・導体
30・・・複合体
33・・・複合シート
36a・・・セラミックスラリー
37a・・・セラミック体
41・・・積層体

Claims (4)

  1. 少なくとも一方の主面に、アルミニウム地肌の親水部と光硬化型樹脂の疎水部とが形成されたアルミニウム板からなる支持板の前記主面において、前記親水部又は前記疎水部のいずれか一方の表面に、少なくとも金属粉末を含有する導体スラリーを乾燥させた導体が形成されてなり、該導体が形成された領域以外の前記主面に少なくとも無機粉末を含有するセラミックスラリーを乾燥させたセラミック体が形成されて前記導体および前記セラミック体からなる複合シートが形成されてなるとともに、前記導体の前記支持板側の幅が、前記支持板と反対側の幅よりも大きいことを特徴とする複合体。
  2. 前記導体と前記セラミック体の厚みが略同一であり、前記導体が前記セラミック体を貫通して、前記導体の両端面が露出していることを特徴とする請求項1に記載の複合体。
  3. 少なくとも一方の主面に、アルミニウム地肌の親水部と光硬化型樹脂の疎水部とを形成したアルミニウム板からなる支持板を準備する工程と、少なくとも金属粉末と親水性溶剤又は疎水性溶剤のうちいずれか一方の溶剤とを含有してなる導体スラリーを前記支持板の主面に塗布して乾燥させ、前記親水部又は疎水部のうちいずれか一方の表面のみに導体スラリーからなる導体を形成する工程と、少なくとも無機粉末を含有するセラミックスラリーを、前記導体を形成した前記支持板に塗布して乾燥させ、該支持板の前記導体が形成されている部分以外の主面にセラミック体を形成して前記導体および前記セラミック体からなる複合シートを形成する工程と、を具備してなることを特徴とする複合体の製造方法。
  4. (a)請求項1に記載の複合体から前記アルミニウム板からなる支持板を除去して前記複合シートを得る工程と、該複合シートを複数積層して積層体を形成する工程と、
    (b)前記積層体を焼成する工程と、を具備することを特徴とする積層部品の製造方法。
JP2004149287A 2004-05-19 2004-05-19 複合体及び複合体の製造方法並びに積層部品の製造方法 Expired - Fee Related JP4666950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004149287A JP4666950B2 (ja) 2004-05-19 2004-05-19 複合体及び複合体の製造方法並びに積層部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004149287A JP4666950B2 (ja) 2004-05-19 2004-05-19 複合体及び複合体の製造方法並びに積層部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005332941A JP2005332941A (ja) 2005-12-02
JP4666950B2 true JP4666950B2 (ja) 2011-04-06

Family

ID=35487384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004149287A Expired - Fee Related JP4666950B2 (ja) 2004-05-19 2004-05-19 複合体及び複合体の製造方法並びに積層部品の製造方法

Country Status (1)

Country Link
JP (1) JP4666950B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076385B1 (ko) 2011-03-17 2011-10-25 한국기계연구원 표면에너지 차이를 이용한 기판의 패터닝 방법
US9320155B2 (en) * 2012-04-27 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Ceramic substrate composite and method for manufacturing ceramic substrate composite
JP2017034256A (ja) * 2015-08-05 2017-02-09 三洋化成工業株式会社 レジスト基板前処理組成物及びレジスト基板の製造方法
JP2020064996A (ja) * 2018-10-18 2020-04-23 Tdk株式会社 積層電子部品の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188791A (ja) * 1990-11-21 1992-07-07 Fujitsu Ltd 薄膜多層基板の製造方法
JPH1012483A (ja) * 1996-04-26 1998-01-16 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2000147792A (ja) * 1998-11-13 2000-05-26 Toyota Central Res & Dev Lab Inc パターン形成方法
JP2001358018A (ja) * 2000-06-13 2001-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002180289A (ja) * 2000-12-12 2002-06-26 Fuji Photo Film Co Ltd 平版印刷版用支持体の製造方法
JP2002313672A (ja) * 2001-04-13 2002-10-25 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP2002333719A (ja) * 2001-05-08 2002-11-22 Murata Mfg Co Ltd パターン形成用支持体、ペースト組成物、及びそれを用いたパターン形成方法
JP2003142316A (ja) * 2001-10-31 2003-05-16 Sumida Corporation 高電流型積層インダクタ
JP2003234561A (ja) * 2002-02-08 2003-08-22 Fuji Photo Film Co Ltd 導電性パターン材料
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP2004006197A (ja) * 2002-04-19 2004-01-08 Jsr Corp 導電性膜形成用組成物、導電性膜およびその形成法
JP2004067428A (ja) * 2002-08-05 2004-03-04 Kunihito Kawamoto 金属粒子のパターニング方法及びこれを用いたセラミックス電子部品の製造方法
JP2004087977A (ja) * 2002-08-28 2004-03-18 Dainippon Printing Co Ltd 導電性パターン形成体の製造方法
JP2004095896A (ja) * 2002-08-30 2004-03-25 Sharp Corp パターン形成基材およびパターン形成方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188791A (ja) * 1990-11-21 1992-07-07 Fujitsu Ltd 薄膜多層基板の製造方法
JPH1012483A (ja) * 1996-04-26 1998-01-16 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2000147792A (ja) * 1998-11-13 2000-05-26 Toyota Central Res & Dev Lab Inc パターン形成方法
JP2001358018A (ja) * 2000-06-13 2001-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002180289A (ja) * 2000-12-12 2002-06-26 Fuji Photo Film Co Ltd 平版印刷版用支持体の製造方法
JP2002313672A (ja) * 2001-04-13 2002-10-25 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP2002333719A (ja) * 2001-05-08 2002-11-22 Murata Mfg Co Ltd パターン形成用支持体、ペースト組成物、及びそれを用いたパターン形成方法
JP2003142316A (ja) * 2001-10-31 2003-05-16 Sumida Corporation 高電流型積層インダクタ
JP2003234561A (ja) * 2002-02-08 2003-08-22 Fuji Photo Film Co Ltd 導電性パターン材料
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP2004006197A (ja) * 2002-04-19 2004-01-08 Jsr Corp 導電性膜形成用組成物、導電性膜およびその形成法
JP2004067428A (ja) * 2002-08-05 2004-03-04 Kunihito Kawamoto 金属粒子のパターニング方法及びこれを用いたセラミックス電子部品の製造方法
JP2004087977A (ja) * 2002-08-28 2004-03-18 Dainippon Printing Co Ltd 導電性パターン形成体の製造方法
JP2004095896A (ja) * 2002-08-30 2004-03-25 Sharp Corp パターン形成基材およびパターン形成方法

Also Published As

Publication number Publication date
JP2005332941A (ja) 2005-12-02

Similar Documents

Publication Publication Date Title
JP4666950B2 (ja) 複合体及び複合体の製造方法並びに積層部品の製造方法
JP4789443B2 (ja) 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP4044830B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP4922616B2 (ja) 配線基板とその製造方法
JP4061188B2 (ja) 複合シートの製造方法および積層体の製造方法
JP4711641B2 (ja) 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP3886791B2 (ja) 多層配線基板の製造方法
JP4737958B2 (ja) セラミック回路基板の製造方法
JP4072046B2 (ja) 複合シートの製造方法および積層部品の製造方法
JP4423025B2 (ja) 多層基板及びその製造方法
JP2005085995A (ja) セラミック基板の製造方法
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2005044925A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP2004296543A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP2008159726A (ja) 多層配線基板
JP2007287974A (ja) 回路基板の製造方法
JP4550560B2 (ja) 感光性材料、感光性シート、およびそれを用いた多層回路基板の製造方法
JP2005136007A (ja) 複合シート、並びに積層部品の製造方法
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP2005340305A (ja) 複合体及び複合体の製造方法並びに積層部品の製造方法
JP2005086017A (ja) セラミック基板の製造方法
JP2005159039A (ja) 回路形成用積層体および回路基板
JP2006140400A (ja) セラミック多層基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees