JP2003338410A - 積層インダクタ - Google Patents

Abstract

(57)【要約】 【課題】 チップ本体をいびつになることなく多層に積
層でき、巻きターンが多いコイルパターンを不良なく安
定に形成でき、小型化とともに大きなインダクタンス値
の積層インダクタを提供すること 【解決手段】 セラミック等の絶縁膜１と導体パターン
２を適宜な順に積層し、当該内部に導体パターン２が螺
旋状に繋がった内蔵コイル２０を内蔵する矩形状のチッ
プ本体３を形成する。コイル軸線に沿う対向２面に外部
電極４，４を形成して縦巻き型の積層インダクタ１０と
する。絶縁膜１は該当面にはその全面を均一に覆う状態
に形成し、上下の導体パターン２に挟まれた絶縁膜１
に、空孔に導体を充填した層間接続部５ｘを設けてスル
ーホールとする。層間接続部５ｘは導体パターン２の角
部を外れた３ヶ所とし、それらの３ヶ所は３種類の導体
パターンにより並びの次を飛び越した２つ目を連ねて移
り巡る構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層インダクタに
関するもので、より具体的には、チップ本体内に導体パ
ターンが螺旋状に繋がったコイルを内蔵する積層インダ
クタの導体パターンの改良に関する。

【０００２】

【発明の背景】周知のように、チップ部品と呼ばれる電
子部品は、面実装に使用するためリード端子を廃して小
片形状に小型化しており、その一つにインダクタンス素
子である積層インダクタがある。

【０００３】積層インダクタは、絶縁膜と導体パターン
を適宜な順に積層することで当該内部に導体パターンが
螺旋状に繋がったコイルを内蔵する矩形状のチップ本体
を形成し、さらにそのチップ本体の対向２面に、内蔵コ
イルの両端とそれぞれ接続する外部電極を設けた構成に
なっている。

【０００４】絶縁膜としては、例えばセラミック材料を
用い、チップ本体は積層を完了した後に所定温度で焼結
させる。外部電極は、例えばディッピングにより形成す
る。つまり、銀等の導体ペーストの中にチップ本体の該
当部分を浸けることで形成する。これにより、外部電極
としては電極面に隣接する４面にも導電膜が所定に覆い
被さる状態に成膜し、隣接４面に回り込む周縁部を有す
る形態となる。

【０００５】チップ本体（積層体）を形成する方法に
は、絶縁シートに導体パターンを形成して積み重ねてい
くシート積層法や、絶縁ペーストと導電ペーストとを交
互に塗り重ねていく印刷積層法などがあり、何れにして
も積層体の内部に、螺旋状に繋がったコイルパターン及
びそれの引き出しパターンを形成することになる。

【０００６】例えば、図１は印刷積層法による積層イン
ダクタの製造手順を説明する平面図であり、コイルパタ
ーンの形成では、所定形状の第１パターン２１を形成し
た該当層（図１（ｃ））の半面に絶縁ペーストを塗って
マスク層１１を形成し（図１（ｄ））、これにより第１
パターン２１の接続側だけを露出させて、これに次層の
第２パターン２２を重ねて形成し（図１（ｅ））、さら
に逆半面にマスク層１２を形成し（図１（ｆ））、これ
らの工程（ｃ）〜（ｆ）を繰り返すことにより螺旋状に
繋がるコイルパターンを順次に形成していく。なお、前
工程（ａ），（ｂ）により、まず一方の引き出しパター
ンを形成し、後工程（ｇ），（ｈ）では他方の引き出し
パターンを形成する。

【０００７】また、外部電極はチップ本体の対向２面に
設けるので内蔵コイルとの関係に方向性を有し、その内
蔵コイルの軸線に沿う対向２面に形成する縦巻き型と、
コイル軸に対立する対向２面に形成する横巻き型があ
り、縦巻き型では実装時にコイル軸が基板に対して縦に
向き、横巻き型はコイル軸が横に向くことになる。な
お、縦巻き型ではチップ本体を横倒しにするとコイル軸
も倒れて横に向くので、磁場の向きに関して基板上で制
限がある実装には注意を要する。

【０００８】ところが、そうした積層インダクタでは、
以下に示す種々の問題を有している。すなわち、最近
は、積層インダクタにはチップ本体の小型化とともに大
きなインダクタンス値が求められており、相反する要求
の達成に、コイルとなる導体パターンの外形サイズを可
能な限り大サイズにしていて、巻きターンも多くの数回
を巻くことが求められている。

【０００９】また、印刷積層法によるコイルパターンの
形成では、半面を覆うマスク層１１，１２による段差が
あり、その段差を越えて導体パターンが前層と次層とで
連なり導体パターンの接続部分が膨らむことなどがあ
る。そのため、段差の部分でにじみが発生し、積層が進
むに連れて重なりがいびつになっていく問題がある。こ
のため、積層数が多いもの、つまりコイルの巻きターン
を増すようなコイル形成に困難があり、チップ本体の形
成が不良になる。

【００１０】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、チップ本体をいびつになることなく多層に積層で
き、巻きターンが多いコイルパターンを不良なく安定に
形成でき、小型化とともにインダクタンス値の大値化が
行える積層インダクタを提供することにある。

【００１１】

【課題を解決するための手段】上記した目的を達成する
ために、本発明に係る積層インダクタでは、セラミック
等の絶縁膜と導体パターンを適宜な順に積層することで
当該内部に前記導体パターンが螺旋状に繋がったコイル
を内蔵する矩形状のチップ本体を備えて、当該チップ本
体の対向２面に、前記コイルの両端とそれぞれ接続する
外部電極を設ける積層インダクタにおいて、上層の導体
パターン端部と下層の導体パターン端部とを重畳する位
置関係とし、両パターンの上下層間となる前記絶縁膜に
は、空孔に導体を充填した層間接続部を前記重畳位置に
設けて前記両端部を電気接続するが、当該層間接続部の
位置は互いに重畳しない複数の設定点を順次に移り巡る
設定にした。

【００１２】また、好ましくは、前記設定点は少なくと
も３ヶ所であるとともに、前記導体パターンの角部には
位置しない設定にすることである。さらに、前記設定点
は３ヶ所であり、前記導体パターンは第１層間接続部か
ら第２層間接続部側を通過して第３層間接続部に至る第
１パターンと、第３層間接続部から第１層間接続部側を
通過して第２層間接続部に至る第３パターンと、第２層
間接続部から第３層間接続部側を通過して第１層間接続
部に至る第２パターンとを順次に形成して、当該導体パ
ターンの形成を２層分でコイル１ターンよりも多くする
とよい。

【００１３】また、前記空孔の外形を、前記導体パター
ン幅よりも大サイズ値に設定すると好ましい。さらにま
た、前記積層インダクタは前記外部電極を、前記コイル
の軸線に沿う対向２面に設けた構成としたり、あるいは
前記コイルの軸線に対立する対向２面に設けた構成とす
ると良い。

【００１４】したがって本発明では、層間接続部は上下
の導体パターンを繋ぐ位置でいわゆるスルーホールとし
て機能し、これを設ける絶縁膜は該当面にはその全面を
均一に覆う状態に積層することになる。このため、当該
層は積層がいびつにならず、そして層間接続部の位置
（設定点）が、積層体としては互いに重畳しない設定点
を順次に移り巡る構成なので、積層面が凹凸になること
を防止できる。

【００１５】また、層間接続部の位置（設定点）が、導
体パターンの角部を外れた略正三角形の頂点３ヶ所なの
で、ある程度はそれぞれの外形サイズを大きくしても干
渉がなく、外形サイズを大きくできることは、スクリー
ン印刷において空孔が絶縁ペーストで埋まるにじみ込み
不良の防止につながり、導体ペーストの刷り出し充填を
不良なく行えることにつながる。

【００１６】そして、複数の層間接続部は、互いに重畳
しない位置関係なので積層の上下間で干渉がなく、導体
パターンの角部を外れた位置なので、外部電極とは接
近，重畳しない位置関係にできる。このため、外部電極
との間に生じる分布容量を低値に抑えることができる。

【００１７】さらに、層間接続部の位置（設定点）を、
導体パターンの角部を外れた略正三角形の頂点３ヶ所と
し、それらの３ヶ所は３種類の導体パターンを順次連な
って回り巡る構成とした場合に、当該導体パターンの形
成は２層分でコイル１ターンよりも多くなる。

【００１８】

【発明の実施の形態】図２は、本発明の第１の実施の形
態を示している。本実施の形態では、積層インダクタ１
０は、略矩形状に形成したチップ本体３に内蔵コイル２
０を内蔵するとともに、そのチップ本体３の対向２面
に、内蔵コイル２０の両端とそれぞれ接続する外部電極
４，４を設けた構成であり、外部電極４，４は内蔵コイ
ル２０の軸線に沿う対向２面に形成し、いわゆる縦巻き
型を採る。

【００１９】チップ本体３は、セラミック等の絶縁膜１
と導体パターン２を適宜な順に積層し、これにより当該
内部に導体パターン２が螺旋状に繋がった内蔵コイル２
０を形成し、積層を完了した後に所定温度で焼結させ
る。

【００２０】外部電極４，４は、ディッピングにより形
成している。つまり、銀等の導体ペーストの中にチップ
本体３の該当部分を浸けることで形成し、外部電極４，
４としては電極面に隣接する４面にも導電膜が所定に覆
い被さる状態に成膜し、隣接４面に回り込む周縁部４０
を有する形態となる。このため、前述したように、隣接
４面の何れの面が下になっても面実装することができ、
取り付け姿勢には基本的には制限がないが、縦巻き型で
は横倒しにするとコイル軸も倒れて横に向くので、磁場
の向きに関して基板上で制限がある実装には注意を要す
る。

【００２１】絶縁膜１は、該当面にはその全面を均一に
覆う状態に形成し、従来のような該当面の半面を覆うマ
スク層は設けない。そして、上下の導体パターン２に挟
まれた絶縁膜１に、空孔に導体を充填した層間接続部５
ｘを設け、これにより上下両パターンを電気的に接続す
る構成である。

【００２２】つまり、上層の導体パターン端部と下層の
導体パターン端部とを重畳する位置関係とし、層間接続
部５ｘは両パターン層間にある絶縁膜１の対応位置に設
けて上下の導体パターンを繋ぎ、いわゆるスルーホール
として機能する。この層間接続部５ｘの位置は積層体と
しては複数を設定し、互いに重畳しない設定点を順次に
移り巡る構成である。また、空孔は略円形とし、その外
形サイズを導体パターン２の幅よりも大きなサイズ値に
設定している。これはスクリーン印刷におけるパターン
形成の不良を防止するための設定である。

【００２３】層間接続部５ｘの設定点は、例えば３ヶ所
とすることが好ましく、導体パターン２の角部には位置
しない設定とする。本実施の形態では、設定点は導体パ
ターン２の角部を外れた略正三角形の頂点３ヶ所であ
り、導体パターン２は、第１層間接続部５１から第２層
間接続部５２側を通過して第３層間接続部５３に至る第
１パターン２１と、第３層間接続部５３から第１層間接
続部５１側を通過して第２層間接続部５２に至る第３パ
ターン２３と、第２層間接続部５２から第３層間接続部
５３側を通過して第１層間接続部５１に至る第２パター
ン２２とを順次に形成して、当該導体パターンの形成を
２層分でコイル１ターンよりも多くしている。

【００２４】また、チップ本体３の内部に形成する導体
パターンとしては、最初と最後の層ではコイルパターン
２６の端部から引き出し導体６を該当側の縁に延長して
形成し、この引き出し導体６を介して外部電極４に対す
る電気的な接続を行う構成である。

【００２５】（製造方法）積層体であるチップ本体３の
形成は印刷積層法では、セラミック材料からなる絶縁ペ
ーストと、導電材料からなる導電ペーストとを交互にス
クリーン印刷していくもので、それらペーストは１回刷
り出す（塗る）と例えば１０μｍ厚になり、これを塗っ
ては乾燥させて積み重ねていく。チップ部品の製造で
は、ワークとしては生産性の面からチップ部品複数枚分
の大きさのワーク積層体を製作し、そのワーク積層体を
十分に乾燥させた後に各単体に切断して焼成する。

【００２６】セラミック材料には、例えばガラスを添加
した低温焼結化した誘電体セラミックス（非磁性セラミ
ックス）を使用する。例えば、ホウケイ酸ガラスをアル
ミナに体積で７０：３０の比率に混合した誘電体材料を
使用し、これにビヒクルとしてエチルセルロースとテレ
ピネールと分散剤，可塑剤を混合したものを配合して混
練し、印刷用の絶縁ぺーストとすることができる。セラ
ミック材料としては、他にも例えばフェライト等の磁性
セラミックスを使用してもよい。また、バインダーもエ
チルセルロース以外でもよく、ＰＶＢ，メチルセルロー
スやアクリル樹脂とすることができる。

【００２７】導体ペーストには銀ペーストを使用し、上
述したビヒクルに混合する。また、導体ペーストは銀パ
ラジウムでもよい。そして、分散剤や可塑剤は、印刷性
の向上や生産時の取り扱いを考慮して適宜に添加する。

【００２８】具体的には図３に示す工程手順を採る。す
なわち、まず、絶縁ペーストを刷り出し塗っては乾燥さ
せて積み重ねていくスクリーン印刷を行い、これにより
ダミー層（絶縁膜１）を所定の厚さに形成する（図３
（ａ））。次に、一方の縁に延びる延長部を有するコイ
ルパターンの版を用いて導体ペーストを塗って引き出し
導体６とコイルパターン２６を形成する（図３
（ｂ））。

【００２９】そして、第１設定点（５１）に空孔となる
島部を有するパターンの版を用いて絶縁ペーストを塗
り、当該第１設定点（５１）に空孔５０を形成し（図３
（ｃ））、さらにパターンを反転させた版である逆相版
を用いて導体ペーストを塗って当該空孔５０を埋めて第
１層間接続部５１を形成する（図３（ｄ））。次に、導
体ペーストを塗って第１パターン２１を形成し、これは
第１層間接続部５１から延びて２つ角を折れ曲がる略コ
字形状とする（図３（ｅ））。つまり、第１パターン２
１は、第１層間接続部５１から第２層間接続部５２側を
通過して第３層間接続部５３に至るパターンに形成す
る。

【００３０】そして、第３設定点（５３）に空孔となる
島部を有するパターンの版を用いて絶縁ペーストを塗
り、当該第３設定点（５３）に空孔５０を形成し（図３
（ｆ））、さらにパターンを反転させた逆相版を用いて
導体ペーストを塗って当該空孔５０を埋めて第３層間接
続部５３を形成する（図３（ｇ））。次に、導体ペース
トを塗って第３パターン２３を形成し、これは第３層間
接続部５３から延びて２つ角を折れ曲がる略コ字形状と
する（図３（ｈ））。つまり、第３パターン２３は、第
３層間接続部から第１層間接続部側を通過して第２層間
接続部に至るパターンに形成する。

【００３１】そして、第２設定点（５２）に空孔となる
島部を有するパターンの版を用いて絶縁ペーストを塗
り、当該第２設定点（５２）に空孔５０を形成し（図３
（ｉ））、さらにパターンを反転させた逆相版を用いて
導体ペーストを塗って当該空孔５０を埋めて第２層間接
続部５２を形成する（図３（ｊ））。次に、導体ペース
トを塗って第２パターン２２を形成し、これは第２層間
接続部５２から延びて４つ角を折れ曲がる略Ｃ字形状と
する（図３（ｋ））。つまり、第２パターン２２は、第
２層間接続部から第３層間接続部側を通過して第１層間
接続部に至るパターンに形成する。さらに再び工程
（ｃ）に戻りこれら各工程（ｃ）〜（ｋ）を繰り返し行
って所定巻きターンに延長した内蔵コイル２０を得る。

【００３２】そして、今度は内蔵コイル２０の逆側につ
いて同様に各層を形成し、つまり、第１層間接続部５１
を形成した後に（図３（ｄ））、他方の縁に延びる延長
部を有するコイルパターンの版を用いて導体ペーストを
塗って引き出し導体６とコイルパターン２６を形成する
（図３（ｌ））。さらには絶縁ペーストを塗り重ねてダ
ミー層（絶縁膜１）を形成する（図３（ｍ））。

【００３３】この後、乾燥させたワーク積層体を各単体
チップに切断し、脱脂した後に焼成し、バリを削る。そ
して次に、焼成後のチップ本体３の端面にディッピング
を施して、隣接する４面にも導電膜が所定に覆い被さる
状態に成膜させ、Ｎｉメッキ及びＳｕメッキを順次に施
して外部電極４，４を形成し、積層インダクタ１０を得
る。

【００３４】このように、層間接続部５ｘは上下の導体
パターンを繋ぐ位置でいわゆるスルーホールとして機能
し、これを設ける絶縁膜１は該当面にはその全面を均一
に覆う状態に積層するので、当該層は積層がいびつにな
らず、そして層間接続部５ｘの位置（設定点）が、積層
体としては互いに重畳しない設定点を順次に移り巡る構
成なので、積層面が凹凸になることを防止でき、その結
果、チップ本体３をいびつになることなく多層に積層で
きる。

【００３５】また、層間接続部５ｘの位置（設定点）
が、導体パターン２の角部を外れた略正三角形の頂点３
ヶ所なので、ある程度はそれぞれの外形サイズを大きく
しても干渉がなく、外形サイズを大きくできることは、
スクリーン印刷において空孔５０が絶縁ペーストで埋ま
るにじみ込み不良の防止につながり、導体ペーストの刷
り出し充填を不良なく行えることにつながる。したがっ
て、細かいメッシュのスクリーン版を用いるファイン印
刷できわめて有利になり、印刷積層を安定に行えてコイ
ルパターンが安定するのでインダクタンス値のばらつき
を防止でき、その結果、歩留まりを向上し得る。

【００３６】そして、複数の層間接続部５ｘは、互いに
重畳しない位置関係なので積層の上下間で干渉がなく、
導体パターン２の角部を外れた位置なので、外部電極
４，４とは接近しない位置関係にすることができ、周縁
部４０とは重畳しない位置関係にできる。このため、外
部電極４の周縁部４０との間に生じる分布容量を低値に
抑えることができ、これにより共振周波数が低減する不
良を防止できる。

【００３７】さらに、層間接続部５ｘの位置（設定点）
を、導体パターン２の角部を外れた略正三角形の頂点３
ヶ所とし、それらの３ヶ所は３種類の導体パターン２
１，２２，２３により並びの次を飛び越した２つ目が連
なって回り巡る構成であることから、当該導体パターン
の形成は２層分でコイル１ターンよりも多くなる。した
がって、積層数は抑えつつ多くの巻きターンを得ること
ができる。

【００３８】すなわち本発明によれば、チップ本体３を
いびつになることなく多層に積層でき、積層数は抑えつ
つ多くの巻きターンを得ることができることから、巻き
ターンが多いコイルパターンを不良なく安定に形成で
き、その結果、小型化とともにインダクタンス値の大値
化が行える。

【００３９】図４は、本発明の第２の実施の形態を示し
ている。この第２の実施の形態において、積層インダク
タ１０は、外部電極４，４を内蔵コイル２０の軸線に対
立する対向２面に形成し、いわゆる横巻き型の構成を採
る。このため、引き出し導体７を積層方向に延長させて
形成するが、他の構成要素は第１形態のものと略同様に
なっている。

【００４０】つまり、この場合も絶縁膜１は、該当面に
はその全面を均一に覆う状態に積層し、従来のような該
当面の半面を覆うマスク層は設けなく、上層の導体パタ
ーン端部と下層の導体パターン端部とを重畳する位置関
係とし、層間接続部５ｘは両パターン層間にある絶縁膜
１の対応位置に設けて上下の導体パターンを繋ぎ、いわ
ゆるスルーホールとして機能する。層間接続部５ｘの位
置（設定点）は積層体としては、導体パターン２の角部
を外れた略正三角形の頂点３ヶ所を設定し、互いに重畳
しない設定点を順次に移り巡る構成である。

【００４１】また、具体的には図５に示す工程手順を採
り、これは引き出し導体７を積層方向に延長させて形成
する工程が相違するものの、他の工程手順は第１形態の
ものと略同様である。

【００４２】ここでは、引き出し導体７は、第２設定点
（５２），第１設定点（５１）に形成し、第２層間接続
部５２，第１層間接続部５１の形成を繰り返すことで積
層方向に延長させる。つまり、所定パターンの版を用い
て絶縁ペーストを塗って第２設定点（５２）に空孔５０
を形成し（図５（ａ））、さらにパターンを反転させた
逆相版を用いて導体ペーストを塗って当該空孔５０を埋
めて第２層間接続部５２を形成し（図５（ｂ））、これ
らを繰り返し行って所定長さに延長した引き出し導体７
を得る。他方の端部でも同様であり、空孔５０の形成
（図５（ｍ）），第１層間接続部５１の形成（図５
（ｎ））を繰り返し行って所定長さに延長した引き出し
導体７を得る。

【００４３】導体パターン２の形成では、第２層間接続
部５２から延びて４つ角を折れ曲がる略Ｃ字形状の第２
パターン２２を形成し（図５（ｃ））、第１層間接続部
５１から延びて２つ角を折れ曲がる略コ字形状の第１パ
ターン２１を形成し（図５（ｆ））、第３層間接続部５
３から延びて２つ角を折れ曲がる略コ字形状の第３パタ
ーン２３を形成し（図５（ｉ））、各工程（ｃ）〜
（ｋ）を繰り返し行って所定巻きターンに延長した内蔵
コイル２０を得る。

【００４４】この場合も作用は第１の実施の形態と同様
であり、層間接続部５ｘは上下の導体パターンを繋ぐ位
置でいわゆるスルーホールとして機能し、これを設ける
絶縁膜１は該当面にはその全面を均一に覆う状態に積層
するので、同様な効果を得ることができる。

【００４５】すなわち、チップ本体３をいびつになるこ
となく多層に積層でき、積層数は抑えつつ多くの巻きタ
ーンを得ることができることから、巻きターンが多いコ
イルパターンを不良なく安定に形成でき、その結果、小
型化とともにインダクタンス値の大値化が行える。

【００４６】また本発明としては、層間接続部５ｘの設
定点は３ヶ所に限定されるものではなく、図６に示すよ
うに、設定点を２ヶ所にしてもよい。すなわち、第３の
実施の形態である図６に示す積層インダクタ１０は、一
方の対角について２ヶ所を設定し、それら設定点を順次
に移り巡る構成であり、また外部電極を内蔵コイルの軸
線に対立する対向２面に形成し、いわゆる横巻き型の構
成を採る。

【００４７】横巻き型であるので、引き出し導体７は、
所定パターンの版を用いて絶縁ペーストを塗って第１設
定点（５１）に空孔５０を形成し（図６（ａ））、さら
にパターンを反転させた逆相版を用いて導体ペーストを
塗って当該空孔５０を埋めて第１層間接続部５１を形成
し（図６（ｂ））、これを繰り返し行って所定長さに延
長した引き出し導体７を得る。他方の端部でも同様であ
り、空孔５０の形成（図６（ｄ）），第２層間接続部５
２の形成（図６（ｅ））を繰り返し行って所定長さに延
長した引き出し導体７を得る。

【００４８】導体パターン２の形成では、第１層間接続
部５１から延びて角を折れ曲がる略鉤形状の第１パター
ン２１を形成し（図６（ｃ））、第２層間接続部５２か
ら延びて角を折れ曲がる略鉤形状の第２パターン２２を
形成し（図６（ｆ））、各工程（ａ）〜（ｆ）を繰り返
し行って所定巻きターンに延長したコイルを得る。

【００４９】この場合、層間接続部５ｘの設定点は２ヶ
所であるが作用は第１の実施の形態と同様であり、層間
接続部５ｘは上下の導体パターンを繋ぐ位置でいわゆる
スルーホールとして機能し、これを設ける絶縁膜１は該
当面にはその全面を均一に覆う状態に積層するので、同
様な効果を得ることができる。

【００５０】すなわち、チップ本体３をいびつになるこ
となく多層に積層でき、積層数は抑えつつ多くの巻きタ
ーンを得ることができることから、巻きターンが多いコ
イルパターンを不良なく安定に形成でき、その結果、小
型化とともにインダクタンス値の大値化が行える。

【００５１】

【発明の効果】以上のように、本発明に係る積層インダ
クタでは、層間接続部は上下の導体パターンを繋ぐ位置
でいわゆるスルーホールとして機能し、これを設ける絶
縁膜は該当面にはその全面を均一に覆う状態に積層する
ことになる。このため、当該層は積層がいびつになら
ず、そして層間接続部の位置（設定点）が、積層体とし
ては互いに重畳しない設定点を順次に移り巡る構成なの
で、積層面が凹凸になることを防止でき、その結果、チ
ップ本体をいびつになることなく多層に積層できる。

【００５２】また、層間接続部の位置（設定点）が、導
体パターンの角部を外れた略正三角形の頂点３ヶ所なの
で、ある程度はそれぞれの外形サイズを大きくしても干
渉がなく、外形サイズを大きくできることから、細かい
メッシュのスクリーン版を用いるファイン印刷できわめ
て有利になり、印刷積層を安定に行えてコイルパターン
が安定するのでインダクタンス値のばらつきを防止で
き、その結果、歩留まりを向上し得る。

【００５３】そして、複数の層間接続部は、互いに重畳
しない位置関係なので積層の上下間で干渉がなく、導体
パターンの角部を外れた位置なので、外部電極とは接
近，重畳しない位置関係にでき、外部電極との間に生じ
る分布容量を低値に抑えることができ、これにより共振
周波数が低減する不良を防止できる。

【００５４】さらに、層間接続部の位置（設定点）を、
導体パターンの角部を外れた略正三角形の頂点３ヶ所と
し、それらの３ヶ所は３種類の導体パターンにより並び
の次を飛び越した２つ目が連なって回り巡る構成であ
り、導体パターンの形成が２層分でコイル１ターンより
も多くなるので、積層数は抑えつつ多くの巻きターンを
得ることができる。

【００５５】すなわち本発明によれば、チップ本体をい
びつになることなく多層に積層でき、積層数は抑えつつ
多くの巻きターンを得ることができることから、巻きタ
ーンが多いコイルパターンを不良なく安定に形成でき、
その結果、小型化とともに大きなインダクタンス値を得
ることができる。

【図面の簡単な説明】

【図１】従来の積層インダクタであり印刷積層法による
製造工程を順に示す平面図である。

【図２】本発明に係る積層インダクタの斜視図である。

【図３】図２の縦巻き型の積層インダクタであり印刷積
層法による製造工程を順に示す平面図である。

【図４】積層インダクタの他の形態を示す斜視図であ
る。

【図５】図４の横巻き型の積層インダクタであり印刷積
層法による製造工程を順に示す平面図である。

【図６】層間接続部の他例であり印刷積層法による製造
工程を順に示す平面図である。

【符号の説明】

１ 絶縁膜 ２ 導体パターン ３ チップ本体 ４ 外部電極 ５ｘ 層間接続部 ６，７ 引き出し導体 １０ 積層インダクタ １１，１２ マスク層 ２０ 内蔵コイル ２１ 第１パターン（導体パターン） ２２ 第２パターン（導体パターン） ２３ 第３パターン（導体パターン） ２６ コイルパターン ４０ 周縁部 ５０ 空孔 ５１ 第１層間接続部 ５２ 第２層間接続部 ５３ 第３層間接続部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 セラミック等の絶縁膜と導体パターンを
   適宜な順に積層することで当該内部に前記導体パターン
   が螺旋状に繋がったコイルを内蔵する矩形状のチップ本
   体を備えて、当該チップ本体の対向２面に、前記コイル
   の両端とそれぞれ接続する外部電極を設ける積層インダ
   クタにおいて、 上層の導体パターン端部と下層の導体パターン端部とを
   重畳する位置関係とし、両パターンの上下層間となる前
   記絶縁膜には、空孔に導体を充填した層間接続部を前記
   重畳位置に設けて前記両端部を電気接続するが、当該層
   間接続部の位置は互いに重畳しない複数の設定点を順次
   に移り巡る設定としたことを特徴とする積層インダク
   タ。
2. 【請求項２】 前記設定点は少なくとも３ヶ所であると
   ともに、前記導体パターンの角部には位置しないことを
   特徴とする請求項１に記載の積層インダクタ。
3. 【請求項３】 前記設定点は３ヶ所であり、 前記導体パターンは第１層間接続部から第２層間接続部
   側を通過して第３層間接続部に至る第１パターンと、第
   ３層間接続部から第１層間接続部側を通過して第２層間
   接続部に至る第３パターンと、第２層間接続部から第３
   層間接続部側を通過して第１層間接続部に至る第２パタ
   ーンとを順次に形成して、当該導体パターンの形成を２
   層分でコイル１ターンよりも多くしたことを特徴とする
   請求項１または２に記載の積層インダクタ。
4. 【請求項４】 前記空孔の外形を、前記導体パターン幅
   よりも大サイズ値に設定したことを特徴とする請求項１
   から３のいずれか１項に記載の積層インダクタ。
5. 【請求項５】 前記積層インダクタは前記外部電極を、
   前記コイルの軸線に沿う対向２面に設けた構成であるこ
   とを特徴とする請求項１から４のいずれか１項に記載の
   積層インダクタ。
6. 【請求項６】 前記積層インダクタは前記外部電極を、
   前記コイルの軸線に対立する対向２面に設けた構成であ
   ることを特徴とする請求項１から４のいずれか１項に記
   載の積層インダクタ。