JP2003332131A

JP2003332131A - 積層インダクタ

Info

Publication number: JP2003332131A
Application number: JP2002141598A
Authority: JP
Inventors: Yasuo Suzuki; 靖生鈴木; Yoshinari Oba; 佳成大場; Tatsuhiko Nawa; 達彦名和
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2002-05-16
Filing date: 2002-05-16
Publication date: 2003-11-21

Abstract

(57)【要約】【課題】導体パターンがマスク層を乗り越える段差部
分でにじみを防止でき、平坦化した該当層に細幅のコイ
ルパターンを不良なく安定に形成でき、小型化とともに
インダクタンス値の大値化が行える積層インダクタを提
供すること【解決手段】絶縁膜１と導体パターン２を適宜な順に
積層し、当該内部に導体パターン２が螺旋状に繋がった
内蔵コイル２０を内蔵するチップ本体３を形成し、その
対向２面に外部電極４，４を形成して積層インダクタ１
０とする。該当各層では、導体パターン端部（２７，２
８）に面する側に第１マスク層を設け、当該第１マスク
層の段差部分に、下層の導体パターン端部（２７，２
８）上から延びて第１マスク層上に乗り越える段差乗り
越しパターン５を幅広で薄厚に設ける。さらに第１マス
ク層に連ねて第２マスク層を設けて当該層を平坦とし、
これら第１，第２マスク層上に次層の導体パターン（２
１，２９）を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層インダクタに
関するもので、より具体的には、チップ本体内に導体パ
ターンが螺旋状に繋がったコイルを内蔵する積層インダ
クタの導体パターンの改良に関する。

【０００２】

【発明の背景】周知のように、チップ部品と呼ばれる電
子部品は、面実装に使用するためリード端子を廃して小
片形状に小型化しており、その一つにインダクタンス素
子である積層インダクタがある。

【０００３】積層インダクタは、絶縁膜と導体パターン
を適宜な順に積層することで当該内部に導体パターンが
螺旋状に繋がったコイルを内蔵する矩形状のチップ本体
を形成し、さらにそのチップ本体の対向２面に、内蔵コ
イルの両端とそれぞれ接続する外部電極を設けた構成に
なっている。

【０００４】絶縁膜としては例えばセラミック材料を用
い、チップ本体は積層を完了した後に所定温度で焼き固
める。外部電極は、例えばディッピングにより形成す
る。つまり銀等の導体ペーストの中にチップ本体の該当
部分を浸けることで形成し、これにより外部電極として
は電極面に隣接する４面にも導電膜が所定に覆い被さる
状態に成膜し、隣接４面に回り込む周縁部を有する形態
となる。これにより、隣接４面の何れの面が下でも面実
装でき、チップ本体が横倒しになって取り付け面が変わ
っても基板に取り付けできるので、自動化実装において
部品を挿入するフィード工程を簡略化できる。

【０００５】チップ本体（積層体）を形成する方法に
は、絶縁シートに導体パターンを形成して積み重ねてい
くシート積層法や、絶縁ペーストと導電ペーストとを交
互に塗り重ねていく印刷積層法などがあり、何れにして
も積層体の内部に、螺旋状に繋がったコイルパターン及
びそれの引き出しパターンを形成することになる。

【０００６】また、外部電極はチップ本体の対向２面に
設けるので内蔵コイルとの関係に方向性を有し、その内
蔵コイルの軸線に沿う対向２面に形成する縦巻き型と、
コイル軸に対立する対向２面に形成する横巻き型があ
り、縦巻き型では実装時にコイル軸が基板に対して縦に
向き、横巻き型はコイル軸が横に向くことになる。な
お、縦巻き型ではチップ本体を横倒しにするとコイル軸
も倒れて横に向くので、磁場の向きに関して基板上で制
限がある実装には注意を要する。

【０００７】ところが、そうした積層インダクタにあっ
ては、以下に示す種々の問題を有する。すなわち、最近
は、積層インダクタにはチップ本体の小型化とともに大
きなインダクタンス値が求められており、相反する要求
の達成に、コイルとなる導体パターンはいわゆるファイ
ン印刷により細幅にライン形成し、極小パターン面でも
コイルパターンの外形サイズを最大限に得るようにして
いる。また、巻きターンも多くの回数を巻くことが求め
られている。

【０００８】また、コイルパターンの積層形成では、当
該層を部分的に覆うマスク層を形成し、そのマスク層上
に導体パターンを引き回して次層のパターン形成を行
う。従って、そのマスク層による段差があり、また各層
では導体パターンの接続部分がパターンの重なりで高く
膨らむことなどがあって、積層が進むに連れて重なりが
いびつになっていく問題がある。このため、積層数が多
いもの、つまりコイルの巻きターンを増すようなコイル
形成に困難があり、チップ本体の形成が不良になる。

【０００９】さらに、パターン形成に際しては、マスク
層による段差部分でにじみが発生し、導体パターンが幅
方向に広がる問題がある。これは刷り出した導体ペース
トが段差に押し当たることから横にはみ出しやすく、に
じみを起こすものであり、横にはみ出す広がりが大きい
と近接パターンとショートする原因になる。

【００１０】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、導体パターンがマスク層を乗り越える段差部分でに
じみを防止でき、平坦化した該当層に細幅のコイルパタ
ーンを不良なく安定に形成でき、小型化とともにインダ
クタンス値の大値化が行える積層インダクタを提供する
ことにある。

【００１１】

【課題を解決するための手段】上記した目的を達成する
ために、本発明に係る積層インダクタでは、セラミック
等の絶縁膜と導体パターンを適宜な順に積層することで
当該内部に前記導体パターンが螺旋状に繋がったコイル
を内蔵する矩形状のチップ本体を備えて、当該チップ本
体の対向２面に、前記コイルの両端とそれぞれ接続する
外部電極を設ける積層インダクタにおいて、前記チップ
本体を構成する各層では、前記導体パターン端部に面す
る側に第１マスク層を設け、当該第１マスク層の段差部
分に、下層の導体パターン端部上から延びて前記第１マ
スク層上に乗り越える段差乗り越しパターンを設け、さ
らに前記第１マスク層と連なる第２マスク層を設けて、
これら第１，第２マスク層上に次層の導体パターンを設
けるようにした。

【００１２】また、前記段差乗り越しパターンは、パタ
ーン幅を広げた設定とし、保形性が良好な導体ペースト
や細メッシュのスクリーン版などを用いることにより薄
厚に形成すると好ましい。

【００１３】また、前記段差乗り越しパターンが前記第
１マスク層上に乗り越える位置を複数設定し、当該位置
を積層に連れて順次に変える構成としたり、あるいはま
た前記段差乗り越しパターンが前記下層の導体パターン
端部上に重なる位置を複数設定し、当該位置を積層に連
れて順次に変える構成とすると良い。

【００１４】したがって本発明では、第１マスク層の段
差部分には、これを乗り越す段差乗り越しパターンを専
用に設けるので、当該導体パターンの形成条件を適切に
設定することができ、パターン形成時のにじみを防止で
きる。これには例えばパターン厚を薄厚に設定すること
がよく、厚みが薄い分は段差部分で押されて横にはみ出
す量が少なくなり、にじみを抑制することができる。具
体的には、保形性が良好な導体ペーストや細メッシュの
スクリーン版などを用いることにより薄厚にパターン形
成することができる。

【００１５】段差乗り越しパターンは、パターン厚を単
に薄厚にしたのでは電気抵抗が上がってしまうが、ここ
では薄厚としてもパターン幅を広げているので電気抵抗
は低くできる。

【００１６】第１マスク層に連ねて第２マスク層を設け
るので当該面が平坦になり、その平坦化した面上に次層
の導体パターンを設けることになる。このため、次層
（各層）ではファイン印刷を良好に行うことができ、細
幅のラインが得られる。そして、当該面が略全域で平坦
になるので、導体パターンは大きな領域で長く引き回し
て形成できる。

【００１７】また、段差乗り越しパターンが第１マスク
層上に乗り越える位置を複数設定し、その乗り越え位置
を積層に連れて順次に変えるので、積層面の凹凸が積層
方向に累積することを防止できる。そしてこれは、上下
層間で段差乗り越しパターンが重畳しない位置関係にな
るので、第１マスク層の位置ずれのため上下層間で導体
パターンの露出が起きても、導体パターンの重畳がない
のでショート不良を防止できる。

【００１８】さらに、段差乗り越しパターンが下層の導
体パターン端部上に重なる位置を複数設定し、その重な
り位置を積層に連れて順次に変えるので、この場合も積
層面の凹凸が積層方向に累積することを防止できる。

【００１９】

【発明の実施の形態】図１は、本発明の第１の実施の形
態を示している。本形態において、積層インダクタ１０
は、略矩形状に形成したチップ本体３に内蔵コイル２０
を内蔵するとともに、そのチップ本体３の対向２面に、
内蔵コイル２０の両端とそれぞれ接続する外部電極４，
４を設けた構成であり、外部電極４，４，は内蔵コイル
２０の軸線に沿う対向２面に形成し、いわゆる縦巻き型
を採る。

【００２０】チップ本体３は、セラミック等の絶縁膜１
と導体パターン２を適宜な順に積層し、これにより当該
内部に導体パターン２が螺旋状に繋がった内蔵コイル２
０を形成し、積層を完了した後に所定温度で焼結させて
いる。

【００２１】外部電極４，４は、ディッピングにより形
成している。つまり、銀等の導体ペーストの中にチップ
本体３の該当部分を浸けることで形成し、外部電極４，
４としては電極面に隣接する４面にも導電膜が所定に覆
い被さる状態に成膜し、隣接４面に回り込む周縁部４０
を有する形態となる。このため、前述したように、隣接
４面の何れの面が下になっても面実装することができ、
取り付け姿勢には基本的には制限がないが、縦巻き型で
は横倒しにするとコイル軸も倒れて横に向くので、磁場
の向きに関して基板上で制限がある実装には注意を要す
る。

【００２２】内蔵コイル２０の形成には、図１（ｂ）に
示すように、各層の導体パターン（２６，２１，２９）
を段差乗り越しパターン５により順次に接続する。つま
り、該当各層では、導体パターン端部（２７，２８）に
面する側に第１マスク層１１を設け、当該第１マスク層
の段差部分に、下層の導体パターン端部（２７，２８）
上から延びて第１マスク層１１上に乗り越える段差乗り
越しパターン５を設ける。さらに第１マスク層１１に連
ねて第２マスク層１２を設けて当該層を平坦とし、これ
ら第１，第２マスク層１１，１２上に次層の導体パター
ンを設ける。

【００２３】この段差乗り越しパターン５は、パターン
幅を広げて薄厚に形成する。また、段差乗り越しパター
ン５が下層の導体パターン端部上に重なる位置は複数設
定し、当該位置を積層に連れて順次に変える。ここでは
導体パターン端部を２つ設定しており、段差乗り越しパ
ターン５は、内側に曲げた第１先端２７，まっすぐに延
びた第２先端２８の２つに交互に重なり連なる。

【００２４】さらに、段差乗り越しパターン５が第１マ
スク層１１上に乗り越える位置は複数設定し、当該位置
を積層に連れて順次に変える。つまり、ここでは導体パ
ターン端部を２つ設定しているので、段差乗り越しパタ
ーン５は、内側に曲げた第１先端２７に重なり連なる位
置と、まっすぐに延びた第２先端２８に重なり連なる位
置との２つを交互に採る。

【００２５】チップ本体３の内部に形成する導体パター
ンとしては、最初と最後の層ではコイルパターン２６，
２９の端部から引き出し導体６を該当側の縁に延長して
形成し、この引き出し導体６を介して外部電極４に対す
る電気的な接続を行う構成である。

【００２６】（製造方法）積層体であるチップ本体３の
形成は印刷積層法では、セラミック材料からなる絶縁ペ
ーストと、導電材料からなる導電ペーストとを交互にス
クリーン印刷していくもので、それらペーストは１回刷
り出す（塗る）と例えば１０μｍ厚になり、これを塗っ
ては乾燥させて積み重ねていく。チップ部品の製造で
は、ワークとしては生産性の面からチップ部品複数枚分
の大きさのワーク積層体を製作し、そのワーク積層体を
十分に乾燥させた後に各単体に切断して焼成する。

【００２７】セラミック材料には、例えばガラスを添加
した低温焼結化した誘電体セラミックス（非磁性セラミ
ックス）を使用する。例えば、ホウケイ酸ガラスをアル
ミナに体積で７０：３０の比率に混合した誘電体材料を
使用し、これにビヒクルとしてエチルセルロースとテレ
ピネールと分散剤，可塑剤を混合したものを配合して混
練し、印刷用の絶縁ぺーストとすることができる。セラ
ミック材料としては、他にも例えばフェライト等の磁性
セラミックスを使用してもよい。また、バインダーもエ
チルセルロース以外でもよく、ＰＶＢ，メチルセルロー
スやアクリル樹脂とすることができる。

【００２８】導体ペーストには銀ペーストを使用し、上
述したビヒクルに混合する。また、導体ペーストは銀パ
ラジウムでもよい。そして、分散剤や可塑剤は、印刷性
の向上や生産時の取り扱いを考慮して適宜に添加する。

【００２９】具体的には図２に示す工程手順を採り、ま
ず、絶縁ペーストを刷り出し塗っては乾燥させて積み重
ねていくスクリーン印刷を行い、これによりダミー層
（絶縁膜１）を所定の厚さに形成する（図２（ａ））。
次に、一方の縁に延びる延長部を有するコイルパターン
の版を用いて導体ペーストを塗って引き出し導体６とコ
イルパターン２６を形成する（図２（ｂ））。コイルパ
ターン２６は２つ角を折れ曲がる略コ字形状とするが、
その先端を内側に曲げて第１先端２７とし、これは段差
乗り越しパターン５が重なり接続する第１の設定点とな
る。

【００３０】そして、第１先端２７に面する向こう側を
覆う島部を有するパターンの版を用いて絶縁ペーストを
塗り、当該側に第１マスク層１１を形成し（図２
（ｃ））、この第１マスク層１１の段差部分に、段差乗
り越しパターン５を形成する（図２（ｄ））。つまり、
段差乗り越しパターン５は、第１先端２７上から延びて
第１マスク層１１上に乗り越える状態に形成する。この
段差乗り越しパターン５は、パターン幅を広げた設定と
し、保形性が良好な導体ペーストや細メッシュのスクリ
ーン版などを用いることにより薄厚に形成する。

【００３１】次に、第１マスク層１１に連ねて第２マス
ク層１２を形成して該当面を平坦に覆う（図２
（ｅ））。したがって、第１マスク層１１側に段差乗り
越しパターン５が露出した状態で当該面が平坦になり、
段差乗り越しパターン５の露出した部分は当該層（次
層）の導体パターン２の始端が重なり接続する第１接続
部５１となる。

【００３２】つまり、これら第１，第２マスク層上に、
導体ペーストを塗って第１パターン２１を形成し、これ
は第１接続部５１上から延びて４つ角を折れ曲がって回
り戻る略Ｃ字形状とする（図２（ｆ））。この第１パタ
ーン２１は、先端を第１マスク層１１の手前で止めてあ
って第２先端２８とし、これは段差乗り越しパターン５
が重なり接続する第２の設定点となる。

【００３３】そしてまた、第１マスク層１１を形成する
（図２（ｇ））。さらに第１マスク層１１の段差部分
に、段差乗り越しパターン５を形成し（図２（ｈ））、
この段差乗り越しパターン５は、今度は第２先端２８上
から延びて第１マスク層１１上に乗り越える状態に形成
する。

【００３４】次に、第１マスク層１１に連ねて第２マス
ク層１２を形成して該当面を平坦に覆う（図２
（ｉ））。したがって図２（ｅ）と同様に、第１マスク
層１１側に段差乗り越しパターン５が露出した状態で当
該面が平坦になり、しかし今度は段差乗り越しパターン
５の形成位置は第２先端２８の位置がずれているので相
違し、露出した部分は当該層（次層）の導体パターン２
の始端が重なり接続する第２接続部５２となる。

【００３５】そして、これら第１，第２マスク層上に、
導体ペーストを塗って第２パターン２２を形成し、これ
は第２接続部５２上から延びて４つ角を折れ曲がって回
り戻る略Ｃ字形状とする（図２（ｊ））。この第２パタ
ーン２２は、先端を第１マスク層１１の手前で内側に曲
げて止めてあって第１先端２７とする。

【００３６】さらに再び工程（ｃ）に戻りこれら各工程
（ｃ）〜（ｊ）を繰り返し行って所定の巻きターンに延
長した内蔵コイル２０を得る。

【００３７】そしてさらに、内蔵コイル２０の他方の引
き出し側について同様に各層を形成し、つまり、第２マ
スク層１２を形成した後に（図２（ｉ））、他方の縁に
延びる延長部を有するコイルパターンの版を用いて導体
ペーストを塗って引き出し導体６とコイルパターン２９
を形成する（図２（ｋ））。さらには絶縁ペーストを塗
り重ねてダミー層（絶縁膜１）を形成する（図２
（ｌ））。

【００３８】この後、乾燥させたワーク積層体を各単体
チップに切断し、脱脂した後に焼成し、バリを削る。そ
して次に、焼成後のチップ本体３の端面にディッピング
を施して、隣接する４面にも導電膜が所定に覆い被さる
状態に成膜させ、Ｎｉメッキ及びＳｕメッキを順次に施
して外部電極４，４を形成し、積層インダクタ１０を得
る。

【００３９】このように、第１マスク層１１の段差部分
には、これを乗り越す段差乗り越しパターン５を専用に
設けるので、当該導体パターンの形成条件を適切に設定
することができ、パターン形成時のにじみを防止でき
る。これには、例えばパターン厚を薄厚に設定すること
がよく、厚みが薄い分は段差部分で押されて横にはみ出
す量が少なくなり、にじみを抑制することができる。具
体的には、保形性が良好な導体ペーストや細メッシュの
スクリーン版などを用いることにより薄厚にパターン形
成することができる。例えば、導体ペーストは有機成分
を減らして固形分を多くする等により、粘度を上げた固
めの性状，チクソ比（低粘度／高粘度）が低い性状に設
定でき、形成時に横にはみ出しにくい性状のものを適用
すればよい。

【００４０】段差乗り越しパターン５は、パターン厚を
単に薄厚にしたのでは電気抵抗が上がってしまうが、こ
こでは薄厚としてもパターン幅を広げているので電気抵
抗は低くできる。そして、段差乗り越しパターン５は、
パターン幅を広げるので形成時に多少は位置がずれても
下層の導体パターン端部（２７，２８）上に重ね合わせ
ることができ、パターン形成の位置精度が低くてよくな
り、このため製造が容易になる。

【００４１】一方、第１マスク層１１に連ねて第２マス
ク層１２を設けるので当該面が平坦になり、その平坦化
した面上に次層の導体パターン２を設けることになる。
このため、次層（各層）ではファイン印刷を良好に行う
ことができ、細幅のラインが得られる。そして、当該面
が略全域で平坦になるので、導体パターン２は大きな領
域で長く引き回して形成できる。したがって、各層では
細幅のコイルパターンを大きな外形サイズで不良なく安
定に形成できる。その結果、積層数は抑えつつ多くの巻
きターンを得ることができ、小型化とともにインダクタ
ンス値の大値化が行える。

【００４２】また、段差乗り越しパターン５が下層の導
体パターン端部上に重なる位置は、ここでは第１先端２
７と第２先端２８の２つを設定しており、これらの設定
位置を積層に連れて順次に移り変わるので、積層面の凹
凸が積層方向に累積することを防止でき、その結果、チ
ップ本体３をいびつになることなく多層に積層できる。

【００４３】さらに、段差乗り越しパターン５が第１マ
スク層１１上に乗り越える位置は、下層側での接続点が
第１先端２７，第２先端２８なのでそれらに連なる２つ
であり、これらの設定位置を積層に連れて順次に移り変
わるので、この場合も積層面の凹凸が積層方向に累積す
ることを防止でき、その結果、チップ本体３をいびつに
なることなく多層に積層できる。そしてこれは、上下層
間で段差乗り越しパターン５が重畳しない位置関係にな
るので、第１マスク層１１の位置ずれのため上下層間で
導体パターンの露出が起きても、導体パターンの重畳が
ないのでショート不良を防止できる。

【００４４】図３は、本発明の第２の実施の形態を示し
ている。この第２の実施の形態では、積層インダクタ１
０は、段差乗り越しパターンが第１マスク層１１上に乗
り越える位置を複数設定し、当該位置を積層に連れて順
次に変えるが、段差乗り越しパターンが下層の導体パタ
ーン端部上に重なる位置は複数ではなく、ただ１つ設定
する構成を採り、他の構成要素は第１の実施の形態のも
のと略同様になっている。

【００４５】つまり、ここでは導体パターン端部は、直
に延びた第２先端２８だけを設定するが、段差乗り越し
パターンは、略Ｌ字形状の第１段差乗り越しパターン７
１，直線形状の第２段差乗り越しパターン７２の２つを
設定し、これら２つのパターンを交互に用いる。このた
め、段差乗り越しパターン（７１，７２）が第１マスク
層１１上に乗り越える位置は２つ（複数）となり、当該
位置が積層に連れて順次に変わることになる。

【００４６】積層形成の工程手順は、第１の実施の形態
のものと略同様であり、各導体パターン（２６，２３，
２４）の先端は曲げずに直に延びた第２先端２８とし、
これは段差乗り越しパターン（７１，７２）が重なり接
続するただ１つの設定点となる。

【００４７】つまり、第１段差乗り越しパターン７１
は、略Ｌ字形状の端を第２先端２８上に重ねて幅方向に
ずらす設定とし、第２先端２８上から延びて第１マスク
層１１上に乗り越える位置が幅方向にずれた状態に形成
する（図３（ｄ））。そして、第２段差乗り越しパター
ン７２は、第２先端２８上から直に延びて第１マスク層
１１上に乗り越える状態に形成する（図３（ｈ））。

【００４８】導体パターン２の形成では、第１接続部５
１から延びて３つ角を折れ曲がる略Ｃ字形状の第１パタ
ーン２３を形成し（図３（ｆ））、第２接続部５２から
延びて３つ角を折れ曲がる略Ｃ字形状の第２パターン２
４を形成し（図３（ｊ））、各工程（ｃ）〜（ｊ）を繰
り返し行って所定巻きターンに延長した内蔵コイル２０
を得る。

【００４９】この場合も作用は第１の実施の形態と同様
であり、第１マスク層１１の段差部分には、これを乗り
越す段差乗り越しパターン７１，７２を専用に設けるの
で、当該導体パターンの形成条件を適切に設定すること
ができ、パターン形成時のにじみを防止できる。

【００５０】すなわち、導体パターンがマスク層を乗り
越える段差部分でにじみを防止でき、その結果、平坦化
した該当層に細幅のコイルパターンを不良なく安定に形
成でき、小型化とともにインダクタンス値の大値化が行
える。

【００５１】また、本発明としては、段差乗り越しパタ
ーンが第１マスク１１層上に乗り越える位置も複数では
なく、ただ１つ設定する構成を採ってもよい。すなわ
ち、図４は、本発明の第３の実施の形態を示している。

【００５２】この第３の実施の形態では、導体パターン
端部は、直に延びた第２先端２８だけを設定し、そして
段差乗り越しパターンも、直線形状の段差乗り越しパタ
ーン５だけを設定する。したがって、段差乗り越しパタ
ーン５が第１マスク層１１上に乗り越える位置はただ１
つとなり、段差乗り越しパターン５が下層の導体パター
ン端部上に重なる位置も複数ではなく、ただ１つとな
る。なお、他の構成要素は第１の実施の形態のものと略
同様になっている。

【００５３】積層形成の工程手順は第１の実施の形態の
ものと略同様であり、各導体パターン（２５，２６）の
先端は曲げずに直に延びた第２先端２８とし、これは段
差乗り越しパターン５が重なり接続するただ１つの設定
点となる。

【００５４】つまり、段差乗り越しパターン５は、第２
先端２８上から直に延びて第１マスク層１１上に乗り越
える状態に形成する（図４（ｄ））。このため、第１マ
スク層１１，第２マスク層１２を形成した際に、段差乗
り越しパターン５の露出部分は当該層（次層）の導体パ
ターン２の始端が重なり接続するただ１つの接続部５０
となる（図４（ｅ））。

【００５５】導体パターン２の形成では、接続部５０か
ら延びて４つ角を折れ曲がる略Ｃ字形状のコイルパター
ン２５を形成し（図４（ｆ））、各工程（ｃ）〜（ｆ）
を繰り返し行って所定巻きターンに延長した内蔵コイル
２０を得る。

【００５６】この場合も作用は第１の実施の形態と同様
であり、第１マスク層１１の段差部分には、これを乗り
越す段差乗り越しパターン５を専用に設けるので、当該
導体パターンの形成条件を適切に設定することができ、
パターン形成時のにじみを防止できる。

【００５７】すなわち、導体パターンがマスク層を乗り
越える段差部分でにじみを防止でき、その結果、平坦化
した該当層に細幅のコイルパターンを不良なく安定に形
成でき、小型化とともにインダクタンス値の大値化が行
える。

【００５８】

【発明の効果】以上のように、本発明に係る積層インダ
クタでは、第１マスク層の段差部分には、これを乗り越
す段差乗り越しパターンを専用に設けるので、当該導体
パターンの形成条件を適切に設定することができ、パタ
ーン形成時のにじみを防止できる。これには例えばパタ
ーン厚を薄厚に設定することがよく、厚みが薄い分は段
差部分で押されて横にはみ出す量が少なくなり、にじみ
を抑制することができる。

【００５９】第１マスク層に連ねて第２マスク層を設け
るので当該面が平坦になり、その平坦化した面上に次層
の導体パターンを設けることになる。このため、次層
（各層）ではファイン印刷を良好に行うことができ、細
幅のラインが得られる。そして、当該面が略全域で平坦
になるので、導体パターンは大きな領域で長く引き回し
て形成できる。したがって、各層では細幅のコイルパタ
ーンを大きな外形サイズで不良なく安定に形成できる。
その結果、積層数は抑えつつ多くの巻きターンを得るこ
とができ、小型化とともにインダクタンス値の大値化が
行える。

【００６０】また、段差乗り越しパターンが第１マスク
層上に乗り越える位置を複数設定し、その乗り越え位置
を積層に連れて順次に変えるので、積層面の凹凸が積層
方向に累積することを防止でき、その結果、チップ本体
をいびつになることなく多層に積層できる。そしてこれ
は、上下層間で段差乗り越しパターンが重畳しない位置
関係になるので、第１マスク層の位置ずれのため上下層
間で導体パターンの露出が起きても、導体パターンの重
畳がないのでショート不良を防止できる。

【００６１】さらに、段差乗り越しパターンが下層の導
体パターン端部上に重なる位置を複数設定し、その重な
り位置を積層に連れて順次に変えるので、この場合も積
層面の凹凸が積層方向に累積することを防止でき、その
結果、チップ本体をいびつになることなく多層に積層で
きる。

【図面の簡単な説明】

【図１】本発明に係る積層インダクタの斜視図（ａ）で
あり、その内部の導体パターンを示す斜視図（ｂ）であ
る。

【図２】図１の積層インダクタを製造する工程を順に示
す平面図である。

【図３】積層インダクタの第２の形態であり製造工程を
順に示す平面図である。

【図４】積層インダクタの第３の形態であり製造工程を
順に示す平面図である。

【符号の説明】

１絶縁膜２導体パターン３チップ本体４外部電極５段差乗り越しパターン６引き出し導体１０積層インダクタ１１第１マスク層１２第２マスク層２０内蔵コイル２１，２３第１パターン２２，２４第２パターン２５，２６，２９コイルパターン２７第１先端２８第２先端４０周縁部５０接続部５１第１接続部５２第２接続部７１第１段差乗り越しパターン７２第２段差乗り越しパターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者名和達彦東京都港区新橋５丁目36番11号エフ・ディー・ケイ株式会社内Ｆターム(参考） 5E062 DD04 5E070 AA01 AB02 CB03 CB13

Claims

【特許請求の範囲】

【請求項１】セラミック等の絶縁膜と導体パターンを
適宜な順に積層することで当該内部に前記導体パターン
が螺旋状に繋がったコイルを内蔵する矩形状のチップ本
体を備えて、当該チップ本体の対向２面に、前記コイル
の両端とそれぞれ接続する外部電極を設ける積層インダ
クタにおいて、前記チップ本体を構成する各層では、前記導体パターン
端部に面する側に第１マスク層を設け、当該第１マスク
層の段差部分に、下層の導体パターン端部上から延びて
前記第１マスク層上に乗り越える段差乗り越しパターン
を設け、さらに前記第１マスク層と連なる第２マスク層を設け
て、これら第１，第２マスク層上に次層の導体パターン
を設ける構成としたことを特徴とする積層インダクタ。
【請求項２】前記段差乗り越しパターンは、パターン
幅を広げた設定とし、保形性が良好な導体ペーストや細
メッシュのスクリーン版などを用いることにより薄厚に
形成することを特徴とする請求項１に記載の積層インダ
クタ。
【請求項３】前記段差乗り越しパターンが前記第１マ
スク層上に乗り越える位置を複数設定し、当該位置を積
層に連れて順次に変えることを特徴とする請求項１また
は２に記載の積層インダクタ。
【請求項４】前記段差乗り越しパターンが前記下層の
導体パターン端部上に重なる位置を複数設定し、当該位
置を積層に連れて順次に変えることを特徴とする請求項
１から３のいずれか１項に記載の積層インダクタ。