JP2007266219A - 積層チップ部品およびその製造方法 - Google Patents

積層チップ部品およびその製造方法 Download PDF

Info

Publication number
JP2007266219A
JP2007266219A JP2006087964A JP2006087964A JP2007266219A JP 2007266219 A JP2007266219 A JP 2007266219A JP 2006087964 A JP2006087964 A JP 2006087964A JP 2006087964 A JP2006087964 A JP 2006087964A JP 2007266219 A JP2007266219 A JP 2007266219A
Authority
JP
Japan
Prior art keywords
chip
conductor
external electrode
pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006087964A
Other languages
English (en)
Inventor
Hiroshi Masuno
宏 増野
Shinzo Fujii
信三 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2006087964A priority Critical patent/JP2007266219A/ja
Publication of JP2007266219A publication Critical patent/JP2007266219A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】 外部電極を容易に形成することができ、超小型化チップの場合でも外部電極の形成を確実に行える積層チップ部品の製造方法を提供すること
【解決手段】 チップ体は絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法により積層する(1)〜(9)。まず、チップ両端の該当部位に導体膜2,2を形成し(1)、適宜な膜層では導体膜へ連なる引き出し導体4を形成して、コイルをなす導体パターン6と電気的に接続させる積層を行う(3)。チップ体の両端には導体膜2,2が露出状態に積層し、これらの部位には焼成後にメッキを施して外部電極2,2の形成を完了し、積層インダクタ(積層チップ部品)を得る。外部電極2,2は印刷積層法により形成するので確実に形成でき、印刷によるので外部電極2,2を適宜な形状に形成することが容易に行える。
【選択図】 図2

Description

本発明は、積層チップ部品およびその製造方法に関するもので、より具体的には、セラミック材料の絶縁膜と導体パターンを適宜な順に積層してなるチップ体について、当該チップ体の表面に露出する外部電極の改良に関する。
周知のように、チップ部品と呼ばれる電子部品は、面実装に使用するためリード端子を廃して小片形状に小型化しており、その一つにインダクタンス素子である積層インダクタがある。
積層インダクタは、例えば特許文献1などに見られるように、絶縁膜と導体パターンを適宜な順に積層することで当該内部に導体パターンが螺旋状に繋がったコイルからなる内部導体を内蔵する略矩形状のチップ体を形成し、さらにそのチップ体の対向する2面に、内蔵コイルの両端とそれぞれ接続する外部電極を設けた構成になっている。
絶縁膜には例えばセラミック材料を用い、チップ体(積層体)を形成する方法には、絶縁シートに導体パターンを形成して積み重ねていくシート積層法や、絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法などがある。何れにしても積層体の内部に、螺旋状に繋がったコイルパターンおよびそれの引き出しパターンを形成することになる。チップ体は積層を完了した後に所定温度で焼成する。
外部電極は一般にはディッピングにより形成する。つまり銀等の導体ペーストの中にチップ体の該当部分を浸けることで形成する。これにより外部電極としては電極面に隣接する4面にも導体膜が所定に覆い被さる状態に成膜し、隣接する4面に回り込む周縁部を有する形態となる。また、特許文献1のものでは、チップ体をジグで保持して側面の溝部に対して導体ペーストを塗布し、続いて焼き付けを行うことにより外部電極を形成するようにしている。
特開2001−167966
しかしながら、そうした従来の積層チップ部品では以下に示すような問題がある。外部電極の形成は、一般にはディップ工程により導体膜を付着させ、続いて焼き付け工程によりこれを固着させる手順となることから、工程数が多く手間がかかる問題がある。
また近年の電子装置の小型化に伴い、チップ部品についても超小型化が強く求められており、例えば寸法サイズが0.4mm×0.2mm×0.2mm程度のチップ部品の製造要求があり、係る寸法はさらに小さくなる。そうした超小型化チップの製造では、ディップ工程による導体膜の成膜が著しく困難であり、不良の発生が多くなり歩留まりが低下する。
また、特許文献1にあっては、チップ体をジグにセットする準備工程が必要であり、続いて導体ペーストを塗布する印刷工程を行う手順となるため、やはり工程数が多く手間がかかる問題がある。
この発明は上記した課題を解決するもので、その目的は、外部電極を容易に形成することができ、超小型化チップの場合でも外部電極の形成を確実に行える積層チップ部品およびその製造方法を提供することにある。
上記した目的を達成するために、本発明に係る積層チップ部品は、セラミック材料の絶縁膜と導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に前記導体パターンによる内部電極を内蔵する積層チップ部品であって、前記内部電極と電気的に接続され、前記チップ体の表面に露出する外部電極は、前記チップ体を形成する積層工程において両端部位に形成した導体膜から構成した。
また、外部電極をなす導体膜は、内部電極をなす導体パターンと同一の導体材料から形成したり、あるいは内部電極をなす導体パターンとは相違した導体材料から形成することができる。また、外部電極をなす導体膜はチップ体の積層において膜層に応じて形状を適宜に変更し、内蔵する内部電極との結合容量を最適化する構成とするとよい。
本発明に係る積層チップ部品の製造方法は、セラミック材料の絶縁膜と導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に前記導体パターンによる内部電極を内蔵する積層チップ部品の製造方法であって、チップ体は絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法により積層し、当該印刷積層においてチップ両端の該当部位に導体膜を形成し、適宜な膜層では前記導体膜へ連なる引き出し導体パターンを形成して導体パターンと電気的に接続させる積層を行い、チップ体の表面に露呈した導体部位を外部電極とするようにした。
また製造において外部電極をなす導体膜は、内部電極をなす導体パターンと同一の導体材料とし、導体パターンの形成と同一工程で形成を行うようにしてもよい。あるいは外部電極をなす導体膜は、導体パターンの形成とは別に交互の工程で形成を行うようにしてもよい。このとき、外部電極となる導体膜は、内部電極をなす導体パターンとは相違した導体材料としてもよいし、同じとしても良い。さらに、外部電極をなす導体膜はチップ体の積層において膜層に応じて形状を適宜に変更し、内蔵する内部電極との結合容量を最適化するように製造を行うとよい。
したがって本発明では、外部電極は印刷積層法により形成するので確実に形成でき、従来のようなディップ工程および焼き付け工程は必要ない。そして、印刷積層法により形成することで、外部電極を適宜な形状に形成することが容易に行え、製造に際して形状を細かくコントロールすることができる。
本発明に係る積層チップ部品では、外部電極を容易に形成することができ、従来のようなデップ工程,焼き付け工程は必要ないことから工程数が減り、製造に要する時間を短縮することができ、コストを低減できる。
そして、外部電極は印刷積層法により形成するので、超小型化チップの場合でも外部電極の形成を確実に行える。また、適宜な形状に形成することが容易に行えて、製造に際して形状を細かくコントロールすることができる。これにより、内部電極との結合容量を変えることができ、結合容量を最適化し得るパターンに形成することが容易である。その結果、電気的特性を向上でき、高品位な積層チップ部品が得られる。
図1は、本発明の第1の実施の形態を示している。本形態において積層チップ部品は、内部にコイルパターンからなる内部電極を有した積層インダクタになっており、略矩形状の小片に形成したチップ体1にコイルを内蔵するとともに、そのチップ体1の対向する2面に、内蔵コイルの端部とそれぞれ接続する外部電極2,2を設けた構成をとる。外部電極2,2は、内蔵コイルの軸線に沿う対向する2面に形成する。そして、いわゆる縦巻き型の構造を採る。
チップ体1は、セラミック等の絶縁膜と導体パターンを適宜な順に積層し、これにより当該内部に導体パターンが螺旋状に繋がったコイルを形成するとともに、チップ両端の位置に外部電極2,2を形成し、積層を完了した後に所定温度で焼成する。
外部電極2,2は、チップ体1の積層において両端部位に形成した導体膜からなる。この外部電極2,2は、該当層において内蔵コイルから延びる引き出し導体と電気的に接続する構成になっている。
コイルの形成には、各層において導体パターンの端部を順次に接続していき、螺旋状に繋ぐ。これには該当各層で下層側の導体パターンの始端側領域にマスク層を形成し、そのマスク層上に導体パターンを引き回して次層のパターン形成を行い、このとき導体パターンの始端部は下層側の導体パターンの終端に重ね合わせに形成し、絶縁層は分割して形成していく構成となる。このとき、チップ体1の両端部位には導体膜を形成していき、導体パターンの形成において最初と最後の層ではコイルパターンの端部から引き出し導体を延長させて形成し、チップ両端の導体膜(外部電極2)と繋がるパターンとし、電気的な接続を行う。
なお、外部電極2,2をなす導体膜は、内蔵コイルをなす導体パターンと同一の導体材料から形成したり、あるいは設計要求などの理由から導体材料はそれぞれ専用の組成にすることがある。また、外部電極2,2をなす導体膜は、チップ体1の積層において膜層に応じて形状を適宜に変更し、内蔵コイルとの結合容量を最適化し得る構成にできる。
次に、本発明のチップ部品の製造方法の一実施の形態を説明する。チップ体1の形成は印刷積層法で行う。つまり、セラミック材料からなる絶縁ペーストと、導体材料からなる導体ペーストとを交互にスクリーン印刷していき、それらペーストは1回刷り出す(塗る)と厚みが例えば3〜5μmになり、これを塗っては乾燥させて積み重ねていく。チップ部品の製造は、ワークとしては生産性の面から複数個分の大きさのワーク積層体を製作し、そのワーク積層体を十分に乾燥させた後に各単体に切断して焼成する。
セラミック材料には、例えばガラスを添加して低温焼結化した誘電体セラミックスを使用する。例えば、ホウケイ酸ガラスをアルミナに体積で70:30の比率に混合した誘電体材料を使用し、これにビヒクルとしてエチルセルロースとテレピネールと分散剤,可塑剤を混合したものを配合して混練し、印刷用の絶縁ぺーストとすることができる。セラミック材料としては、他にも例えばフェライト等の磁性セラミックスを使用してもよい。
導体ペーストには銀ペーストを使用し、上記したビヒクルに混合する。また、導体ペーストは銀パラジウムでもよい。
具体的には図2に示す工程手順を採り、同図に示す例は隣り合う2チップをパターン形成で連ねて1ユニットに製造する例である。まず、外部電極パターンを有するスクリーン版を用いて導体ペーストを塗り、チップ両端の該当部位に外部電極2,2を形成し{図2(1)}、続いて島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、チップ両端の外部電極2,2と同一層をなす絶縁膜3をチップ中央部に形成する{図2(2)}。この外部電極2,2の印刷工程(1),絶縁膜3の印刷工程(2)を複数回繰り返して行い、外側となる膜層を所定の厚さに形成する。
次に、外部電極パターンおよび引き出し導体パターンを有するスクリーン版を用いて導体ペーストを塗り、チップ両端の該当部位に外部電極2,2を形成するとともに、一方の外部電極2から連なり延びる引き出し導体4を形成する{図2(3)}。この引き出し導体4は2つ角を折れ曲がる略J字形状に形成し、略1/2ターンのコイルパターンとなる。そして、当該引き出し導体4の先端側を覆う島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、導体パターン先端に臨む側にマスク層5を形成する{図2(4)}。
続いて、外部電極パターンおよび略1/2ターンのコイルパターンを有するスクリーン版を用いて導体ペーストを塗り、チップ両端の該当部位に外部電極2,2を形成するとともに、マスク層5の上に次層の導体パターン6を形成する{図2(5)}。この導体パターン6は下層の導体パターンの端部上から連なり、マスク層5の上に乗り越える状態に延びて2つ角を折れ曲がる略J字形状に形成し、下層の導体パターンの終端に接続するので始端側に回り戻って1ターンが完了する。そして、当該導体パターン6の先端側を覆う島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、下層の導体パターンを覆ってマスク層5と連なるマスク層7を形成し、該当面を平坦に覆う{図2(6)}。
そして、外部電極2,2および1/2ターンコイルの印刷工程(5),マスク層の印刷工程(6)を複数回繰り返して行い、所定の巻きターンに延長したコイルを得る。
所定の巻きターンを積層した次に、外部電極パターンおよび引き出し導体パターンを有するスクリーン版を用いて導体ペーストを塗り、チップ両端の該当部位に外部電極2,2を形成するとともに、他方の外部電極2へ連なり延びる引き出し導体4を形成する{図2(7)}。この引き出し導体4は始端が下層の導体パターン6の終端と接続し、これによりコイルパターンの引き出しが完了する。
続いて、島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、チップ両端の外部電極2,2と同一層をなす絶縁膜3をチップ中央部に形成し{図2(8)}、さらに外部電極パターンを有するスクリーン版を用いて導体ペーストを塗り、チップ両端の該当部位に外部電極2,2を形成する{図2(9)}。この絶縁膜3の印刷工程(8),外部電極2,2の印刷工程(9)を複数回繰り返して行い、外側となる膜層を所定の厚さに形成する。
この後、磁場の方向性を表示するマークパターンを印刷して積層を完了する。そして、乾燥させたワーク積層体を各単体(チップ)に切断し、脱脂した後に焼成してバリを削る。この場合、チップ体1の両端には外部電極をなす導体材料が露出しているので、これらの部位にはNiメッキおよびSuメッキを順次に施して外部電極2,2の形成を完了し、積層インダクタを得る。
このように、外部電極2,2は印刷積層法により形成するので、その外部電極2,2を容易に形成することができ、従来のようなディップ工程および焼き付け工程は必要ない。このため、工程数が減り、製造に要する時間を短縮することができる。そして、ディップ工程,焼き付け工程のための設備は必要なく、その結果コストを低減できる。
また、外部電極2,2は印刷積層法により形成するので、超小型化チップの場合でも確実に形成できる。
図3は、積層チップ部品の第2の実施の形態の製造工程を順に示す平面図である。外部電極2,2は、設計要求などの理由から内蔵コイルの導体パターン6とは相違した導体材料により形成したいことがある。そうした場合は、導体パターン6の形成とは別に交互の工程で形成を行うことにする。つまり図3に示すように、引き出し導体4の形成を行う工程(3)の前に、外部電極2の形成を行い{図3(2−3)}、そして、導体パターン6の形成を行う工程(5)の前に、外部電極2の形成を行う{図3(4−5)}。なお、第1形態と同一番号で示す各工程は、その第1の実施の形態と同様であるので説明を省略する。これにより、内蔵コイルの導体材料と、外部電極2,2の導体材料とが相違した組成であるときでもチップ体1の製造が行える。
また、本発明に係る積層チップ部品にあっては、外部電極2,2をなす導体膜は、チップ体1の積層において膜層に応じて形状を適宜に変更し、内蔵コイルとの結合容量を最適化し得る構成にすることができる。
例えば図4に示すように、積層インダクタにおいて上面と側面とで形状を変える設定を採ることができる。これは従来のディップ工程では形状を変えることが困難であるが、本発明では印刷積層法によるのでスクリーン版のパターンで決定し、適宜に設定することができる。つまり、外部電極2,2の形状は、上面で凹形状としたり、あるいは側面で凸形状/凹形状とするなど適宜任意に設定できる。
このように、外部電極2,2は印刷積層法により形成することでは、適宜な形状に形成することが容易に行えて、製造に際して形状を細かくコントロールすることができる。これにより、内蔵コイルとの結合容量を変えることができ、結合容量を最適化し得るパターンに形成することが容易である。その結果、電気的特性を向上でき、積層インダクタのQ値を高く得ることができる。
なお、上述した実施の形態では、内部導体がコイルとした積層インダクタについて説明したが、本発明はこれに限ることはなくも、積層コンデンサその他各種のチップ部品に適用することができる。
本発明に係る積層チップ部品の斜視図である。 積層チップ部品の製造工程を順に示す平面図である。 積層チップ部品の第2形態の製造工程を順に示す平面図である。 外部電極の形状を変更してあり積層チップ部品の他例を示す斜視図である。
符号の説明
1 チップ体
2 外部電極
3 絶縁膜
4 引き出し導体
5,7 マスク層
6 導体パターン

Claims (8)

  1. セラミック材料の絶縁膜と導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に前記導体パターンによる内部電極を内蔵する積層チップ部品であって、
    前記内部電極と電気的に接続され、前記チップ体の表面に露出する外部電極は、前記チップ体を形成する積層工程において両端部位に形成した導体膜からなることを特徴とする積層チップ部品。
  2. 前記外部電極をなす前記導体膜は、前記内部電極をなす前記導体パターンと同一の導体材料から形成することを特徴とする請求項1に記載の積層チップ部品。
  3. 前記外部電極をなす前記導体膜は、前記内部電極をなす前記導体パターンとは相違した導体材料から形成することを特徴とする請求項1に記載の積層チップ部品。
  4. 前記外部電極をなす前記導体膜は、前記チップ体の積層において所定の膜層に応じて形状を変更し、内蔵する前記内部電極との結合容量を最適化することを特徴とする請求項1から3の何れかに記載の積層チップ部品。
  5. セラミック材料の絶縁膜と導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に前記導体パターンによる内部電極を内蔵する積層チップ部品の製造方法であって、
    前記チップ体は絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法により積層し、当該印刷積層においてチップ両端の該当部位に導体膜を形成し、適宜な膜層では前記導体膜へ連なる引き出し導体パターンを形成して前記導体パターンと電気的に接続させる積層を行い、前記チップ体の表面に露呈した前記導体部位を外部電極とすることを特徴とする積層チップ部品の製造方法。
  6. 前記外部電極をなす前記導体膜は、前記内部電極をなす前記導体パターンと同一の導体材料とし、前記導体パターンの形成と同一工程で形成を行うことを特徴とする請求項5に記載の積層チップ部品の製造方法。
  7. 前記外部電極をなす前記導体膜は、前記導体パターンの形成とは別に交互の工程で形成を行うことを特徴とする請求項5に記載の積層チップ部品の製造方法。
  8. 前記外部電極をなす前記導体膜は前記チップ体の積層において所定の膜層に応じて形状を変更し、内蔵する前記内部電極との結合容量を最適化することを特徴とする請求項5から7の何れかに記載の積層チップ部品の製造方法。
JP2006087964A 2006-03-28 2006-03-28 積層チップ部品およびその製造方法 Withdrawn JP2007266219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006087964A JP2007266219A (ja) 2006-03-28 2006-03-28 積層チップ部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006087964A JP2007266219A (ja) 2006-03-28 2006-03-28 積層チップ部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007266219A true JP2007266219A (ja) 2007-10-11

Family

ID=38638930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006087964A Withdrawn JP2007266219A (ja) 2006-03-28 2006-03-28 積層チップ部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007266219A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089640A (ja) * 2011-10-13 2013-05-13 Tdk Corp 積層コイル部品
JP2019197783A (ja) * 2018-05-08 2019-11-14 Tdk株式会社 積層コイル部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089640A (ja) * 2011-10-13 2013-05-13 Tdk Corp 積層コイル部品
JP2019197783A (ja) * 2018-05-08 2019-11-14 Tdk株式会社 積層コイル部品
JP7243040B2 (ja) 2018-05-08 2023-03-22 Tdk株式会社 積層コイル部品
US11791088B2 (en) 2018-05-08 2023-10-17 Tdk Corporation Multilayer coil component

Similar Documents

Publication Publication Date Title
US4322698A (en) Laminated electronic parts and process for making the same
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
KR100370670B1 (ko) 인덕터 소자 및 그 제조방법
JP2010021523A (ja) 積層電子部品およびその製造方法
US20190066912A1 (en) Coil component
JPH11176691A (ja) 積層チップ電子部品の製造方法
JP2002093623A (ja) 積層インダクタ
JPH11265823A (ja) 積層型インダクタ及びその製造方法
JPH11273950A (ja) 積層チップコイル部品
JP2007266219A (ja) 積層チップ部品およびその製造方法
JP4721269B2 (ja) 積層インダクタ
JP2000003825A (ja) 積層チップ部品の製造方法
JP2002064016A (ja) 積層インダクタ
JP2000216023A (ja) 積層インダクタ
JP2001102218A (ja) 積層チップインダクタ及びその製造方法
JP5343017B2 (ja) 積層チップ部品
JP5245645B2 (ja) 積層型コイル部品の製造方法
JP2014220517A (ja) 積層電子部品およびその製造方法
JP2003338410A (ja) 積層インダクタ
JP2003022913A (ja) チップ部品及びその製造方法
JP5207532B2 (ja) 積層チップ部品およびその製造方法
JP2010062260A (ja) 積層チップ部品およびその製造方法
JP2003332131A (ja) 積層インダクタ
JP2004095991A (ja) 積層インダクタ及びその製造方法
JP2001230142A (ja) 積層インダクタの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602