JP3365287B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層セラミック
電子部品の製造方法に関するもので、特に、インダクタ
を内蔵する積層セラミック電子部品の製造方法に関する
ものである。

【０００２】

【従来の技術】図５ないし図７は、特開平５−１３５９
４９号公報に記載されている、この発明にとって興味あ
る従来の積層チップインダクタおよびその製造方法を説
明するためのものである。図５には、この積層チップイ
ンダクタに備える積層体１を構成する要素が分解されて
斜視図で示されている。積層体１は、フェライトからな
る複数のセラミック層２、３、４、…、４、５および６
が積層されて得られたものである。なお、図示したセラ
ミック層２〜６は、積層体１に含まれるセラミック層の
うちの典型的なものであって、図５では、２つのセラミ
ック層４が図示されているが、このセラミック層４は、
必要に応じて、その数を増減することができる。

【０００３】セラミック層２〜６は、それぞれ、対応の
セラミックグリーンシートを焼成することによって得ら
れるもので、セラミック層２〜６となるべきセラミック
グリーンシートを積層状態で焼結させることにより、一
体的な積層体１が得られる。セラミック層４となるべき
セラミックグリーンシート４ｇは、図６に示すように製
造される。

【０００４】まず、図６（１）に示すように、セラミッ
クグリーンシート４ｇには、スルーホール７が設けられ
る。次に、図６（２）に示すように、セラミックグリー
ンシート４ｇ上でＬ字状に延びるパターン膜８が、印刷
により導電性ペーストを付与することによって形成され
る。このとき、パターン膜８は、スルーホール７を覆う
ように形成されるので、スルーホール７内にも導電性ペ
ーストが付与される。

【０００５】次に、図６（３）に示すように、パターン
膜８の一方端部上であって、スルーホール７を覆うよう
に、フェライトペーストが印刷により付与され、それに
よって、絶縁層９が形成される。次に、図６（４）に示
すように、パターン膜８に連なり、絶縁層９上にまで延
びるＬ字状のパターン膜１０が、印刷により導電性ペー
ストを付与することによって形成される。これによっ
て、パターン膜８および１０は、１ターン分、周回する
周回導電膜１１を構成する。

【０００６】図７には、図６（４）の線ＶＩＩ−ＶＩＩ
に沿う拡大断面図が示されている。図７に示すように、
上述した周回導電膜１１の第１の端部１２は、スルーホ
ール７内に位置されるパターン膜８の端部によって与え
られ、同じく第２の端部１３は、絶縁層９上に位置され
るパターン膜１０の端部によって与えられる。これら第
１の端部１２と第２の端部１３とは、絶縁層９を介して
重なり合うように位置している。また、セラミックグリ
ーンシート４ｇの上方主面側には、第２の端部１３を含
む周回導電膜１１の大部分が露出し、同じく下方主面側
には、第１の端部１２のみが露出している。

【０００７】このようなセラミックグリーンシート４ｇ
を積層すると、積層状態において隣り合う上下のセラミ
ックグリーンシート４ｇのうち、上のセラミックグリー
ンシート４ｇに形成された周回導電膜１１の第１の端部
１２は、下のセラミックグリーンシート４ｇに形成され
た周回導電膜１１の第２の端部１３に接触する。したが
って、複数の周回導電膜１１は、順次接続されてコイル
状に延びる形態となる。

【０００８】セラミックグリーンシート４ｇは、焼成さ
れることによって、図５に示したセラミック層４となる
ものであるが、セラミック層２、３、５および６となる
べきセラミックグリーンシートも用意される。セラミッ
ク層３となるべきセラミックグリーンシートには、周回
導電膜１１の第１の端部１２に接するとともにセラミッ
ク層３の端縁にまで引き出されるように延びる第１の端
部導電膜１４が、導電性ペーストを印刷により付与する
ことによって形成されている。

【０００９】また、セラミック層５となるべきセラミッ
クグリーンシートには、第２の端部導電膜１５が、導電
性ペーストを印刷により付与することによって形成され
ている。このセラミックグリーンシートには、スルーホ
ール１６が設けられ、第２の端部導電膜１５は、スルー
ホール１６を介して周回導電膜１１の第２の端部１３に
接するようにされる。また、第２の端部導電膜１５は、
セラミック層５上において、前述した第１の端部導電膜
１４とは逆側に引き出されるように延びている。

【００１０】セラミックグリーンシート４ｇを含む複数
のセラミックグリーンシートを所定の順序で積層するこ
とによって、生の積層体が得られ、この生の積層体が焼
成されることによって、図５に示すセラミック層２〜６
を含む一体的な積層体１とされる。積層体１の相対向す
る各端面には、前述した第１および第２の端部導電膜１
４および１５に接するように、図示しないが、第１およ
び第２の外部端子電極が設けられる。

【００１１】このようにして、所望の積層チップインダ
クタが完成される。この積層チップインダクタにおい
て、複数の周回導電膜１１ならびに第１および第２の端
部導電膜１４および１５は、全体としてコイル状に延び
るコイル導体を形成し、このコイル導体の各端部が第１
および第２の外部端子電極にそれぞれ電気的に接続され
ている。

【００１２】

【発明が解決しようとする課題】上述した積層チップイ
ンダクタは、セラミック層４の各々に関して、１ターン
分、周回する周回導電膜１１を形成しているので、たと
えば、１／２ターンあるいは３／４ターン分の周回導電
膜しか形成していないセラミック層を有する積層チップ
インダクタに比べて、同じ積層数を採用したときには、
コイル導体のターン数がより多くなり、したがって、よ
り高いインダクタンス値を得ることができる、という利
点を有している。

【００１３】ところが、上述のようにコイル導体のター
ン数が多くなると、直流抵抗値が大きくなり、また、Ｑ
特性が低下する、という別の問題に遭遇する。直流抵抗
値を低下させ、かつＱ特性を向上させるには、周回導電
膜１１ならびに端部導電膜１４および１５をより厚く形
成することが有効である。しかしながら、導電膜１１、
１４および１５は、それぞれ、セラミック層４、３およ
び５となる各セラミックグリーンシートの主面から盛り
上がるように形成されるものであるので、これら導電膜
１１、１４および１５を厚く形成すると、セラミックグ
リーンシートを積層したとき、導電膜１１、１４および
１５が位置する部分とそうでない部分との間での厚みの
差が大きくなり、生の積層体をプレスしたときに、導電
膜１１、１４および１５の厚みに起因する段差が大きく
生じる。その結果、生の積層体の内部において導電膜１
１、１４および１５の歪みが生じたり、積層体において
積み重ねのずれが生じたりすることがあり、これらは、
得られた積層チップインダクタの良品率を低下させてい
る。

【００１４】また、図７を参照して前述したように、周
回導電膜１１の第１の端部１２は、パターン膜８を形成
する導電性ペーストの一部がスルーホール７内に付与さ
れることによって与えられるが、スルーホール７全体
が、必ずしも、このような導電性ペーストによって埋め
られないことがある。スルーホール７を覆うように絶縁
層９を形成するためにフェライトペーストを印刷したと
き、このフェライトペーストが、図８に示すように、導
電性ペーストを押し退ける傾向があるからである。

【００１５】その結果、周回導電膜１１の第１の端部１
２は、図８に示すように、セラミックグリーンシート４
ｇの下方主面側において限られた面積でしか露出しない
状況がもたらされることがある。このような状況がもた
らされると、隣り合うセラミックグリーンシート４ｇ間
において、第１の端部１２と第２の端部１３との適正な
接触状態が阻害されることがあり、このことによって
も、直流抵抗値の増大およびＱ値の低下を招くととも
に、極端な場合には、導通不良を生じさせることもあ
る。

【００１６】そこで、この発明の目的は、上述した問題
を解決し得る、積層チップインダクタのようなインダク
タを内蔵する積層セラミック電子部品の製造方法を提供
しようとすることである。

【００１７】

【００１８】

【００１９】

【課題を解決するための手段】この発明に係る積層セラ
ミック電子部品の製造方法は、上述した技術的課題を解
決するため、その厚みの範囲内に埋設された状態で、１
ターン分、周回する形状を有する周回導電膜および絶縁
層を形成しており、周回導電膜の第１の端部と第２の端
部とは、絶縁層を介して互いに電気的に絶縁された状態
で重なり合うように位置しており、その一方主面側に
は、周回導電膜の少なくとも第１の端部が露出し、か
つ、その他方主面側には、周回導電膜の第２の端部のみ
が露出していて、周回導電膜が位置する部分とそうでな
い部分との間での厚みの差が実質的にない、そのような
複数のセラミックグリーンシートを用意する、第１の工
程と、複数のセラミックグリーンシートを積層し、それ
によって、複数の周回導電膜を順次接続してコイル状に
延びる形態とするため、積層状態において隣り合う第１
および第２のセラミックグリーンシートのうち、第１の
セラミックグリーンシートに形成された周回導電膜の第
１の端部を、第２のセラミックグリーンシートに形成さ
れた周回導電膜の第２の端部に接触させた状態となって
いる、生の積層体を得る、第２の工程と、この生の積層
体を焼成する、第３の工程とを備えることを特徴として
いる。

【００２０】上述した積層セラミック電子部品の製造方
法において、好ましくは、第１の工程は、ベースを用意
する工程と、ベース上で、第１の端部を含む周回導電膜
の一部となるパターン膜を形成し、第１の端部を覆うよ
うに絶縁層を形成して、第２の端部を含む周回導電膜の
残部となるパターン膜を形成し、次いで、周回導電膜お
よび絶縁層を埋設しかつ第２の端部のみを露出させる開
口を形成するようにセラミックグリーンシートを形成す
る、各工程と、ベースから、これら周回導電膜および絶
縁層とともにセラミックグリーンシートを剥がす工程と
を備える。

【００２１】また、この発明に係る積層セラミック電子
部品の製造方法において、周回導電膜は、導電性ペース
トを印刷することにより形成されることが好ましい。ま
た、この発明に係る積層セラミック電子部品の製造方法
が積層チップインダクタの製造に向けられるときには、
積層体の外表面上の互いに異なる位置に第１および第２
の外部端子電極を設ける、第４の工程をさらに備え、前
述した第１の工程は、周回導電膜の第１の端部に接する
とともに第１の外部端子電極に接するように延びる第１
の端部導電膜を、その厚みの範囲内に埋設した状態で形
成している、第３のセラミックグリーンシートを用意す
る工程と、周回導電膜の第２の端部に接するとともに第
２の外部端子電極に接するように延びる第２の端部導電
膜を、その厚みの範囲内に埋設した状態で形成してい
る、第４のセラミックグリーンシートを用意する工程と
をさらに含み、また、前述した第２の工程は、周回導電
膜を形成しているセラミックグリーンシートの積層方向
における各端部に、第３および第４のセラミックグリー
ンシートをそれぞれ積層し、それによって、第１の端部
導電膜を周回導電膜の第１の端部に接触させ、かつ第２
の端部導電膜を周回導電膜の第２の端部に接触させる工
程を含む。

【００２２】

【発明の実施の形態】図１ないし図４は、この発明の一
実施形態による積層セラミック電子部品２０の製造方法
を説明するためのものである。この実施形態に係る積層
セラミック電子部品２０は、積層チップインダクタを構
成するもので、図１に示すような外観を有している。

【００２３】図２には、この積層セラミック電子部品２
０に備える積層体２１を構成する要素が分解されて斜視
図で示されている。積層体２１は、たとえばフェライト
からなる複数のセラミック層２２、２３、２４、…、２
４、２５および２６が積層されて得られたものである。
なお、図示したセラミック層２２〜２６は、積層体２１
に含まれるセラミック層のうちの典型的なものであっ
て、図２では、２つのセラミック層２４が図示されてい
るが、このセラミック層２４は、必要に応じて、その数
を増減することができる。

【００２４】セラミック層２２〜２６は、それぞれ、対
応のセラミックグリーンシートを焼成することによって
得られるもので、セラミック層２２〜２６となるべきセ
ラミックグリーンシートを積層状態で焼結させることに
より、一体的な積層体２１が得られる。セラミック層２
４となるべきセラミックグリーンシート２４ｇは、図３
に示すように製造される。

【００２５】まず、図３（１）に示すように、たとえば
樹脂フィルムからなるベース２７が用意され、ベース２
７上で、たとえばＵ字状に延びるパターン膜２８が、印
刷により導電性ペーストを付与することによって形成さ
れる。この導電性ペーストとしては、たとえばＡｇ、Ｃ
ｕ等の金属粉末を含むものが用いられ、また、印刷に
は、たとえばスクリーン印刷が適用され、それによっ
て、厚み数十μｍのパターン膜２８が形成される。

【００２６】次に、図３（２）に示すように、ベース２
７上で、パターン膜２８の一方端部を覆うように、絶縁
層２９が印刷により形成される。絶縁層２９の印刷に
も、たとえばスクリーン印刷が適用される。絶縁層２９
の厚みおよび平面的寸法は、パターン膜２８の一方端部
に対する電気的絶縁が達成されれば足り、厚みに関して
は、たとえば、上述したパターン膜２８と厚みとほぼ同
等に選ばれる。また、絶縁層２９は、セラミックグリー
ンシート２４ｇに含まれるセラミック成分と実質的に同
じセラミック成分を含むペーストをもって形成されるこ
とが好ましい。

【００２７】次に、図３（３）に示すように、ベース２
７上で、パターン膜２８に連なり、絶縁層２９上にまで
延びるたとえばＩ字状のパターン膜３０が、パターン膜
２８と同様の方法および材料をもって形成される。これ
らパターン膜２８および３０の双方によって、１ターン
分、周回する周回導電膜３１が構成される。なお、周回
導電膜３１を、パターン膜２８および３０というように
少なくとも２段階に分けて形成するに当たり、パターン
膜２８および３０による周回導電膜３１の配分比率は任
意に変更することができる。

【００２８】次に、図３（４）に示すように、ベース２
７上で、セラミックグリーンシート２４ｇが形成され
る。セラミックグリーンシート２４ｇは、周回導電膜３
１および絶縁層２９を、その厚みの範囲内に埋設すると
ともに、パターン膜３０の端部を露出させる開口３２を
形成している。このような開口３２を有するセラミック
グリーンシート２４ｇは、たとえば、セラミックスラリ
ーをスクリーン印刷によりベース２７上に付与すること
によって形成されることができる。

【００２９】図４には、図３（４）の線ＩＶ−ＩＶに沿
う拡大断面図が示されている。図４に示すように、上述
した周回導電膜３１の第１の端部３３は、絶縁層２９に
よって覆われているパターン膜２８の端部によって与え
られ、同じく第２の端部３４は、セラミックグリーンシ
ート２４ｇの開口３２から露出するパターン膜３０の端
部によって与えられる。これら第１の端部３３と第２の
端部３４とは、絶縁層２９を介して重なり合うように位
置している。

【００３０】次いで、ベース２７から、周回導電膜３１
および絶縁層２９とともにセラミックグリーンシート２
４ｇが剥がされる。これによって、下方主面側には、第
１の端部３３を含む周回導電膜３１の大部分が露出し、
かつ、上方主面側には、第２の端部３４のみが露出して
いる、セラミックグリーンシート２４ｇが取り出され
る。

【００３１】このようなセラミックグリーンシート２４
ｇを積層すると、積層状態において隣り合う上下のセラ
ミックグリーンシート２４ｇのうち、上のセラミックグ
リーンシート２４ｇに形成された周回導電膜３１の第１
の端部３３は、下のセラミックグリーンシート２４ｇに
形成された周回導電膜３１の第２の端部３４に接触す
る。したがって、複数の周回導電膜３１は、順次接続さ
れてコイル状に延びる形態となる。

【００３２】セラミックグリーンシート２４ｇは、焼成
されることによって、図２に示したセラミック層２４と
なるものであるが、セラミック層２２、２３、２５およ
び２６となるべきセラミックグリーンシートもそれぞれ
用意される。なお、セラミック層２２、２３、２５およ
び２６となるべき各セラミックグリーンシートの形態
は、図示しないが、図２に示したセラミック層２２、２
３、２５および２６の形態から容易に類推できる。

【００３３】セラミック層２３となるべきセラミックグ
リーンシートには、周回導電膜３１の第１の端部３３に
接するとともにセラミック層２３の端縁にまで引き出さ
れるように、たとえばＬ字状に延びる第１の端部導電膜
３５が、セラミック層２３の厚みの範囲内に埋設された
状態で形成されている。このような第１の導電膜３５を
有するセラミックグリーンシートを得るには、前述した
セラミックグリーンシート２４ｇを得るための方法と実
質的に同様の方法を適用することができる。すなわち、
ベース上に、まず、所定の厚みの絶縁層を形成し、その
後で、第１の端部導電膜３５およびセラミックグリーン
シートを順次形成し、次いで、ベースを剥がせばよい。
なお、この場合、ベース上にまず絶縁層を形成すること
なく、第１の端部導電膜３５をまず形成してもよい。

【００３４】また、セラミック層２５となるべきセラミ
ックグリーンシートには、周回導電膜３１の第２の端部
３４に接するとともにセラミック層２５の端縁にまで引
き出されるように、たとえばＵ字状に延びる第２の端部
導電膜３６が形成されている。このような第２の導電膜
３６を有するセラミックグリーンシートを得る場合に
も、前述したセラミックグリーンシート２４ｇを得るた
めの方法と実質的に同様の方法を適用することができ
る。すなわち、ベース上に、まず、第２の端部導電膜３
６を形成した後、開口を有しないセラミックグリーンシ
ートを形成し、次いで、ベースを剥がせばよい。

【００３５】また、外層用のセラミック層２２および２
６となるべきセラミックグリーンシートは、セラミック
スラリーをドクターブレード法などによりシート状に成
形することによって得ることができる。セラミックグリ
ーンシート２４ｇを含む複数のセラミックグリーンシー
トを所定の順序で積層することによって、生の積層体が
得られる。なお、このような生の積層体を能率的に得る
ようにするため、マザー状態のセラミックグリーンシー
トを積層することによって、マザー状態の積層体を得る
ようにし、これをカットすることにより複数の生の積層
体を取り出すようにしてもよい。この生の積層体は、次
いで焼成され、それによって、図２に示すセラミック層
２２〜２６を含む一体的な焼結後の積層体２１とされ
る。図１には、積層体２１の外観が示されている。積層
体２１の相対向する各端面には、前述した第１および第
２の端部導電膜１４および１５に接するように、第１お
よび第２の外部端子電極３７および３８が設けられる。

【００３６】このようにして、所望の積層チップインダ
クタを構成する積層セラミック電子部品２０が完成され
る。この積層セラミック電子部品２０において、複数の
周回導電膜３１ならびに第１および第２の端部導電膜３
５および３６は、全体としてコイル状に延びるコイル導
体を形成し、このコイル導体の各端部が第１および第２
の外部端子電極３７および３８にそれぞれ電気的に接続
されている。

【００３７】このような積層セラミック電子部品２０に
よれば、セラミック層２４の各々に関して、１ターン
分、周回する周回導電膜３１を形成しているので、比較
的少ない積層数をもって、コイル導体のターン数を比較
的多くすることができ、したがって、比較的高いインダ
クタンス値を得ることができる。また、コイル導体のタ
ーン数が多くなることにより、直流抵抗値が大きくな
り、また、Ｑ特性が低下する、という問題を解消するた
め、周回導電膜３１ならびに端部導電膜３５および３６
を比較的厚く形成しても、これら導電膜３１、３５およ
び３６は、それぞれ、セラミック層２４、２３および２
５となる各セラミックグリーンシートの厚みの範囲内に
埋設された状態で形成されているので、セラミックグリ
ーンシートを積層したとき、導電膜３１、３５および３
６が位置する部分とそうでない部分との間での厚みの差
が実質的に生じることはない。そのため、導電膜３１、
３５および３６の厚みに起因する段差も実質的に生じ
ず、プレス工程の結果、導電膜３１、３５および３６の
歪みが生じたり、積層体において積み重ねのずれが生じ
たりすることを防止でき、得られた積層セラミック電子
部品２０の良品率を向上させることができる。

【００３８】また、図４から容易に理解できるように、
周回導電膜３１の第１および第２の端部３３および３４
は、双方とも、セラミックグリーンシート２４ｇの各主
面側において確実に露出させることができるので、隣り
合うセラミックグリーンシート２４ｇ間において、第１
の端部３３と第２の端部３４とを確実に接触させること
ができる。したがって、このことも、直流抵抗値の増大
およびＱ値の低下あるいは導通不良を防止する効果を奏
する。

【００３９】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。たとえば、図示した積層セ
ラミック電子部品２０は、周回導電膜３１ならびに端部
導電膜３５および３６からなるコイル導体の各端部が、
直接、外部端子電極３７および３８にそれぞれ接続され
た状態にある積層チップインダクタを構成するものであ
ったが、たとえば、コイル導体に接続されるコンデンサ
や抵抗等の他の電気的要素を備える複合電子部品や多層
回路基板等を構成する積層セラミック電子部品に対して
も、この発明を適用することができる。

【００４０】

【００４１】

【００４２】

【００４３】

【００４４】

【発明の効果】 以上のように 、この発明に係る積層セラ
ミック電子部品の製造方法によれば、複数のセラミック
グリーンシートを用意する第１の工程と、複数のセラミ
ックグリーンシートを積層して生の積層体を得る第２の
工程と、生の積層体を焼成する第３の工程とを備える
が、第１の工程においては、その厚みの範囲内に埋設さ
れた状態で、１ターン分、周回する形状を有する周回導
電膜および絶縁層を形成しており、周回導電膜の第１の
端部と第２の端部とは、絶縁層を介して互いに電気的に
絶縁された状態で重なり合うように位置しており、その
一方主面側には、周回導電膜の少なくとも第１の端部が
露出し、かつ、その他方主面側には、周回導電膜の第２
の端部のみが露出していて、周回導電膜が位置する部分
とそうでない部分との間での厚みの差が実質的にない、
そのような複数のセラミックグリーンシートが用意さ
れ、また、第２の工程においては、複数の周回導電膜が
順次接続されてコイル状に延びるように、積層状態にお
いて隣り合う第１および第２のセラミックグリーンシー
トのうち、第１のセラミックグリーンシートに形成され
た周回導電膜の第１の端部を、第２のセラミックグリー
ンシートに形成された周回導電膜の第２の端部に接触さ
せた状態とするので、比較的少ない積層数をもって、コ
イル導体のターン数を比較的多くすることができ、した
がって、比較的高いインダクタンス値を与え得る積層セ
ラミック電子部品を製造することができる。また、直流
抵抗値を小さくし、また、Ｑ特性を向上させるために、
周回導電膜を比較的厚く形成しても、これら周回導電膜
および絶縁層は、それぞれ、各セラミックグリーンシー
トの厚みの範囲内に埋設された状態で形成されているの
で、セラミックグリーンシートを積層したとき、周回導
電膜が位置する部分とそうでない部分との間での厚みの
差が実質的に生じることはない。したがって、第２の工
程において、周回導電膜の厚みに起因する段差も実質的
に生じず、プレスしても、周回導電膜の歪みが生じた
り、積層体において積み重ねのずれが生じたりすること
を防止でき、積層セラミック電子部品を高い良品率をも
って製造することができる。

【００４５】また、第１の工程において用意されるセラ
ミックグリーンシートは、その一方主面側に、周回導電
膜の第１の端部を露出させ、かつ、その他方主面側に、
周回導電膜の第２の端部を露出させているので、第２の
工程において、これらセラミックグリーンシートを積層
したとき、これら第１の端部と第２の端部との接触を確
実に達成することができる。したがって、直流抵抗値の
増大およびＱ値の低下あるいは導通不良などの不都合を
もたらすことなく、積層セラミック電子部品を製造する
ことができる。

【００４６】この発明に係る積層セラミック電子部品の
製造方法において、第１の工程が、ベースを用意する工
程と、ベース上で、第１の端部を含む周回導電膜の一部
となるパターン膜を形成し、第１の端部を覆うように絶
縁層を形成し、第２の端部を含む周回導電膜の残部とな
るパターン膜を形成し、次いで、周回導電膜および絶縁
層を埋設しかつ第２の端部のみを露出させる開口を形成
するようにセラミックグリーンシートを形成する、各工
程と、ベースから、周回導電膜および絶縁層とともにセ
ラミックグリーンシートを剥がす工程とを備えている
と、この発明において特徴ある周回導電膜を形成するセ
ラミックグリーンシートを能率的に製造することができ
る。

【００４７】また、この発明に係る積層セラミック電子
部品の製造方法において、周回導電膜が、導電性ペース
トを印刷することにより形成されるようにすると、直流
抵抗値の減少およびＱ値の向上に効果のある比較的厚い
周回導電膜を容易かつ能率的に形成することができる。
また、この発明に係る積層セラミック電子部品の製造方
法において、積層体の外表面上の互いに異なる位置に第
１および第２の外部端子電極を設ける、第４の工程をさ
らに備え、前述した第１の工程が、周回導電膜の第１の
端部に接するとともに第１の外部端子電極に接するよう
に延びる第１の端部導電膜を、その厚みの範囲内に埋設
した状態で形成している、第３のセラミックグリーンシ
ートを用意する工程と、周回導電膜の第２の端部に接す
るとともに第２の外部端子電極に接するように延びる第
２の端部導電膜を形成している、第４のセラミックグリ
ーンシートを用意する工程とをさらに含み、また、前述
した第２の工程が、周回導電膜を形成しているセラミッ
クグリーンシートの積層方向における各端部に、第３お
よび第４のセラミックグリーンシートをそれぞれ積層
し、それによって、第１の端部導電膜を周回導電膜の第
１の端部に接触させ、かつ第２の端部導電膜を周回導電
膜の第２の端部に接触させる工程を含んでいると、積層
チップインダクタを製造することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態による製造方法によって
製造された積層セラミック電子部品２０の外観を示す斜
視図である。

【図２】図１に示した積層セラミック電子部品２０に備
える積層体２１を構成する要素を分解して示す斜視図で
ある。

【図３】図２に示したセラミック層２４となるセラミッ
クグリーンシート２４ｇを得るための方法を示す斜視図
である。

【図４】図３（４）の線ＩＶ−ＩＶに沿う拡大断面図で
ある。

【図５】この発明にとって興味ある従来の積層チップイ
ンダクタに備える積層体１を構成する要素を分解して示
す斜視図である。

【図６】図５に示したセラミック層４となるセラミック
グリーンシート４ｇを得るための方法を示す斜視図であ
る。

【図７】図６（４）の線ＶＩＩ−ＶＩＩに沿う拡大断面
図である。

【図８】従来の積層チップインダクタの問題を説明する
ための図６に相当する図である。

【符号の説明】

２０ 積層セラミック電子部品 ２１ 積層体 ２２〜２６ セラミック層 ２４ｇ セラミックグリーンシート ２７ ベース ２８，３０ パターン膜 ３１ 周回導電膜 ３２ 開口 ３３ 第１の端部 ３４ 第２の端部 ３５ 第１の端部導電膜 ３６ 第２の端部導電膜 ３７ 第１の外部端子電極 ３８ 第２の外部端子電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01F 17/00 H01F 41/04

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 その厚みの範囲内に埋設された状態で、
   １ターン分、周回する形状を有する周回導電膜および絶
   縁層を形成しており、前記周回導電膜の第１の端部と第
   ２の端部とは、前記絶縁層を介して互いに電気的に絶縁
   された状態で重なり合うように位置しており、その一方
   主面側には、前記周回導電膜の少なくとも前記第１の端
   部が露出し、かつ、その他方主面側には、前記周回導電
   膜の前記第２の端部のみが露出していて、前記周回導電
   膜が位置する部分とそうでない部分との間での厚みの差
   が実質的にない、そのような複数のセラミックグリーン
   シートを用意する、第１の工程と、 複数の前記セラミックグリーンシートを積層し、それに
   よって、複数の前記周回導電膜を順次接続してコイル状
   に延びる形態とするため、積層状態において隣り合う第
   １および第２の前記セラミックグリーンシートのうち、
   前記第１のセラミックグリーンシートに形成された前記
   周回導電膜の前記第１の端部を、前記第２のセラミック
   グリーンシートに形成された前記周回導電膜の前記第２
   の端部に接触させた状態となっている、生の積層体を得
   る、第２の工程と、 前記生の積層体を焼成する、第３の工程とを備える、積
   層セラミック電子部品の製造方法。
2. 【請求項２】 前記第１の工程は、ベースを用意する工
   程と、前記ベース上で、前記第１の端部を含む前記周回
   導電膜の一部となるパターン膜を形成し、前記第１の端
   部を覆うように前記絶縁層を形成し、前記第２の端部を
   含む前記周回導電膜の残部となるパターン膜を形成し、
   次いで、前記周回導電膜および前記絶縁層を埋設しかつ
   前記第２の端部のみを露出させる開口を形成するように
   前記セラミックグリーンシートを形成する、各工程と、
   前記ベースから、前記周回導電膜および前記絶縁層とと
   もに前記セラミックグリーンシートを剥がす工程とを備
   える、請求項１に記載の積層セラミック電子部品の製造
   方法。
3. 【請求項３】 前記周回導電膜は、導電性ペーストを印
   刷することにより形成される、請求項２に記載の積層セ
   ラミック電子部品の製造方法。
4. 【請求項４】 前記積層体の外表面上の互いに異なる位
   置に第１および第２の外部端子電極を設ける、第４の工
   程をさらに備え、 前記第１の工程は、前記周回導電膜の前記第１の端部に
   接するとともに前記第１の外部端子電極に接するように
   延びる第１の端部導電膜を、その厚みの範囲内に埋設し
   た状態で形成している、第３のセラミックグリーンシー
   トを用意する工程と、前記周回導電膜の前記第２の端部
   に接するとともに前記第２の外部端子電極に接するよう
   に延びる第２の端部導電膜を、その厚みの範囲内に埋設
   した状態で形成している、第４のセラミックグリーンシ
   ートを用意する工程とをさらに含み、 前記第２の工程は、前記周回導電膜を形成している前記
   セラミックグリーンシートの積層方向における各端部
   に、前記第３および第４のセラミックグリーンシートを
   それぞれ積層し、それによって、前記第１の端部導電膜
   を前記周回導電膜の前記第１の端部に接触させ、かつ前
   記第２の端部導電膜を前記周回導電膜の前記第２の端部
   に接触させる工程を含む、 請求項１ないし３のいずれかに記載の積層セラミック電
   子部品の製造方法。