JPS6344972Y2 - - Google Patents
Info
- Publication number
- JPS6344972Y2 JPS6344972Y2 JP19576582U JP19576582U JPS6344972Y2 JP S6344972 Y2 JPS6344972 Y2 JP S6344972Y2 JP 19576582 U JP19576582 U JP 19576582U JP 19576582 U JP19576582 U JP 19576582U JP S6344972 Y2 JPS6344972 Y2 JP S6344972Y2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- conductor
- magnetic layers
- arc
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 19
- 239000002131 composite material Substances 0.000 claims description 13
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
本考案は積層複合インダクタに関する。
積層複合インダクタは公知である。中でも本出
願人が提案した積層複合インダクタは複数の磁性
層と複数組の孤状導体片とを交互に積層し、その
際に導体片を端部で互に接続することによつて複
数個のコイル状導電パターンを形成し、そして積
層体全体を焼結することにより一体化した、剛性
の高い、小型の積層複合インダクタとする。しか
し、このような積層複合インダクタはコイル状導
電パターンが一塊の磁性体中に形成されるために
インダクタ間で磁束の鎖交が生じ、複合インダク
タが相互に影響され易い欠点があつた。
願人が提案した積層複合インダクタは複数の磁性
層と複数組の孤状導体片とを交互に積層し、その
際に導体片を端部で互に接続することによつて複
数個のコイル状導電パターンを形成し、そして積
層体全体を焼結することにより一体化した、剛性
の高い、小型の積層複合インダクタとする。しか
し、このような積層複合インダクタはコイル状導
電パターンが一塊の磁性体中に形成されるために
インダクタ間で磁束の鎖交が生じ、複合インダク
タが相互に影響され易い欠点があつた。
本考案はこのような欠点のない独立性の高い積
層インダクタを提供することを目的とする。本考
案は上記した積層複合インダクタの特徴を損うこ
となくこの目的を達成するもので、複数個のイン
ダクタ用のコイル状導電パターンが平面方向に離
間してフエライト等の磁性体積層体中に形成さ
れ、且つ導電パターン間で磁性体積層体に深い切
溝が形成されることにより磁気抵抗を増大させ、
それによりコイル間（インダクタ間）の結合を減
少する。
層インダクタを提供することを目的とする。本考
案は上記した積層複合インダクタの特徴を損うこ
となくこの目的を達成するもので、複数個のイン
ダクタ用のコイル状導電パターンが平面方向に離
間してフエライト等の磁性体積層体中に形成さ
れ、且つ導電パターン間で磁性体積層体に深い切
溝が形成されることにより磁気抵抗を増大させ、
それによりコイル間（インダクタ間）の結合を減
少する。
以下図面を参照して本考案の実施例を詳しく説
明する。第１図に示すように電気絶縁性で且つ高
透磁性のフエライト粉末により磁性ペーストを作
り、これをスクリーン印刷等の手法により磁性体
層２０，２１，２２，２３を順に印刷する。これ
らの磁性体層の各々の印刷に続いて、コイル状導
体パターン用の複数組のほぼ孤状（角形も含む）
の導体片を例えばAg、Ag−Pd、Pd等の粉末ペ
ーストから印刷する。すなわち、磁性体層２０の
表面には対向辺の端子T1，T2，T3，T4からそれ
ぞれ始まる孤状導体片１，４，７，１０を同時に
印刷し、その上に切除部２４，２５を有する磁性
体層２１を印刷する。このとき各導体の一端は切
除部２４，２５のいずれかに露出する。これら
１，４，７，１０の露出端にそれぞれ接続する孤
状導体片２，５，８，１１を印刷し、さらに磁性
体層２２を印刷する。このとき孔２６のところに
導体片２，５，８，１１の一端がすべて露出して
おり、続いてこれらの端部にそれぞれ接続する孤
状導体片３，６，９，１２を印刷し、同時にそれ
ぞれの端部を他の対向する辺に端子T1′，T2′，
T3′，T4′として引出す。その上にさらに磁性体層
２３を印刷する。このようにして得た積層体は
T1，１，２，３，T1′の順に延びる第１のコイル
状導電パターン、T2，４，５，６，T2′の順に延
びる第２のコイル状導電パターン、T3，７，８，
９，T3′の順に延びる第３のコイル状導電パター
ン、T4，１０，１１，１２，T4′の順に延びる第
４のコイル状導電パターンを形成することは明ら
かである。
明する。第１図に示すように電気絶縁性で且つ高
透磁性のフエライト粉末により磁性ペーストを作
り、これをスクリーン印刷等の手法により磁性体
層２０，２１，２２，２３を順に印刷する。これ
らの磁性体層の各々の印刷に続いて、コイル状導
体パターン用の複数組のほぼ孤状（角形も含む）
の導体片を例えばAg、Ag−Pd、Pd等の粉末ペ
ーストから印刷する。すなわち、磁性体層２０の
表面には対向辺の端子T1，T2，T3，T4からそれ
ぞれ始まる孤状導体片１，４，７，１０を同時に
印刷し、その上に切除部２４，２５を有する磁性
体層２１を印刷する。このとき各導体の一端は切
除部２４，２５のいずれかに露出する。これら
１，４，７，１０の露出端にそれぞれ接続する孤
状導体片２，５，８，１１を印刷し、さらに磁性
体層２２を印刷する。このとき孔２６のところに
導体片２，５，８，１１の一端がすべて露出して
おり、続いてこれらの端部にそれぞれ接続する孤
状導体片３，６，９，１２を印刷し、同時にそれ
ぞれの端部を他の対向する辺に端子T1′，T2′，
T3′，T4′として引出す。その上にさらに磁性体層
２３を印刷する。このようにして得た積層体は
T1，１，２，３，T1′の順に延びる第１のコイル
状導電パターン、T2，４，５，６，T2′の順に延
びる第２のコイル状導電パターン、T3，７，８，
９，T3′の順に延びる第３のコイル状導電パター
ン、T4，１０，１１，１２，T4′の順に延びる第
４のコイル状導電パターンを形成することは明ら
かである。
この積層体２８の第１〜第４のコイル状導電パ
ターンの間に、第２図のように深い溝３０，３１
を切る。或いは別法として第４図のようにセラミ
ツク層など適当な非磁性支持層２７の上に積層体
２８を支持させれば溝３０，３１は積層体２８の
大部分又は全部の厚さに及ぶことができる。次い
で、こうして得た積層体を高温度で焼成すること
により一体的な焼結体にし、さらに第３図のよう
に端子T1〜T4，T1′〜T4′の露出端に接続する膜
状外部端子T1〜T4，T1′〜T4′（便宜上同じ参照記
号とした）を導電ペーストの焼付けで形成して積
層複合インダクタを完成する。
ターンの間に、第２図のように深い溝３０，３１
を切る。或いは別法として第４図のようにセラミ
ツク層など適当な非磁性支持層２７の上に積層体
２８を支持させれば溝３０，３１は積層体２８の
大部分又は全部の厚さに及ぶことができる。次い
で、こうして得た積層体を高温度で焼成すること
により一体的な焼結体にし、さらに第３図のよう
に端子T1〜T4，T1′〜T4′の露出端に接続する膜
状外部端子T1〜T4，T1′〜T4′（便宜上同じ参照記
号とした）を導電ペーストの焼付けで形成して積
層複合インダクタを完成する。
本考案のインダクタはプリント配線基板に塔載
して外部端子T1〜T4，T1′〜T4′を半田により直
着けすることができる。溝３０，３１のためにイ
ンダクタ間の結合は大幅に減じるが、積層工程は
従来の積層複合インダクタの場合とほとんど変わ
らず、単にナイフ状押型などによつて溝を入れる
だけで済むものであり、単純な構造であるにも拘
らず効果が大きい。
して外部端子T1〜T4，T1′〜T4′を半田により直
着けすることができる。溝３０，３１のためにイ
ンダクタ間の結合は大幅に減じるが、積層工程は
従来の積層複合インダクタの場合とほとんど変わ
らず、単にナイフ状押型などによつて溝を入れる
だけで済むものであり、単純な構造であるにも拘
らず効果が大きい。
第１図は本考案の積層複合インダクタの構造と
製造方法を示す斜視図、第２図は中途まで完成し
た積層体の斜視図、第３図は完成した本考案の積
層複合インダクタの斜視図、及び第４図は本考案
の変形例の斜視図である。図中主な部分は次の通
りである。 １，２，３：第１のコイル用導体片、４，５，
６：第２コイル用導体片、７，８，９：第３コイ
ル用導体片、１０，１１，１２：第４コイル用導
体片、T1，T2，T3，T4，T1′，T2′，T3′，T4′：
端子、２０，２１，２２，２３：磁性体層、３
０，３１：溝。
製造方法を示す斜視図、第２図は中途まで完成し
た積層体の斜視図、第３図は完成した本考案の積
層複合インダクタの斜視図、及び第４図は本考案
の変形例の斜視図である。図中主な部分は次の通
りである。 １，２，３：第１のコイル用導体片、４，５，
６：第２コイル用導体片、７，８，９：第３コイ
ル用導体片、１０，１１，１２：第４コイル用導
体片、T1，T2，T3，T4，T1′，T2′，T3′，T4′：
端子、２０，２１，２２，２３：磁性体層、３
０，３１：溝。
Claims (1)
- 【実用新案登録請求の範囲】 複数の磁性層の積層体と、前記磁性層の層間に
おいて離間して形成され複数組の導体弧状片であ
つて各組の導体弧状片が前記磁性層間で接続され
て前記積層体中をコイル状に周回する複数個の導
体パターンを形成している導体弧状片と、より成
る積層複合インダクタにおいて、 前記積層体の周辺には前記複数の導体パターン
の各端を引出すと共にそれらを外部回路へ接続す
るための端子電極を形成し、さらに前記複数組の
導体パターンの間で前記磁性層の積層体に溝を形
成したことを特徴とする複数個のインダクタを備
えた積層複合インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19576582U JPS59101409U (ja) | 1982-12-27 | 1982-12-27 | 積層複合インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19576582U JPS59101409U (ja) | 1982-12-27 | 1982-12-27 | 積層複合インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101409U JPS59101409U (ja) | 1984-07-09 |
| JPS6344972Y2 true JPS6344972Y2 (ja) | 1988-11-22 |
Family
ID=30420303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19576582U Granted JPS59101409U (ja) | 1982-12-27 | 1982-12-27 | 積層複合インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101409U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432777Y2 (ja) * | 1985-04-16 | 1992-08-06 |
-
1982
- 1982-12-27 JP JP19576582U patent/JPS59101409U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59101409U (ja) | 1984-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164000B2 (ja) | 積層型インダクタ | |
| GB2045540A (en) | Electrical inductive device | |
| JP3201309B2 (ja) | 積層型コイル及びその製造方法 | |
| JPH0135483B2 (ja) | ||
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH023605Y2 (ja) | ||
| JPS6344972Y2 (ja) | ||
| JP2682829B2 (ja) | 積層応用部品の構造 | |
| JPS6228891B2 (ja) | ||
| JPH05347215A (ja) | チップ型コモンモードチョークコイル及びその製造方法 | |
| JPS6119179B2 (ja) | ||
| JP2539613Y2 (ja) | チップインダクタ | |
| JP2001102218A (ja) | 積層チップインダクタ及びその製造方法 | |
| JPS5943690Y2 (ja) | 積層型トランス | |
| JPH0115159Y2 (ja) | ||
| JPH0447950Y2 (ja) | ||
| JP3220981B2 (ja) | 混成集積回路部品の構造 | |
| JPS6346566B2 (ja) | ||
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JPH0132331Y2 (ja) | ||
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JPS5943689Y2 (ja) | 積層トランス | |
| JPS6229885B2 (ja) |