JPH04206687A - 薄膜多層配線基板 - Google Patents

薄膜多層配線基板

Info

Publication number
JPH04206687A
JPH04206687A JP33559590A JP33559590A JPH04206687A JP H04206687 A JPH04206687 A JP H04206687A JP 33559590 A JP33559590 A JP 33559590A JP 33559590 A JP33559590 A JP 33559590A JP H04206687 A JPH04206687 A JP H04206687A
Authority
JP
Japan
Prior art keywords
thin film
multilayer wiring
layer
film multilayer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33559590A
Other languages
English (en)
Inventor
Mitsuyoshi Endo
光芳 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33559590A priority Critical patent/JPH04206687A/ja
Publication of JPH04206687A publication Critical patent/JPH04206687A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、薄膜多層配線基板に関する。
(従来の技術) 最近のVLSIに見られるように、半導体素子の高集積
化が進むにつれて、半導体素子が搭載されるセラミック
ス基板の表面に形成する導体層は、高密度化する必要が
生じており、微細配線を形成することか求められている
。このような微細配線の形成を可能にする導体層として
は、真空蒸着法やスパッタ法等の薄膜法を適用して形成
した薄膜導体層か適している。
一方、半導体素子の処理速度の高速化に伴って、セラミ
ックス基板上に設けられる回路構成部となる導体層には
、その内部の信号伝播速度をより高速化することか要求
されている。この信号の伝播速度は、層間絶縁を担う絶
縁層の誘電率に左右されるため、低誘電率のポリイミド
等を絶縁層として用いることにより、信号伝播速度の高
速化を達成することかできる。
これらの要求を満たす回路基板として、セラミックス基
板上にポリイミド樹脂等の低誘電率材料を絶縁層として
介在させて薄膜導体層を積層形成した薄膜多層配線基板
か種々開発されている。
このような薄膜多層配線基板は、例えば以下のように製
造されている。
すなわちセラミックス基板上に、スパッタ法やスピンコ
ーティング法等によるポリイミド等の樹脂層の形成と、
蒸着法やスパッタ法等による薄膜導体層の形成とを交互
に行うことによって、多層構造の配線部を作製する。ま
た、回路パターンの形成は、各層の形成後に所望形状の
パターンか形成されるように、レジスト膜の形成とエツ
チングとを行うことにより実施している。
(発明か解決しようとする課題) 上述したように、従来の薄膜多層配線基板は、高精細な
回路パターンを形成することか可能であると共に、絶縁
層として低誘電率材料を用いることによって、信号伝播
速度の高速化を達成することかできる。しかしなから、
その半面多層配線部を作製するために、比較的手間の掛
かる絶縁層の形成と薄膜導体層の形成とを交互に繰り返
さなければならす、作製プロセスか複雑でコストが高く
なると共に、不良の発生率が高くなりやすいという問題
があった。
本発明は、上述したような課題に対処するためになされ
たもので、高精細な多層構造の回路パターンと信号伝播
速度を高速化した配線部とを実現した上で、安価にかつ
再現性よく得ることを可能にした薄膜多層配線基板を提
供することを目的とするものである。
[発明の構成] (課題を解決するための手段) すなわち本発明の薄膜多層配線基板は、耐熱性絶縁樹脂
フィルムにより支持被覆された回路形状を有する薄膜導
体層を、複数積層一体化して薄膜多層配線部を構成し、
この薄膜多層配線部を基体となるセラミックス基板上に
一体的に設置したことを特徴とするものである。
(作 用) 本発明の薄膜多層配線基板においては、薄膜多層配線部
を耐熱性絶縁樹脂フィルムにより支持被覆された薄膜導
体層、例えばTABテープを複数積層することによって
構成しているため、容易にかつ再現性よく高精細な多層
配線部を形成することができる。また、耐熱性絶縁樹脂
フィルムを絶縁層として利用することによって、信号伝
播速度の高速化も達成できる。
(実施例) 次に、本発明の実施例について図面を参照して説明する
第1図は、本発明の一実施例の薄膜多層配線基板を示す
断面図である。
同図において、1はアルミナ焼結体、窒化アルミニウム
焼結体、炭化ケイ素焼結体等の各種のセラミック焼結体
からなるセラミックス基板である。
このセラミックス基板1は、複数のセラミックス層を同
時焼成によって多層化したものであり、その内部には接
地層2aや電源層2b等を含む内部配線2が設けられて
おり、これら内部配線2の電気的な接続はピアホール3
によって行われるよう構成されている。
上記内部配線2を有するセラミックス基板1上には、ポ
リイミド樹脂や含フツ素樹脂例えばテフロン(ポリテト
ラフルオロエチレン、商品名)等の耐熱性絶縁樹脂フィ
ルム4に支持された薄膜導体層5例えば銅箔を複数積層
一体化してなる薄膜多層配線部6か設置されている。
上記薄膜導体層5は、それぞれ所望の回路パターンを有
していると共に、耐熱性絶縁樹脂フィルム4によって被
覆されている。すなわち上記耐熱性絶縁樹脂フィルム4
は、各薄膜導体層5間の絶縁層として機能している。
また、各薄膜導体層5間の電気的な接続か必要な部分や
セラミックス基板1側のピアホール3との電気的な接続
か必要な部分に相当する耐熱性絶縁樹脂フィルム4には
、貫通孔7が設けられており、この貫通孔7内に配置さ
れた金属柱8例えば鋼柱によって、各層間か電気的に接
続されるよう構成されている。
上記したような薄膜多層配線基板は、例えば以下のよう
にして製造される。
ます、窒化アルミニウムや酸化アルミニウム等からなる
グリーンシートを必要数成形し、各グリーンシートに対
応するセラミックス層に応じて、焼成後にピアホール3
となるスルーホールをパンチング等によって形成する。
次いで、各スルーホールに導電性ペーストを充填すると
共に、各グリーンシート表面に導電性ペーストを各内部
配線層に応じて印刷する。この後、スルーホール内への
充填や印刷配線層の形成か行われた複数のグリーンシー
トを積層し、圧着して一体化した後、使用したセラミッ
クスに応した雰囲気および温度で焼成して、内部配線層
2を有する多層構造のセラミックス基板1を作製する。
次に、上記セラミックス基板l上に薄膜多層配線部6を
形成する。この薄膜多層配線部6の形成に先立って、ま
ず耐熱性絶縁樹脂フィルム4に支持された薄膜導体層5
を用意する。
この耐熱性絶縁樹脂フィルム4に支持された薄膜導体層
5は、いわゆる 2層構造のTABテープを利用するこ
とによって容易に得ることかできる。
すなわち、ポリイミド樹脂フィルム等と銅箔等とをラミ
ネートして一体化した後、銅箔に対してエツチングを施
すことによって、各配線層に応じた回路パターンを形成
する。また、樹脂フィルムに対しても、各層間の導通が
必要な部分に貫通孔を形成する。
次に、第2図に示すように、各配線層に応じて回路パタ
ーンか形成されたTABテ〜ブ9を複数積層すると共に
、層間の導通を行う貫通孔7内には両端面にAu−3n
半田等をプリフォームした鋼柱8を配置する。また、最
上層には同様なポリイミド樹脂フィルム10等を保護層
として配置する。
この後、上記積層物をセラミックス基板1上に、該セラ
ミックス基板1内の内部配線層2と位置合せして配置し
、低荷重下で加熱炉内を通過させることにより、各TA
Bテープ9間を接合すると共にセラミックス基板1と一
体化して、目的とする薄膜多層配線基板が得られる。な
お、図中11は110ピンである。
上記実施例の薄膜多層配線基板においては、予め各配線
層に応して回路パターンを形成したTABテープ9を複
数積層し、これに対して熱処理を施すことによって薄膜
多層配線部6を形成しているため、薄膜多層配線基板の
製造工程を大幅に簡略化することかできると共に、不良
発生も抑制することか可能となる。
また、薄膜多層配線基板本来の機能は、TABテープ9
における絶縁樹脂フィルムを絶縁層として、各配線層間
に介在させているため、絶縁樹脂フィルムの素材の選択
によって、信号伝播速度の高速化を図ることかできる。
さらに、TABテープ9の銅箔等に対しては、回路パタ
ーン形成のためのエツチング処理等を予め施すことが可
能であるため、高精細な配線回路の形成が可能となる。
[発明の効果] 以上説明したように、本発明の薄膜多層配線基板によれ
ば、高精細な回路パターンを有しかつ信号伝播速度を高
速化した薄膜多層配線部が、安価にかつ再現性よく得ら
れる。よって、高集積化された半導体素子や処理速度が
高速化された半導体素子に適応したパッケージを低コス
トで、かつ高信頼性の下で提供することが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の薄膜多層配線基板の構成を
示す断面図、第2図はその製造工程の要部を示す断面図
である。 1・・・・・・セラミックス基板、2・・・・・内部配
線層、3・・・・・・ピアホール、4・・・・・・耐熱
性絶縁樹脂フィルム、5・・・・・薄膜導体層、6・・
・・薄膜多層配線部、7・・・・・貫通孔、8 ・導通
用金属柱、9・・・TABテープ、10・ ・・保護層
用耐熱性絶縁樹脂フィルム。 出願人      株式会社 東芝 代理人 弁理士  須 山 佐 −

Claims (1)

    【特許請求の範囲】
  1.  耐熱性絶縁樹脂フィルムにより支持被覆された回路形
    状を有する薄膜導体層を、複数積層一体化して薄膜多層
    配線部を構成し、この薄膜多層配線部を基体となるセラ
    ミックス基板上に一体的に設置したことを特徴とする薄
    膜多層配線基板。
JP33559590A 1990-11-30 1990-11-30 薄膜多層配線基板 Pending JPH04206687A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33559590A JPH04206687A (ja) 1990-11-30 1990-11-30 薄膜多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33559590A JPH04206687A (ja) 1990-11-30 1990-11-30 薄膜多層配線基板

Publications (1)

Publication Number Publication Date
JPH04206687A true JPH04206687A (ja) 1992-07-28

Family

ID=18290346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33559590A Pending JPH04206687A (ja) 1990-11-30 1990-11-30 薄膜多層配線基板

Country Status (1)

Country Link
JP (1) JPH04206687A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746868A (en) * 1994-07-21 1998-05-05 Fujitsu Limited Method of manufacturing multilayer circuit substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746868A (en) * 1994-07-21 1998-05-05 Fujitsu Limited Method of manufacturing multilayer circuit substrate
US5976393A (en) * 1994-07-21 1999-11-02 Fujitsu Limited Method of manufacturing multilayer circuit substrate

Similar Documents

Publication Publication Date Title
US6630881B1 (en) Method for producing multi-layered chip inductor
KR100229572B1 (ko) 스택가능형 층상회로기판 구조의제조방법
US4237606A (en) Method of manufacturing multilayer ceramic board
EP0201583A1 (en) METHOD FOR PRODUCING CONNECTING PLATES WITH DIMENSIONAL STABILITY, AND ARRANGEMENT MANUFACTURED ACCORDING TO THIS METHOD.
US4313262A (en) Molybdenum substrate thick film circuit
JPH0697656A (ja) セラミック多層基板の製造方法
US6716692B1 (en) Fabrication process and structure of laminated capacitor
JPH06232005A (ja) Lc複合部品
JPH06140737A (ja) 回路基板
JP2684877B2 (ja) 多層基板
JPH04206687A (ja) 薄膜多層配線基板
JPH0983141A (ja) セラミック多層基板の製造方法
JP2699980B2 (ja) 膜素子を内層した配線基板
JPH067578B2 (ja) セラミツク多層基板
JPH0363237B2 (ja)
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JPH06252556A (ja) 多層セラミック基板
JPH03215995A (ja) 多層配線モジュール
JP2005101377A (ja) 多層配線基板
JPH0433396A (ja) 空気層を有するセラミック多層プリント板
JP2551064B2 (ja) セラミック多層基板の製造方法
JPH05152133A (ja) インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法