JP3097877B2 - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JP3097877B2 JP3097877B2 JP04137234A JP13723492A JP3097877B2 JP 3097877 B2 JP3097877 B2 JP 3097877B2 JP 04137234 A JP04137234 A JP 04137234A JP 13723492 A JP13723492 A JP 13723492A JP 3097877 B2 JP3097877 B2 JP 3097877B2
- Authority
- JP
- Japan
- Prior art keywords
- internal wiring
- circuit board
- wiring layer
- face electrode
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、回路基板、特に、多層
回路基板に関する。
回路基板に関する。
【０００２】
【従来の技術】電子機器用の混成集積回路等に用いられ
る回路基板として、多層回路基板が知られている。一般
的な多層回路基板は、複数の絶縁層を積層してなる基板
本体と、基板本体内に形成された内部配線層と、基板の
表面に形成された表面配線とから主に構成されている。
ところで、この種の多数回路基板は、小型化、高密度化
及びＳＭＤ化が要望されており、これを実現するための
ものとして基板本体の端面に端面電極を設けたものが提
案されている。端面電極は、表面配線や内部配線層と接
続されており、例えば内部配線層と表面配線とを直接接
続するためのものである。
る回路基板として、多層回路基板が知られている。一般
的な多層回路基板は、複数の絶縁層を積層してなる基板
本体と、基板本体内に形成された内部配線層と、基板の
表面に形成された表面配線とから主に構成されている。
ところで、この種の多数回路基板は、小型化、高密度化
及びＳＭＤ化が要望されており、これを実現するための
ものとして基板本体の端面に端面電極を設けたものが提
案されている。端面電極は、表面配線や内部配線層と接
続されており、例えば内部配線層と表面配線とを直接接
続するためのものである。
【０００３】
【発明が解決しようとする課題】端面電極を有する前記
従来の多層回路基板は、内部配線層と端面電極との接着
面積が小さいため、両者の接続部の導通不良が発生し易
く、また両者の接続部位の抵抗値が高くなり易い。内部
配線層の膜厚を厚く設定すると、内部配線層と端面電極
との接着面積が広がるので両者の接続性は改善される
が、内部配線層の形成工程においてペーストのダレ等が
生じる結果、内部配線層の高密度化が困難になり、また
基板本体を形成するためのグリーンシートの厚さを増す
必要があるために多層回路基板が大型になる。
従来の多層回路基板は、内部配線層と端面電極との接着
面積が小さいため、両者の接続部の導通不良が発生し易
く、また両者の接続部位の抵抗値が高くなり易い。内部
配線層の膜厚を厚く設定すると、内部配線層と端面電極
との接着面積が広がるので両者の接続性は改善される
が、内部配線層の形成工程においてペーストのダレ等が
生じる結果、内部配線層の高密度化が困難になり、また
基板本体を形成するためのグリーンシートの厚さを増す
必要があるために多層回路基板が大型になる。
【０００４】本発明の目的は、端面電極を有する多層回
路基板に関し、小型化を図りつつ内部配線層と端面電極
との接続性を改善することにある。
路基板に関し、小型化を図りつつ内部配線層と端面電極
との接続性を改善することにある。
【０００５】
【課題を解決するための手段】本発明の多層回路基板
は、複数の絶縁層を積層してなる基板本体と、前記基板
本体の端面に形成された端面電極と、基板本体内に形成
されかつ端面電極に接続する内部配線層とを備えたもの
である。この多層回路基板において、内部配線層は、端
面電極との接続部位の厚みが他の部位に比べて厚く設定
され、端面電極との接続面が接続部位の厚み方向に平行
である。
は、複数の絶縁層を積層してなる基板本体と、前記基板
本体の端面に形成された端面電極と、基板本体内に形成
されかつ端面電極に接続する内部配線層とを備えたもの
である。この多層回路基板において、内部配線層は、端
面電極との接続部位の厚みが他の部位に比べて厚く設定
され、端面電極との接続面が接続部位の厚み方向に平行
である。
【０００６】
【作用】本発明において、内部配線層は、端面電極との
接続部位の厚みが他の部位に比べて厚く設定され、端面
電極との接続面が接続部位の厚み方向に平行であるた
め、端面電極との接触面積が広くなる。この結果、内部
配線層と端面電極との接続性が向上する。一方、内部配
線層は、端面電極との接続部位のみ厚みが大きく設定さ
れているため、基板本体の大きさに影響しにくい。よっ
て、基板本体は、小型に維持される。
接続部位の厚みが他の部位に比べて厚く設定され、端面
電極との接続面が接続部位の厚み方向に平行であるた
め、端面電極との接触面積が広くなる。この結果、内部
配線層と端面電極との接続性が向上する。一方、内部配
線層は、端面電極との接続部位のみ厚みが大きく設定さ
れているため、基板本体の大きさに影響しにくい。よっ
て、基板本体は、小型に維持される。
【０００７】
【実施例】図１及び図２に、本発明の一実施例に係る多
層回路基板を示す。図において、多層回路基板１は、板
状の基板本体２と、基板本体２内に形成された内部配線
層３と、基板本体２の表面に設けられた表面配線４と、
基板本体２の端面に形成された端面電極５とから主に構
成されている。
層回路基板を示す。図において、多層回路基板１は、板
状の基板本体２と、基板本体２内に形成された内部配線
層３と、基板本体２の表面に設けられた表面配線４と、
基板本体２の端面に形成された端面電極５とから主に構
成されている。
【０００８】基板本体２は、図２に示すように、例えば
８枚のセラミックグリーンシートを積層して一体焼成す
ることにより得られた一体化したシート２ａ，２ｂ，２
ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈから構成されてい
る。各シート２ａ…２ｈを構成するセラミック材料は、
例えばガラス複合系や結晶化ガラス系のものである。ガ
ラス複合系のセラミック材料としては、硼珪酸ガラス形
成物質に修飾物質（例えばＭｇＯ、ＣａＯ、Ａｌ
2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、ＺｎＯ、Ｌｉ2 Ｏ
等）を加えたガラス粉末と、アルミナ，ムライト，コー
ジェライト，石英等のセラミック粉末との混合物を原料
とするものが例示できる。また、結晶化ガラス系のセラ
ミック材料としては、コージェライト系、αスポジュメ
ン系等の結晶化するガラス粉末からなるものが例示でき
る。
８枚のセラミックグリーンシートを積層して一体焼成す
ることにより得られた一体化したシート２ａ，２ｂ，２
ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈから構成されてい
る。各シート２ａ…２ｈを構成するセラミック材料は、
例えばガラス複合系や結晶化ガラス系のものである。ガ
ラス複合系のセラミック材料としては、硼珪酸ガラス形
成物質に修飾物質（例えばＭｇＯ、ＣａＯ、Ａｌ
2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、ＺｎＯ、Ｌｉ2 Ｏ
等）を加えたガラス粉末と、アルミナ，ムライト，コー
ジェライト，石英等のセラミック粉末との混合物を原料
とするものが例示できる。また、結晶化ガラス系のセラ
ミック材料としては、コージェライト系、αスポジュメ
ン系等の結晶化するガラス粉末からなるものが例示でき
る。
【０００９】内部配線層３は、各シート２ａ…２ｈ間に
所定の内部配線パターンで形成されている。また、各シ
ート２ａ…２ｈ間に設けられた内部配線層３は、各シー
ト２ａ…２ｈの厚み方向に貫通する導電性のスルーホー
ル６により互いに連結されている。このように、基板本
体２内に形成された複数の内部配線層３の一部は、基板
本体２の端部に延びている。そして、その先端部３ａ
は、厚みが他の部分に比べて厚く設定されている。その
厚みｔは、各シート２ａ…２ｈの厚みが１００〜２００
μｍで内部配線層３の厚みが１０〜３０μｍの場合、通
常２０〜５０μｍである。厚みが２０μｍ未満の場合
は、端面電極４との接着面積が小さくなるので、内部配
線層３と端面電極４との接続不良が発生し易い。逆に、
５０μｍを超える場合は、各シート２ａ…２ｈ間の密着
性が低下する。
所定の内部配線パターンで形成されている。また、各シ
ート２ａ…２ｈ間に設けられた内部配線層３は、各シー
ト２ａ…２ｈの厚み方向に貫通する導電性のスルーホー
ル６により互いに連結されている。このように、基板本
体２内に形成された複数の内部配線層３の一部は、基板
本体２の端部に延びている。そして、その先端部３ａ
は、厚みが他の部分に比べて厚く設定されている。その
厚みｔは、各シート２ａ…２ｈの厚みが１００〜２００
μｍで内部配線層３の厚みが１０〜３０μｍの場合、通
常２０〜５０μｍである。厚みが２０μｍ未満の場合
は、端面電極４との接着面積が小さくなるので、内部配
線層３と端面電極４との接続不良が発生し易い。逆に、
５０μｍを超える場合は、各シート２ａ…２ｈ間の密着
性が低下する。
【００１０】なお、スルーホール６を含む内部配線層３
は、導体抵抗の小さな銀系の導体材料を用いて構成され
ている。銀系の導体材料としては、例えば、銀、銀−パ
ラジウム、銀−白金、銀−パラジウム−白金等の導体材
料が用いられる。表面配線４は、基板本体２の両主面に
所定の高密度パターンで形成されており、基板本体２の
両主面を構成するシート２ａ，２ｈの厚み方向に貫通す
る導電性のスルーホール７により内部配線層３と接続さ
れている。スルーホール７は、上述の銀系の導体材料か
らなり、内部配線層３の一部である。なお、図１では、
表面配線４の一部のみ示し、詳細は省略している。表面
配線４は、マイグレーションを起こしにくい銅系の導体
材料により構成されている。
は、導体抵抗の小さな銀系の導体材料を用いて構成され
ている。銀系の導体材料としては、例えば、銀、銀−パ
ラジウム、銀−白金、銀−パラジウム−白金等の導体材
料が用いられる。表面配線４は、基板本体２の両主面に
所定の高密度パターンで形成されており、基板本体２の
両主面を構成するシート２ａ，２ｈの厚み方向に貫通す
る導電性のスルーホール７により内部配線層３と接続さ
れている。スルーホール７は、上述の銀系の導体材料か
らなり、内部配線層３の一部である。なお、図１では、
表面配線４の一部のみ示し、詳細は省略している。表面
配線４は、マイグレーションを起こしにくい銅系の導体
材料により構成されている。
【００１１】端面電極５は、基板本体２の端面に形成さ
れている。この端面電極５は、内部配線層３の先端部３
ａ及び表面配線４と接続されており、内部配線層３と表
面配線４とを直接接続するためのものである。ここで、
内部配線層４は、先端部３ａの厚みが他の部位に比べて
大きく設定されているため、端面電極５との接触面積が
大きく、端面電極５と接続不良を起こしにくい。なお、
端面電極５は、表面配線４と同様の銅系の導体材料から
構成されている。
れている。この端面電極５は、内部配線層３の先端部３
ａ及び表面配線４と接続されており、内部配線層３と表
面配線４とを直接接続するためのものである。ここで、
内部配線層４は、先端部３ａの厚みが他の部位に比べて
大きく設定されているため、端面電極５との接触面積が
大きく、端面電極５と接続不良を起こしにくい。なお、
端面電極５は、表面配線４と同様の銅系の導体材料から
構成されている。
【００１２】次に、前記多層回路基板１の製造方法につ
いて説明する。まず、基板本体２を形成するためのセラ
ミックグリーンシートを用意する。セラミックグリーン
シートの厚みは、１００〜２００μｍに設定するのが好
ましい。このセラミックグリーンシートには、スルーホ
ール６，７に対応する貫通孔を打ち抜き等の手法により
設ける。貫通孔の口径は、１００〜２００μｍに設定す
るのが好ましい。
いて説明する。まず、基板本体２を形成するためのセラ
ミックグリーンシートを用意する。セラミックグリーン
シートの厚みは、１００〜２００μｍに設定するのが好
ましい。このセラミックグリーンシートには、スルーホ
ール６，７に対応する貫通孔を打ち抜き等の手法により
設ける。貫通孔の口径は、１００〜２００μｍに設定す
るのが好ましい。
【００１３】次に、各セラミックグリーンシートに設け
た貫通孔に上述の銀系材料からなるペーストを充填し、
また各グリーンシートの表面に同様のペーストを用いて
スクリーン印刷法により内部配線パターンを印刷する。
ここでは、内部配線パターン全体の厚みを同じに設定し
ておく。次に、内部配線パターンの先端部に重ねてペー
ストを印刷する。これにより、当該先端部は、内部配線
パターンの他の部位に比べて厚みが大きく設定される。
なお、先端部にペーストを重ねて印刷する場合、印刷幅
を内部配線層３の印刷幅よりも広く設定してもよい。こ
のようにすると、先端部３ａと端面電極５との接着面積
がさらに広くなり、両者の接触不良がより生じにくくな
る。
た貫通孔に上述の銀系材料からなるペーストを充填し、
また各グリーンシートの表面に同様のペーストを用いて
スクリーン印刷法により内部配線パターンを印刷する。
ここでは、内部配線パターン全体の厚みを同じに設定し
ておく。次に、内部配線パターンの先端部に重ねてペー
ストを印刷する。これにより、当該先端部は、内部配線
パターンの他の部位に比べて厚みが大きく設定される。
なお、先端部にペーストを重ねて印刷する場合、印刷幅
を内部配線層３の印刷幅よりも広く設定してもよい。こ
のようにすると、先端部３ａと端面電極５との接着面積
がさらに広くなり、両者の接触不良がより生じにくくな
る。
【００１４】次に、各セラミックグリーンシートを所定
の順に積層して圧着する。そして、これを焼成すると、
基板本体２が得られる。得られた基板本体２の両主面に
は、上述の銅系の導体材料からなるペーストをスクリー
ン印刷法により所定の表面配線パターンに印刷する。ま
た、基板本体２の端面に、端面電極５のパターンに対応
するよう同様のペーストを印刷する。そして、これらの
ペーストを焼成すると、上述の多層回路基板１が得られ
る。
の順に積層して圧着する。そして、これを焼成すると、
基板本体２が得られる。得られた基板本体２の両主面に
は、上述の銅系の導体材料からなるペーストをスクリー
ン印刷法により所定の表面配線パターンに印刷する。ま
た、基板本体２の端面に、端面電極５のパターンに対応
するよう同様のペーストを印刷する。そして、これらの
ペーストを焼成すると、上述の多層回路基板１が得られ
る。
【００１５】このような製造工程において、内部配線パ
ターンの先端部は、厚みが他の部位に比べて大きく設定
されているため、当該先端部と端面電極パターンとの接
着面積は十分に確保され得る。したがって、得られた多
層回路基板１では、先端部３ａと端面電極５との接続不
良が発生しにくい。このため、上述の製造工程により得
られる多層回路基板１は、従来品の歩留りが５０〜６０
％であったのに対し、歩留りが９０〜９５％となり、不
良品の発生率が低い。図３に、参考として、先端部３ａ
の乾燥膜厚と歩留りとの関係を示す。なお、乾燥膜厚６
０μｍではシート間のデラミネーションが発生した。
ターンの先端部は、厚みが他の部位に比べて大きく設定
されているため、当該先端部と端面電極パターンとの接
着面積は十分に確保され得る。したがって、得られた多
層回路基板１では、先端部３ａと端面電極５との接続不
良が発生しにくい。このため、上述の製造工程により得
られる多層回路基板１は、従来品の歩留りが５０〜６０
％であったのに対し、歩留りが９０〜９５％となり、不
良品の発生率が低い。図３に、参考として、先端部３ａ
の乾燥膜厚と歩留りとの関係を示す。なお、乾燥膜厚６
０μｍではシート間のデラミネーションが発生した。
【００１６】上述の多層回路基板１は、例えば表面配線
４上に所定の電子部品等が搭載され、電子機器に組み込
まれる。
４上に所定の電子部品等が搭載され、電子機器に組み込
まれる。
【００１７】
【発明の効果】本発明では、内部配線層と端面電極との
接続部位において、内部配線層の厚みを他の部位に比べ
て厚く設定し、内部配線層と端面電極との接続面が接続
部位の厚み方向に平行であるため、小型でありながら内
部配線層と端面電極との接続性が良好な多層回路基板が
実現できる。
接続部位において、内部配線層の厚みを他の部位に比べ
て厚く設定し、内部配線層と端面電極との接続面が接続
部位の厚み方向に平行であるため、小型でありながら内
部配線層と端面電極との接続性が良好な多層回路基板が
実現できる。
【図１】本発明の一実施例の斜視図。
【図２】図１のII−II断面拡大部分図。
【図３】内部配線層の先端部の乾燥膜厚と歩留りとの関
係を示すグラフ。
係を示すグラフ。
１ 多層回路基板 ２ 基板本体 ２ａ…２ｈ シート ３ 内部配線層 ５ 端面電極
Claims (1)
- 【請求項１】 複数の絶縁層を積層してなる基板本体
と、前記基板本体の端面に形成された端面電極と、前記
基板本体内に形成されかつ前記端面電極に接続する内部
配線層とを備えた多層回路基板において、 前記内部配線層は、前記端面電極との接続部位の厚みが
他の部位に比べて厚く設定され、前記端面電極との接続
面が前記接続部位の厚み方向に平行であることを特徴と
する多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04137234A JP3097877B2 (ja) | 1992-05-28 | 1992-05-28 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04137234A JP3097877B2 (ja) | 1992-05-28 | 1992-05-28 | 多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335743A JPH05335743A (ja) | 1993-12-17 |
| JP3097877B2 true JP3097877B2 (ja) | 2000-10-10 |
Family
ID=15193920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04137234A Expired - Fee Related JP3097877B2 (ja) | 1992-05-28 | 1992-05-28 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097877B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5011066B2 (ja) * | 2007-05-28 | 2012-08-29 | 日本碍子株式会社 | 結晶配向セラミックスの製造方法 |
| WO2011111300A1 (ja) | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 側面に電極を有する半導体パッケージおよび半導体装置 |
-
1992
- 1992-05-28 JP JP04137234A patent/JP3097877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335743A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6036798A (en) | Process for producing electronic part with laminated substrates | |
| JPH10289837A (ja) | 積層電子部品 | |
| JP4224109B2 (ja) | 積層体およびその製造方法 | |
| JP3097877B2 (ja) | 多層回路基板 | |
| JPH10294565A (ja) | 多層回路基板 | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2003204161A (ja) | 配線基板の製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2001217545A (ja) | 多層回路基板 | |
| JP3193592B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH09205035A (ja) | 積層セラミックコンデンサ | |
| JPH05235550A (ja) | 低誘電率ガラスセラミック多層配線基板およびその製造方法 | |
| JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JPH02239697A (ja) | 回路基板の製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH0750462A (ja) | 電子回路基板 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPH11233944A (ja) | セラミック多層基板の製造方法 | |
| JP2001345522A (ja) | 回路基板の製造方法とその回路基板 | |
| JP2000114100A (ja) | 多連型電子部品 | |
| JPH05335750A (ja) | 多層回路基板の製造方法 | |
| JPH0225276B2 (ja) | ||
| JPS63155694A (ja) | 多層複合セラミツク基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |