JPH0714109B2 - セラミック複合回路基板 - Google Patents

セラミック複合回路基板

Info

Publication number
JPH0714109B2
JPH0714109B2 JP63153443A JP15344388A JPH0714109B2 JP H0714109 B2 JPH0714109 B2 JP H0714109B2 JP 63153443 A JP63153443 A JP 63153443A JP 15344388 A JP15344388 A JP 15344388A JP H0714109 B2 JPH0714109 B2 JP H0714109B2
Authority
JP
Japan
Prior art keywords
substrate
ceramic
circuit board
circuit
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63153443A
Other languages
English (en)
Other versions
JPH01321695A (ja
Inventor
和康 疋田
昌弘 平間
義典 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP63153443A priority Critical patent/JPH0714109B2/ja
Publication of JPH01321695A publication Critical patent/JPH01321695A/ja
Publication of JPH0714109B2 publication Critical patent/JPH0714109B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複合回路機能を有するセラミック回路基板に
関する。更に、詳しくは、ガラス材料層を介在させて接
合した積層セラミック基板の中の一部のセラミック基板
として機能性材料よりなる基板を用いて、機能性回路を
有するセラミック複合回路基板に関する。
[従来の技術] 従来の多層配線基板は、例えば、特開昭62−279695号に
示されるように、電気回路が、平面的に形成され、そし
て、スルーホールを介して、立体的に配線されている
が、コンデンサなどの受動素子を基板表面にハンダ付け
実装してあるために、その接合点を形成する場合に信頼
性が問題になり、その問題を解決するため種々の提案が
されている。また、複合部品としては、実開昭62−1847
28号に示されるようにチップコンデンサに抵抗体層を付
加した部品や、実開昭62−201919号に示されるように誘
電体基板に、容量電極膜を形成し、その上に絶縁膜を介
して導電膜及び抵抗膜を形成した部品が提案されてい
る。
このような回路基板では、容量成分やインダクタンス成
分は、ハンダ付けされるので機械的及び電気的な信頼性
に問題があった。また、実装のためのコストも、部品点
数の増加につれて増加するものである。更に、部品を外
付けするために回路全体の小型化、軽量化にも支障を来
すものであった。
また、従来の複合部品では、LとC、CとRなどの組合
わせ機能は有するが、回路機能を有していないために、
電気的或いは電子的に総合的な機能を有することはでき
ないものであった。
また、多層セラミック構造体としては、本出願人より特
開昭62−196811号、63−5594号が提出されている。
[発明が解決しようとする問題点] 本発明の目的は、以上の従来の回路基板及び複合部品の
不備な点を除去しつつ、L、C、R及び温度センサ、振
動センサなどのセンサ機能を備えた複合機能を持ち、小
型、軽量で信頼性の高い多機能セラミック回路基板を提
供することである。
また、本発明は、実装部品点数が増加してもそれほどに
コスト上昇のない多機能セラミック回路基板を提供する
ことを目的にする。
[発明の構成] [問題点を解決するための手段] 本発明の要旨とするものは、予め別個に焼成され、各々
相異なる電気特性の材料による、少なくとも2種類のセ
ラミック基板を用い、少なくともそれぞれ一方の面にAg
系或いはAg−Pd系材料の電極を設けた少なくとも2種類
のセラミック基板とガラス層とで互いに積層してなり、
そのセラミック基板の少なくとも一部の面においてガラ
ス層により、セラミック基板を互いに接合してあり、少
なくとも1つのセラミック基板にはスルーホールを設
け、また、少なくとも1つのガラス層にはビアホールを
設け、それにより、該セラミック基板上に形成された電
極パターンの間を所望に従って接続し、積層された基板
上に、回路及び前記の選択した電気特性による機能素子
を形成してなることを特徴とするセラミック複合回路基
板である。そして、セラミック基板は、各々絶縁体、誘
電体、磁性体、圧電体、半導体から所望に従って選択さ
れた材料よりなり、各材料のセラミック基板上に、導体
電極及び/又は抵抗体パターンを設け、必要な機能素子
を形成してなるものが好適である。また、セラミック基
板に設けた電極のうち、外部と接続するための電極は、
積層されたセラミック基板のうち最上基板又は/及び底
面基板の外側表面に形成されており、その外部電極の表
面は、ハンダ喰われを生じ難いNi、Cuなどの金属でメッ
キされているものが好適である。
本発明の多層セラミック複合回路基板の構造は、セラミ
ック基板とガラス接着層で構成され、即ち、ガラス接着
層を介在させて、セラミック基板を接合積層し、組立て
たもので、その構成セラミック基板には、所望に従って
所定の電極パターンを一方の面或いはその両面に電極パ
ターンを形成してある。この電極パターンにより所望の
回路を形成できる。更に、セラミック基板の少なくとも
1つにはスルーホールを設け、またガラス層の少なくと
も1つのはビアホールを設け、その中に導電ペーストを
充填し、電極を接続することにより、所望の回路を形成
する。
セラミック基板を互いに接合するガラス層は、ガラス材
料ペーストを所定個所に厚膜スクリーン印刷技術により
厚膜形成し、乾燥し、焼成することにより、ガラスペー
ストを溶融せしめ接合できる。この場合、ビアホールを
形成する個所などの必要は個所には、ガラスペーストを
印刷せずにしておき、必要な個所には空隙を作ることが
できる。
本発明は、所望の特性を有するセラミック基板を使用
し、各種の機能を有する機能素子を積層セラミック基板
内に形成するものである。
2種類以上の特性の材料からなる組合せセラミック基板
を多層化するために、ガラス材料ペースト層を接合層と
する。所望のセラミック基板を、所望の構造で、積み重
ねたものを比較的に低温で焼成処理し、融着させ接合す
る。接着ガラス層には、空隙を設けずに、或いは一部に
空隙を設けて、ガラス材料ペースト層を形成し、その積
層体を焼成すると、該セラミック基板が、相互に接着さ
れ、機械的強度を保持するセラミック複合回路基板が得
られる。
接合層としてガラスを用いる結果、より耐熱性にすぐ
れ、気密封止性が良好になり、特性がより、使用しやす
い積層セラミック複合回路基板が得られる。また、ガラ
ス接合層は、すぐれた電気的絶縁性を持つために、該ガ
ラス層を挾んで上下の使用セラミック基板に印刷された
電極層は、相互に良好な絶縁性を保持でき、同時に気密
性が優れたものとなる。接合層としてガラス層を用いる
ために、電極パターン又は抵抗体パターンの間をガラス
が埋め、電極の気密性が容易に保持される。
本発明では、基板材料として、絶縁体、誘電体、磁性
体、圧電体、半導体などの各々の機能を有する材料より
なるセラミック基板を所望に従って使用し、回路及び機
能素子が、そのセラミック基板上に、大気中で焼成でき
るAg系或いはAg−Pd系の電極材料によって形成され、そ
れらの機能性材料、組成の異なるセラミック基板を所望
の電気特性に合致するように選択し、使用し、その所望
基板に所定の電極パターンを形成し、所望のセラミック
基板の組合わせを積層することにより、所望の機能を有
する複合回路を有する積層基板が得られる。
例えば、容量成分のような、ある1つの機能を有する少
なくとも1つ以上の素子とそれに適する回路を形成した
基板が得られ、そして、この素子と異なる機能の、例え
ば、抵抗成分を有する少なくとも1つ以上の素子を含む
回路を形成した別の基板とを、ガラス接合層を設けて、
積層接合したものである。
本発明に従うと、各々の回路素子に要求される特性に適
した材料よりなるセラミック基板に、回路及び機能素子
を形成し、予め、別々に形成した素子を有するセラミッ
ク基板を、ガラス接着層を介して、接合し、外部接合端
子を設けることにより、複合的機能を有する回路基板を
作製できる。積層セラミック基板内部にコンデンサ、イ
ンダクタンス、抵抗、温度センサ、振動センサなどを内
蔵し、複合的な機能を有する多層セラミック配線基板が
できる。
更に、本発明に従い、セラミック基板に使用される基板
材料は、その基板に形成される所望の素子の特性に従っ
て選択される。そのための配線回路形成には、絶縁体材
料よりなる基板が有効である。例えば、アルミナ、ムラ
イト系の材料が適するが、その他に、ガラスペーストの
焼成処理でも、安定な材料であれば、使用できる。ま
た、絶縁体基板の上には、厚膜法などで抵抗素子を形成
できるので、絶縁材料基板の上には、抵抗を含む回路が
形成される。
また、このセラミック基板材料として、誘電体材料を用
いると、この誘電体基板を挾む両面に電極を形成して、
コンデンサが形成できる。このコンデンサと他の回路を
連絡するための回路が、誘電体基板の上に形成できる。
また、磁性体材料をセラミック基板材料として用いる
と、その上に形成する電極パターンにより、インダクタ
ンス素子が形成される。このインダクタンスと他の回路
を結び付けるための回路は、磁性体材料によるセラミッ
ク基板の上に形成される。
また、振動センサを作製するためには、圧電体材料によ
るセラミック基板を使用し、その基板を挾んでセンサ用
パターンを形成する。そして、振動センサと外部回路を
つなぐ回路が、圧電体材料によるセラミック基板上に形
成される。この振動センサ素子は、作製した後、所定電
圧を基板を挾んで形成された電極に印加し、分極し、振
動センサ機能を持つ圧電素子とすることができる。
また、温度センサを作製するには、種々の素子を用いる
ことができる。例えば、絶縁体セラミック基板を用い
て、その上に形成した導電体の電気伝導度の温度による
変化を測定する方法、温度係数の大きな誘電体材料によ
る基板を用いて形成したコンデンサ容量の変化から温度
を検知する方法、或いは、焦電係数の大きな圧電体材料
によるセラミック基板を用いて、その圧電素子の温度変
化による起電力を用いる方法などを利用することができ
る。または、半導体材料を用いて、NTCサーミスタ効果
により、温度を測定することもできる。
以上のように、セラミック基板材料として、所望によ
り、種々の材料を用いて、所要の機能を持つ素子を形成
した複数種類のセラミック基板をガラス層により接合し
て、複合機能を有する回路基板が得られる。
本発明の積層セラミック複合回路基板の製造は、次のよ
うに行なう。所望特性を発現する電気的性質を有するセ
ラミック基板は、個別に焼成されたものであり、そのよ
うなセラミック基板各々の少なくとも一方の面にスクリ
ーン印刷法などにより金属導体層パターン又は電極パタ
ーンを形成する。
次に、各所望のパターンを有するセラミック基板の接合
面に、或いは、接合個所に、ガラスペースト層をスクリ
ーン印刷法で形成し、このようなセラミック基板を、所
定に従って、多数積み重ね、その積層体として、焼成す
ることにより、多層セラミック基板を、ガラスペースト
層により付着する。ガラスペースト層を有するセラミッ
ク複合回路積層体を低温焼成処理し、熔融接合する。所
望の素子を有する各基板を、ガラス層を用い接合する。
本発明に用いる各種類のセラミック基板は、通常のセラ
ミック基板の製造技術と同様な方法で作製するものであ
り、例えば、ドクターブレード法或いは押し出し法によ
り、グリーンシートを成形し、このグリーンシートから
パンチングにより、所望の外形とスルーホールを形成し
て、所要の形状のグリーンシートを得る。それらの各々
の材料に適した焼成温度、焼成条件を用いて、各々のグ
リーンシートを焼成して、厚さ0.05mm〜0.5mm程度のセ
ラミック基板を夫れ夫れ作製する。この基板に、Ag系或
いはAg−Pd系の導電体ペーストを使用して、配線パター
ンを印刷する。また、抵抗素子を形成する場合には、厚
膜抵抗ペーストをこの上から印刷する。基板の表裏の導
通に必要な回路は、基板中に形成された0.2〜1.0mmΦの
スルーホールに充填したAg系或いはAg−Pd系の導電体に
より行なわれる。このように電極、回路等が印刷された
セラミック基板を、600〜900℃の大気酸化雰囲気で焼成
する。次に、回路及び素子の形成された基板の片面又は
両面に、スルーホール個所を避けて、ガラスペーストを
印刷する。利用するガラスペーストは、接合される2種
のセラミック基板にとって適した材料を選択することが
重要である。ガラスペーストを印刷し、所要の基板が、
回路設計どおりにパターンがずれないように、必要な枚
数のセラミック基板を積層し、荷重をかけながら、焼
成、接合する。
なお、セラミック基板間の電気的接続を行なうために
は、ガラスペースト印刷していないスルーホール個所に
Ag系導電体を印刷して、ガラスペーストによる接合のた
めの焼成と同時に焼成してもよいし、チップコンデンサ
の端子電極のように、積層セラミック基板の側面に基板
回路接続用の導通路を設けても可能である。最終的に、
作製した回路デバイスにおいて、外部回路と接続する部
分には、Niメッキ或いはCuメッキをすることにより、Ag
のハンダ食われを防止する。このハンダ食われの防止の
メッキの後に、ハンダ濡れ性を保持するために、更に、
錫、金、或いはハンダによりメッキを施すことができ
る。本発明の複合回路基板自体は、更に別にセラミック
基板上に表面実装するために、ハンダ接続すべき面の全
てに、上記のメッキをすることが好適である。
また、導体層パターン又は電極パターン又は抵抗体パタ
ーンを作成する方法としては、印刷法により、説明する
が、特に、スクリーン印刷を用いた厚膜法が有用であ
る。その他には、ホトエッチング技術も利用でき、ホト
エッチングによる薄膜作成法を用いることができる。ま
た、その両方の技法を用いることもできる。
電極パターン形成に用いる材料としては、金、銀、白
金、パラジウム又はその組合わせなどの導電性金属であ
り、そのペーストをスクリーン印刷法により所望基板表
面上に印刷し、導体パターン又は、電極パターンとする
ことができる。また、本発明に用いる導体層形成の材料
は、特に、高周波用には、銀、金、パラジウム或いはそ
の組合わせを用いることが好適である。
このような電極のうち、最も外に形成される電極、例え
ば、積層セラミック基板のうち、最上の基板或いは/及
び底面の基板の外側表面に形成された電極は、外部と接
続するために使用され得るが、そのような電極外部電極
のためには、Ag系或いはAg−Pd系の焼き付け導電体の接
合部分の間に、別の金属層を介在させる。この金属層に
使用される金属は、Ni、CuなどAgに比べ、ハンダの中に
拡散しにくい金属を使用する。この金属層の形成は、メ
ッキ、蒸着、スパッタ法、厚膜法形成−焼成などにより
行ない得る。この金属層は、Ag導電体が外部回路とのハ
ンダ付けに際して、ハンダ中へAg拡散が生じることを防
止し、信頼性の低下を防止するために形成される。
各セラミック基板を接合するためのガラス層は、ガラス
材料ペーストから形成され、上記のようにスクリーン印
刷による厚膜作成法により、ガラスペーストを所望個所
に印刷することにより作製する。
セラミック基板各層を互いに接合するためのガラス層形
成には、比較的に低温で溶融するガラス、例えば、硼珪
酸ガラス、硼珪酸鉛ガラス、結晶化ガラスなどを使用で
きる。比較的低温の融点を有し、取り扱い易いものがよ
く、接合される基板の材質によって、適した材料を選択
することが、望ましい。この加熱処理のときに、電極パ
ターンを含むセラミック基板に障害を与えないためにな
るべく低温で接合できる材料を使用する。ガラス溶融接
合のための処理温度は好適には、500℃〜1000℃程度で
あり、さらに好適には、600〜900℃の範囲である。
具体的には、例えば、絶縁体基板と誘電体基板、誘電体
基板と磁性体基板、誘電体基板と圧電体基板は、互い
に、硼珪酸ガラス、硼珪酸鉛ガラス、結晶化ガラス等で
接合される。そして、その組成としては、B、Si、Na、
Pb、Zn等の酸化物よりなり、目的に応じて、Al、Ti、
K、Li、Mg、Ba、Ca、Cuなどの酸化物も添加される。
用いるべきガラスペースト材料の接合温度は、使用電極
ペーストの焼き付け温度より高くならないものが好適で
ある。また、ガラス成分と基板の反応が、著しく、基板
の電気的特性への影響が大きな成分は、用いない方が良
い。
その熱膨張率については、基板のものとガラス成分のも
のが、近いものが好適である。
また、ガラス成分が、基板に形成した素子の電気的特性
に影響する場合には、素子部分には、ガラス接合層を形
成せず、空隙を作り接合するという方法をとることがで
きる。例えば、圧電素子の振動がガラス層によって影響
されることを防止するために、圧電素子を形成した個所
の片面或いは両面に、ガラス層を形成しないでおくとい
う方法をとることができる。また、他の回路、素子につ
いても同様の方法をとることができる。
実施例は、絶縁体基板、誘電体基板、磁性体基板、圧電
体基板を用いた多層セラミック基板の組合せたセラミッ
ク複合回路基板を例として示すが、利用できるセラミッ
ク基板としては、他に、半導体基板などがある。
絶縁体材料としては、アルミナ系、ムライト系などが一
般的に用いられるが、また、フォルステライト系なども
使用できる。
誘電体材料としては、チタン酸バリウム系、チタン酸ス
トロンチウム系、また、PLZT系などの他、高周波特性の
良いアルミナ系などを用いることができる。
磁性体材料としては、ニッケル−亜鉛フェライト系(Ni
−Znフェライト)、マンガン−亜鉛フェライト系(Mn−
Znフェライト)の磁性体などが用いられる。
圧電体材料としては、チタン酸バリウム系、PZT系及び
これを修飾したペロブスカイト構造を持つPZT系の材料
などを使用できる。
半導体としては、例えば、負温度係数を有する半導体、
即ち、Mn、Ni、Co系の遷移金属複合酸化物(また、他に
Ti、V、Cr、Fe、Cuなど遷移金属複合酸化物)或いは、
ZrO2−Y2O3、Al2O3−MgO、Al2O3−BeO、Al2O3−ZrO2、C
oO−Al2O3、Al2O3−CaSiO3、Mg(Al、Cr、Fe)2O4などの他
の系があり、また、正の温度係数を有する半導体、例え
ば、希土類或いはMnO添加BaTiO3系化合物を用いること
ができる。
本発明により得られる積層セラミック複合回路基板は、
他に、例えば、電子機器等に使用される混成集積回路用
などに使用され得る。
次に、本発明のセラミック複合回路基板について実施例
により説明するが、本発明は、次の実施例のものに限定
されるものではない。
[実施例1] [LCR回路基板の作製] 絶縁体基板と誘電体基板を組合わせた本発明によるセラ
ミック複合回路基板を、第1図の断面図により説明す
る。
絶縁性基板1(アルミナ基板)を用いて、その片面に、
回路パターン6を印刷した後、一旦乾燥し、反対側の面
にも回路パターン6を印刷し、両面に回路パターン6を
形成する。次に、スルーホール7に銀ペーストを充填し
乾燥する。このように処理した絶縁性基板1を850℃で
焼き付けて回路20を形成する。
次に、抵抗素子9を厚膜ペーストにより形成するため
に、この上に、酸化ルテニウムを含む厚膜ペーストイン
クにより、形成回路上の必要な個所に抵抗体パターン9
を印刷する。乾燥後に厚膜抵抗体パターン9を焼き付け
る。このようにして、抵抗素子9を有する回路基板1を
作製する。この絶縁性基板としては、厚さ100μmのア
ルミナ基板を用いた。
次に、チタン酸ストロンチウム系の誘電体基板2を用
い、その両面に、コンデンサを含む回路パターン6を形
成する。このコンデンサ21は、平板コンデンサ型或いは
ギャップ型のものを形成できる。次にこの誘電体基板の
スルーホール7に銀ペーストを充填し、乾燥し、850℃
で焼き付けて、コンデンサ回路を得る。
次に、Ni−Znフェライト系の磁性体基板3を用いて、そ
の両面にインダクタンスを含む回路パターン6を、前記
と同様に、スクリーン印刷技術で形成する。次に、スル
ーホール7に銀ペーストを充填し、乾燥し、850℃で焼
き付けて、インダクタンス回路22を形成する。この場
合、インダクタンスのためのパターン6には、種々の形
状を利用できる。
このように予め所望のパターン6等と各受動素子21等を
有する3種の基板に対して、その接合面にホウ珪酸鉛を
主成分とする接合用ガラスペースト4で、接合パターン
を印刷する。このときに、互いに電気的接続を必要とす
る部分には、ガラスペーストを印刷しない。この接合用
ガラスペースト4を乾燥した後に、電気的接続を必要す
る箇所に、ビアホール8を形成するために、銀系ペース
トを印刷し、乾燥する。
以上のように処理した3種の基板1、2、3を、各基板
の回路の間に接合が取れるように、第1図の断面図に示
すように積層し、基板1、2、3間にズレが生じないよ
うに保持しながら、800〜900℃で焼成した。その結果、
第1図の断面図に示す積層基板が作製された。即ち、こ
の多層複合回路基板には、抵抗素子を含む回路20、コン
デンサを含む回路21、インダクタンス素子を含む回路22
よりなる回路が形成され、単なる回路基板ではく、LC、
RC、LR、LCRの回路機能を含む複合機能を有する回路基
板が作製された。
[実施例2] [LCR回路基板のメッキ処理] 実施例1で作製した多層複合回路基板と同様の構造で、
絶縁性基板としては、ムライト系、誘電体基板として
は、チタン酸バリウム系、磁性体基板として、Mn−Znフ
ェライト系材料を用い、接合ガラスとして、ホウ珪酸を
主成分とするガラスを用いて、多層複合回路基板を形成
した。その外部回路と接続する部分を残し、積層基板の
両面に、メッキレジスト層10を印刷形成した(第2図の
断面図に示す)。このレジスト形成後の基板に、更に、
無電解メッキにより、Ni或いはCuのメッキ皮膜10を形成
した。更に、この表面の酸化を防止し、ハンダ濡れ性を
良くするために、必要に応じて、Auメッキを行なった。
このように処理して、第2図の断面図に示す外部電極を
メッキ層10でカバーして耐熱性を高めたセラミック複合
回路基板を得た。
[実施例3] [圧電素子を有するCR回路] 絶縁体基板と誘電体基板と圧電体基板を組合わせた本発
明によるセラミック複合回路基板を、第3図の断面図に
より説明する。
アルミナ系の絶縁性基板1を用い、その片面に回路パタ
ーン6を導電性ペーストで印刷形成した後、一旦乾燥
し、反対側の面にも導電性ペーストで回路パターン6を
印刷形成し、両面に回路パターン6を形成する。次に、
スルーホール7に銀ペーストを充填し、乾燥し、この絶
縁性基板1を850℃で焼き付けて、回路20を作製する。
次に、抵抗素子9をその上に形成するために、酸化ルテ
ニウムを含む厚膜ペーストインクを形成回路上の必要箇
所にスクリーン印刷技術で印刷形成し、乾燥し、再びこ
の絶縁性基板1を焼成し、厚膜抵抗9を焼き付ける。な
お、この厚膜抵抗用のペーストには、温度係数の大きな
材料を用いた。また、絶縁性基板としては、厚さ100μ
mで、スルーホール7を形成したアルミナ基板を用い
た。
次に、チタン酸ストロンチウム系の誘電体基板2を用い
て、その両面に、コンデンサを含む回路パターン6を導
電性ペーストで印刷形成する。この場合、コンデンサ
は、平板型コンデンサ又はギャップ型コンデンサの両方
の型のコンデンサを利用できる。次に、スルーホール7
に銀ペーストを充填し、乾燥し、この誘電体基板2を85
0℃で焼成し、回路を焼き付け形成し、コンデンサを含
む回路21を得る。
次に、PZT系の圧電体基板11を用いて、その両面に、回
路パターン6を印刷形成する。そのとき、基板を挾んで
対向する箇所に平板電極12、13を設け、圧電素子とす
る。次にスルーホール5に銀ペーストを充填し乾燥し、
この圧電体基板11を850℃で焼成焼き付け処理し、分極
前の圧電素子を有する回路23を作製する。
以上のように作製した3種の基板1、2、11に対して、
その接続箇所に接合用ガラスペースト4を印刷形成す
る。このとき、互いに各基板間で電気的接続を必要とす
る箇所には、ガラスペーストを印刷形成しない。ガラス
ペーストを乾燥した後、以上の必要な電気的接続箇所に
は、ビアホール8を形成するために、銀系ペーストを印
刷形成し、乾燥する。このように処理した3種の基板
1、2、11を、第3図の断面図に示すように、互いに、
回路の接続が取れるように、積層し、各基板がずれない
ように保持しながら、750〜850℃で焼成した。その結
果、第3図の断面図に示すセラミック複合回路基板が作
製された。
実施例2に記載したような処理法により、外部回路と接
続する箇所に、無電解メッキにより、Ni或いはCuメッキ
皮膜10を形成し、更に、それらの表面の酸化を防止し、
ハンダの濡れ性を良くするために、Auメッキを施した。
このようにして作製した第3図の断面図の多層セラミッ
ク複合回路基板に対して、電極12、13を通して、3kV/mm
の電界を印加し、分極処理を行なった。この圧電素子を
含む回路23は、振動センサ或いは焦電効果による温度セ
ンサの役目をする部分である。
以上のように、本発明による多層セラミック複合回路基
板を利用すると、抵抗素子、焦電素子による温度セン
サ、圧電素子による振動センサ又は音響センサを内蔵す
る複合回路基板装置を製作することができる。
なお、本発明で述べた実施例で用いた基板の材料、及び
ガラス材料は、その一例であって、実際には、これに限
定されるものではない。
[発明の効果] 本発明の多層セラミック複合回路基板は、上記のような
構成をとることにより、 第1に、種々の回路素子の特徴を十分に発揮できる高性
能回路基板を作製することができること、 第2に、各種の機能素子を内蔵する複合回路基板ができ
るので、装置の信頼性が高く、回路の小型化及び軽量化
に適する構造の複合回路基板が提供されること、 第3に、さらに、回路全体を高密度に集積できるので、
回路全体の長さも短縮できること、 第4に、回路及び配線材料として、大気中で焼成でき、
導電性の高いAg系又はAg−Pd系ペーストによる導体を使
用しているので、回路の高周波化にも適する多層セラミ
ック複合回路基板が可能になったことなどの技術的効果
が得られた。
【図面の簡単な説明】
第1図は、本発明の多層セラミック複合回路基板の1例
の構造を示す説明断面図である。 第2図は、第1図の多層セラミック複合回路基板に表面
酸化防止とハンダ濡れ性を良くするために外部電極にメ
ッキを施したものを示す説明断面図である。 第3図は、本発明による他の例の多層セラミック複合回
路基板の構造を示す説明断面図である。 [主要部分の符号の説明] 1……アルミナ基板 2……誘電体基板 3……磁性体基板 4……ガラス(ペースト)層 5……導体(ペースト)層 6……回路パターン 7……スルーホール 8……ビアホール 9……抵抗パターン 10……メッキ層 11……圧電体基板 12、13……電極層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠原 義典 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱鉱業セメント株式会社セラミックス研究 所内 (56)参考文献 特開 昭63−220598(JP,A) 特開 昭62−171197(JP,A) 特開 昭62−196811(JP,A) 特開 昭59−17227(JP,A) 特開 昭63−21816(JP,A) 特公 昭50−5374(JP,B1)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】予め個別に焼成され、各々相異なる電気特
    性の材料による、少なくとも2種類のセラミック基板を
    用い、少なくともそれぞれ一方の面にAg系或いはAg−Pd
    系材料の電極を設けた少なくとも2種類のセラミック基
    板とガラス層とで互いに積層してなり、そのセラミック
    基板の少なくとも一部の面においてガラス層により、セ
    ラミック基板を互いに接合してあり、少なくとも1つの
    セラミック基板にはスルーホールを設け、また、少なく
    とも1つのガラス層にはビアホールを設け、それによ
    り、該セラミック基板上に形成された電極パターンの間
    を所望に従って接続し、積層された基板上に、回路及び
    前記の選択した電気特性による機能素子を形成してなる
    ことを特徴とするセラミック複合回路基板。
  2. 【請求項2】前記セラミック基板は、各々絶縁体、誘電
    体、磁性体、圧電体、半導体から所望に従って選択され
    た材料よりなり、各材料のセラミック基板上に、導体電
    極及び/又は抵抗体パターンを設け、必要な機能素子を
    形成してなる請求項1に記載のセラミック複合回路基
    板。
  3. 【請求項3】前記セラミック基板に設けた電極のうち、
    外部と接続するための電極は、積層されたセラミック基
    板のうち最上基板又は/及び底面基板の外側表面に形成
    されており、その外部電極の表面は、ハンダ喰われを生
    じ難いNi、Cuなどの金属でメッキされていることを特徴
    とする特許請求の範囲第1項記載の複合回路基板。
JP63153443A 1988-06-23 1988-06-23 セラミック複合回路基板 Expired - Lifetime JPH0714109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63153443A JPH0714109B2 (ja) 1988-06-23 1988-06-23 セラミック複合回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63153443A JPH0714109B2 (ja) 1988-06-23 1988-06-23 セラミック複合回路基板

Publications (2)

Publication Number Publication Date
JPH01321695A JPH01321695A (ja) 1989-12-27
JPH0714109B2 true JPH0714109B2 (ja) 1995-02-15

Family

ID=15562655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63153443A Expired - Lifetime JPH0714109B2 (ja) 1988-06-23 1988-06-23 セラミック複合回路基板

Country Status (1)

Country Link
JP (1) JPH0714109B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154074A (ja) * 1993-11-29 1995-06-16 Nec Corp 多層プリント基板
JP2000151114A (ja) * 1998-11-11 2000-05-30 Sony Corp 多層基板及びその製造方法
CN114907106B (zh) * 2022-03-30 2023-06-02 电子科技大学 高机械强度宽温宽频MnZn功率铁氧体的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505374A (ja) * 1973-05-28 1975-01-21
JPS5917227A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品の製造方法
JPS62171197A (ja) * 1986-01-23 1987-07-28 ニチコン株式会社 高密度混成集積回路の製造方法
JPH0754778B2 (ja) * 1986-02-22 1995-06-07 三菱マテリアル株式会社 コンデンサ内蔵型セラミツク基板
JPS6321816A (ja) * 1986-07-16 1988-01-29 アルプス電気株式会社 積層セラミツク部品
DE3817126A1 (de) * 1988-05-19 1989-11-30 Krauss Maffei Ag Filterzentrifuge zum trennen von suspensionen

Also Published As

Publication number Publication date
JPH01321695A (ja) 1989-12-27

Similar Documents

Publication Publication Date Title
JP5312043B2 (ja) モノリシックセラミック素子および作製方法
JPH0648666B2 (ja) 積層セラミックコンデンサ及びその製法
US10141116B2 (en) Composite electronic component and resistor device
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JP2002075780A (ja) チップ型電子部品
KR20180028928A (ko) 복합 전자부품 및 저항 소자
JP2003022929A (ja) 積層セラミックコンデンサ
JPH10135073A (ja) 複合セラミック電子部品およびその製造方法
JP2839092B2 (ja) 圧電複合部品及びその製造方法
JPS63300593A (ja) セラミック複合基板
JPH0714109B2 (ja) セラミック複合回路基板
JP2001160691A (ja) ケース基板及び圧電共振部品
JP2002043758A (ja) 多層基板及びその製造方法
JP3473529B2 (ja) 圧電共振部品
JP2703426B2 (ja) 回路基板
JPH06251993A (ja) チップ型電子部品集合体
JP2577583B2 (ja) 積層応用部品
JP3909285B2 (ja) 配線基板
WO2014115358A1 (ja) モジュールおよびその製造方法
JP6728697B2 (ja) 複合電子部品およびこれを備えた実装体
JPH08321406A (ja) 積層型複合素子及びその製造方法
JP3078375B2 (ja) 積層セラミックコンデンサ
JPH1196872A (ja) 複合回路素子
JP2738603B2 (ja) 回路基板
JPH084053B2 (ja) 積層セラミックコンデンサ