JPH01146391A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH01146391A
JPH01146391A JP62306550A JP30655087A JPH01146391A JP H01146391 A JPH01146391 A JP H01146391A JP 62306550 A JP62306550 A JP 62306550A JP 30655087 A JP30655087 A JP 30655087A JP H01146391 A JPH01146391 A JP H01146391A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
hybrid integrated
substrate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62306550A
Other languages
English (en)
Inventor
Kenichi Ishii
石井　研一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62306550A priority Critical patent/JPH01146391A/ja
Publication of JPH01146391A publication Critical patent/JPH01146391A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置の構造に関するものである。
〔従来の技術〕
従来は、セラミック基板に導電性ペーストや、抵抗性ペ
ーストを印刷焼成して低抗体を含む導電路パターンを形
成し、その上に半導体チップや個別のチップ部品を搭載
して混成集積回路装置を形成していた。さらに、小型化
が要求される場合には、基板のおもて面だけでなく裏面
も利用して高集積化を実現していた。
〔発明が解決しようとする問題点〕
しかし上述した従来の技術では、混成集積回路基板の表
裏を利用するだけでは市場要求に対応しきれなくなって
きている。
〔問題点を解決するための手段〕
上記問題点に対し本発明の混成集積回路装置では、主混
成集積回路基板上に副混成集積回路基板を重ねるに際し
、これらの基板をチップコンデンサやチップ抵抗などの
２電櫃を有するチップ部品で接続している。すなわち、
２枚の基板をチップコンデンサやチップ抵抗などの搭載
部品自体で接続することによって３次元的に構成し、実
装密度を増大させている。
〔実施例〕
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例の概略を示す部分り゛親図で
ある。
第１図において、セラミックの主基板１の上には、導電
路パターン２．電極ランド３．低抗体パターン４などが
形成されており、また、周辺にはクリップ端子５が取付
けられている。さらに、電極ランド３には、垂直に立て
たチップコンデンサ６の下方の電極が接続され、上方の
電極には、半導体チップ８を搭載した副基板１１の裏面
に形成されている電極ランドが接続され、副基板１１は
チップコンデンサ６を間に介して主基板１の上に重ねら
れた２重基板構成となっている。
第２図は本発明の他の実施例の側面図である。
第２図において、主基板１と上側の副基板１１と゛は２
個のチップ抵抗７を介して接続された２重基板構成とな
っている。また、主基板１と副基板１１の下面にもパタ
ーンが形成され、ミニモールドＩＣ９などが取付けられ
て、高密度の集積化が図られており、周辺のクリ１ツブ
端子Ｓは直角に曲げられてＤＩＰ型であることに第１図
のフラット型の実施例との違いがある。
なお、第２図において、チップ抵抗７の抵抗値が零のも
のを用いることにより、主基板１と副基板１１とを直接
接続できる。
〔発明の効果〕
以上説明したように本発明は、混成集積回路基板を複数
枚、３次元的につみ重ねることができ、従来の実装面積
に対して、２倍、３倍・・・の実装面積が見込め、大幅
な実装密度の向上効果が得られる。さらに、混成集積回
路装置にする電気回路の中には同一の基板内に納めるに
は不適当なものが時々ある、そのような場合、この構造
であれば、電気回路を適当に分離することもでき特性の
良い混成集積回路装置ができる。
【図面の簡単な説明】
第１図は本発明の一実施例の概略を示す部分斜視図、第
２図は本発明の他の実施例の部分側面図である。 １・・・・・・主基板、２・・・・・・導電路パターン
、３・・・・・・電極ランド、４・・・・・・抵抗体パ
ターン、５・・・・・・クリップ端子、６・・・・・・
チップコンデンサ、７・・・・・・チップ抵抗、訃・・
・・・ＩＣチップ、８ａ・・・・・・保護樹脂、９・・
・・・・ミニモールドＩＣ１１１・・・・・・Ｍｈｌ）
、板。 代理人　弁理士　　内　原　　　晋 菊２図

Claims (1)

    【特許請求の範囲】
  1. 複数の混成集積回路基板が、チップコンデンサやチップ
    抵抗などの２電極を有するチップ部品を介して相互に接
    続されていることを特徴とする混成集積回路装置。
JP62306550A 1987-12-02 1987-12-02 混成集積回路装置 Pending JPH01146391A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62306550A JPH01146391A (ja) 1987-12-02 1987-12-02 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62306550A JPH01146391A (ja) 1987-12-02 1987-12-02 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH01146391A true JPH01146391A (ja) 1989-06-08

Family

ID=17958389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62306550A Pending JPH01146391A (ja) 1987-12-02 1987-12-02 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH01146391A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0996323A2 (en) * 1998-10-07 2000-04-26 TDK Corporation Surface mounting part

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0996323A2 (en) * 1998-10-07 2000-04-26 TDK Corporation Surface mounting part
EP0996323A3 (en) * 1998-10-07 2000-05-03 TDK Corporation Surface mounting part
US6373714B1 (en) 1998-10-07 2002-04-16 Tdk Corporation Surface mounting part
KR100676546B1 (ko) * 1998-10-07 2007-01-30 티디케이가부시기가이샤 표면실장부품

Similar Documents

Publication Publication Date Title
US3555364A (en) Microelectronic modules and assemblies
JPS594873B2 (ja) 印刷配線板
JPH0477469B2 (ja)
JPH01146391A (ja) 混成集積回路装置
JPH0262069A (ja) 半導体装置
JPH0129802Y2 (ja)
JPH0533016Y2 (ja)
JPH03252193A (ja) 配線基板
JPH0429585Y2 (ja)
JPH01217869A (ja) 混成集積回路装置
JPH0631735Y2 (ja) 混成集積回路装置
JPS59119794A (ja) 混成厚膜集積回路
JPS5914394U (ja) 混成集積回路基板
JPH05226518A (ja) 混成集積回路装置
JPH02239577A (ja) 表面実装用混成集積回路
JPS61105827A (ja) セラミツク電子部品
JPS62244199A (ja) 混成集積回路の構造
JPS62213232A (ja) 高密度実装型積層コンデンサ
JP2000164461A (ja) チップ部品
JPH01184984A (ja) 電子回路装置
JPH04245467A (ja) 混成集積機能回路装置
JPS61154002A (ja) チツプ抵抗器
JPS62209892A (ja) 複合チツプ部品の実装方法
JPH0553318B2 (ja)
JPS5834764U (ja) ハイブリツド集積回路