JPH022291B2 - - Google Patents

Info

Publication number
JPH022291B2
JPH022291B2 JP12826184A JP12826184A JPH022291B2 JP H022291 B2 JPH022291 B2 JP H022291B2 JP 12826184 A JP12826184 A JP 12826184A JP 12826184 A JP12826184 A JP 12826184A JP H022291 B2 JPH022291 B2 JP H022291B2
Authority
JP
Japan
Prior art keywords
chip
potential
die pad
hybrid
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12826184A
Other languages
English (en)
Other versions
JPS617646A (ja
Inventor
Yoshitaka Fukuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP12826184A priority Critical patent/JPS617646A/ja
Publication of JPS617646A publication Critical patent/JPS617646A/ja
Publication of JPH022291B2 publication Critical patent/JPH022291B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、ハイブリツドICにおいて、セラミ
ツク多層基板上のICチツプを搭載すべき位置に
あるダイパツドが、このICチツプを正常に動作
させる電位でなかつた場合に、これをICチツプ
の搭載位置を変えることなく、所望の電位の導体
パツドに接続替えし得るハイブリツドICの変更
方法に関する。
［発明の技術的背景とその問題点］ 電子機器の小型化、軽量化が進むにつれ電子部
品の高密度実装化が一段と強く要請されるように
なつてきた。
このような背景のもとで、ハイブリツドICは、
モノリシツクICでは実現が困難な大電力・高電
圧分野の各種回路や、多品種少量生産あるいは多
機能化に好適するところから、その応用分野は急
速に拡大してきている。
このようなハイブリツドICは、客先ニーズに
応じて開発設計を行ない、試作品を評価して必要
な修正を行ない、所期の機能が発揮されることを
確認した後、製品生産に入るのが一般的である
が、最近では開発設計から生産までの時間的余裕
が少ないことが多いため、特に少量生産品では、
試作品の試作評価と製品の生産とを平行して進行
させる必要を生ずる場合が少なくない。
このような場合、試作品の評価時にICチツプ
が所期の電位とは異なる電位のダイパツド上に設
置されていることが判明した際には、従来はいち
いちセラミツク多層基板を作り直していたが、こ
れには多くの工数と時間を必要とするため、ロス
が増大する上、時間的に客先要望に応じられなく
なるおそれがあつた。
［発明の目的］ 本発明は背景技術における上述のような不都合
な除去すべくなされたもので、ICチツプの搭載
位置を変えることなく、ICチツプを所望の電位
の導体パツドに接続替えできるようにしたハイブ
リツドICの変更方法を提供することを目的とす
る。
［発明の概要］ すなわち、本発明のハイブリツドICの変更方
法は、ICチツプの搭載面に、搭載すべき位置に
あるダイパツドの電位と異なる所望の電位をもた
せる方法において、前記ダイパツドの表面に絶縁
層を設け、この絶縁層上から所望の電位を有する
パツドへかけて導電層を設けるとともに、前記表
面に絶縁層および導電層を設けたダイパツド上
に、前記絶縁層および導電層を介してICチツプ
を搭載することを特徴とするものである。
［発明の実施例］ 以下、図面を参照して本発明の実施例を説明す
る。
第２図は、一般的なハイブリツドICにおける
ICチツプ搭載部を示すものである。
同図において、セラミツク層１内にパターン配
線２ａ，２ｂ，２ｃを配設したセラミツク多層基
板３には、それぞれ配線パターン２ａ〜２ｃに電
気的に接続されたボンデイングパツド４ａ，４ｂ
とダイパツド５が形成されている。
ダイパツド５上にはICチツプ６が搭載され、
その端子（インナーボンデイングパツド）はボン
ド線７ａ，７ｂによりボンデイングパツド４ａ，
４ｂに接続されている。
このようなハイブリツドICにおいては、ICチ
ツプの裏面は通常所定の電位に固定して使用さ
れ、誤つた電位のダイパツドに接続されると、誤
動作したり破壊することがある。
例えば、ICチツプ６がTTL素子である場合に
は、その裏面を接地電位に保つ必要があり、ま
た、ICチツプ６がＣ−MOS素子から成る場合に
は、その裏面を電源電位に保つ必要がある。
仮に、当初の設計ではICチツプ６としてＣ−
MOS素子を使用する予定であつたところ、試作
品の評価の結果、これをTTL素子にリプレース
する必要が生じたような場合には、ICチツプ６
が固着されているダイパツド５に連なる配線２ｂ
を接地電位に変更する必要を生じる。
しかしながら、配線２ｂには他のチツプ部品が
多数接続されているため、その電位を変更するこ
とは通常不可能である。
一方、ダイパツド５の近傍に接地電位の他のダ
イパツド、ボンデイングパツド等の導体パツドが
あれば、ICチツプ６をそこに移し替えればよい
が、ハイブリツドICは実装化密度を極限値まで
高めるよう設計されているため、ICチツプ６を
移し替えできるスペースがないことの方が多い。
このような場合、本発明においては、ダイパツ
ド５からICチツプ６を一旦取外し、第１図に示
すように、ダイパツド５の表面に非導電性エポキ
シ樹脂を塗布してキユアさせ、絶縁層８を形成し
た後、その上面と、その近くになる接地電位のボ
ンデイングパツド４ａと、それらの間の基板表面
に導電性エポキシ樹脂等を塗布して導電層９を形
成する。
このようにしてダイパツド５上に接地電位の導
電層９を形成した後、その上にTTL素子等から
成るICチツプ１０を搭載して導電性エポキシ樹
脂１１等により接着させ、ボンド線７ａ，７ｂの
先端をICチツプ１０の端子に接続する。
上述のようにすることにより、ICチツプ１０
を電源電位にあるダイパツド５上に固定しなが
ら、その裏面電位を接地電位に保つことができ
る。
なお、以上の説明では、ダイパツド５上のIC
チツプ６としてその裏面電位を接地電位で使用す
ることが必要なTTL素子１０にリプレースする
例につき説明したが、本発明はこれに限定される
ものではなく、ある電位にあるダイパツド５上に
設置されたICチツプ６の裏面を、他の任意の電
位のボンデイングパツド４ａ，４ｂに接続して使
用する場合に広く適用することができる。
［発明の効果］ 上述の如く、本発明によれば、ある電位にある
ダイパツド上に設置したICチツプの裏面電位を
所望の電位に保つことができるので、基板自体を
手直しすることなく、また、適切な電位のダイパ
ツドが近くになくとも対処することができ、従つ
て、ハイブリツドICの変更を簡単に実行するこ
とが可能となる。
【図面の簡単な説明】
第１図は本発明の実施例を説明する縦断面図、
第２図は本発明の適用前の一般的なハイブリツド
ICを示す縦断面図である。 １……基板、２ａ〜２ｃ……配線、３……セラ
ミツク多層基板、４ａ，４ｂ……ボンデイングパ
ツド、５……ダイパツド、６，１０……ICチツ
プ、７ａ，７ｂ……ボンド線、８……絶縁層、９
……導電層、１１……導電性エポキシ樹脂。

Claims (1)

  1. 【特許請求の範囲】 １ ICチツプの搭載面に、搭載すべき位置にあ
    るダイパツドの電位と異なる所望の電位をもたせ
    る方法において、前記ダイパツドの表面に絶縁層
    を設け、この絶縁層上から所望の電位を有するパ
    ツドへかけて導電層を設けるとともに、前記表面
    に絶縁層および導電層を設けたダイパツド上に、
    前記絶縁層および導電層を介してICチツプを搭
    載することを特徴とするハイブリツドICの変更
    方法。 ２ 絶縁層が非導電性エポキシ樹脂であり、導電
    層が導電性エポキシ樹脂である特許請求の範囲第
    １項記載のハイブリツドICの変更方法。
JP12826184A 1984-06-21 1984-06-21 ハイブリツドｉｃの変更方法 Granted JPS617646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12826184A JPS617646A (ja) 1984-06-21 1984-06-21 ハイブリツドｉｃの変更方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12826184A JPS617646A (ja) 1984-06-21 1984-06-21 ハイブリツドｉｃの変更方法

Publications (2)

Publication Number Publication Date
JPS617646A JPS617646A (ja) 1986-01-14
JPH022291B2 true JPH022291B2 (ja) 1990-01-17

Family

ID=14980470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12826184A Granted JPS617646A (ja) 1984-06-21 1984-06-21 ハイブリツドｉｃの変更方法

Country Status (1)

Country Link
JP (1) JPS617646A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0558354A (ja) * 1991-08-29 1993-03-09 Iseki & Co Ltd クロ−ラ式走行装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001931A1 (fr) 2000-06-29 2002-01-03 Mitsubishi Denki Kabushiki Kaisha Module de substrat multicouche et terminal sans fil portable
JP4662507B1 (ja) * 2009-11-05 2011-03-30 株式会社椿本チエイン 噛合チェーン

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0558354A (ja) * 1991-08-29 1993-03-09 Iseki & Co Ltd クロ−ラ式走行装置

Also Published As

Publication number Publication date
JPS617646A (ja) 1986-01-14

Similar Documents

Publication Publication Date Title
US5604673A (en) Low temperature co-fired ceramic substrates for power converters
US6902951B2 (en) Electronic device configured as a multichip module, leadframe, panel with leadframe positions, and method for producing the electronic device
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JPH07183333A (ja) 電子パッケージおよびその作製方法
US5473190A (en) Tab tape
US4949220A (en) Hybrid IC with heat sink
KR940006187Y1 (ko) 반도체장치
US6101098A (en) Structure and method for mounting an electric part
JPH06508723A (ja) 集積回路に電源を供給する方法
JPH022291B2 (ja)
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JPH0365662B2 (ja)
JPS617657A (ja) マルチチツプパツケ−ジ
JP3090115B2 (ja) 半導体装置およびその製造方法
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
JPH04129250A (ja) 薄型混成集積回路基板
JPS58178544A (ja) リ−ドフレ−ム
KR960019683A (ko) 반도체 장치
JP3740197B2 (ja) 電子部品、電子部品製造用基板および電子部品の製造方法
JPH06132473A (ja) ハイブリッドｉｃ
JPH0741161Y2 (ja) 混成集積回路
JPS617658A (ja) ハイブリツドｉｃの接続変更方法
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
JPH02116152A (ja) 混成集積回路装置