JPH07183333A - 電子パッケージおよびその作製方法 - Google Patents
電子パッケージおよびその作製方法Info
- Publication number
- JPH07183333A JPH07183333A JP6206560A JP20656094A JPH07183333A JP H07183333 A JPH07183333 A JP H07183333A JP 6206560 A JP6206560 A JP 6206560A JP 20656094 A JP20656094 A JP 20656094A JP H07183333 A JPH07183333 A JP H07183333A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductive elements
- solder
- electronic package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
Abstract
(57)【要約】
【目的】 半導体デバイス（チップ）上のコンタクト・
サイトを回路基板（ＰＣＢ）上の各導電体に接続するた
めにフレキシブル回路基板を用いる電子パッケージおよ
びその作製方法を提供する。 【構成】 フレキシブル回路基板１３は半田要素５１を
用いてＰＣＢ１１に接続されるが、その半田要素は、半
導体デバイス１５をフレキシブル回路基板の導電要素２
７に接続する前にフレキシブル回路基板に取り付けられ
る。これらの導電要素は熱圧着によって半導体デバイス
のコンタクト・サイトに接続される。この接続は、フレ
キシブル基板の開口を通して行なわれる。
サイトを回路基板（ＰＣＢ）上の各導電体に接続するた
めにフレキシブル回路基板を用いる電子パッケージおよ
びその作製方法を提供する。 【構成】 フレキシブル回路基板１３は半田要素５１を
用いてＰＣＢ１１に接続されるが、その半田要素は、半
導体デバイス１５をフレキシブル回路基板の導電要素２
７に接続する前にフレキシブル回路基板に取り付けられ
る。これらの導電要素は熱圧着によって半導体デバイス
のコンタクト・サイトに接続される。この接続は、フレ
キシブル基板の開口を通して行なわれる。
Description
【０００１】
【産業上の利用分野】本発明は、電子パッケージング構
造体（アセンブリ）に関し、特にその一部にフィルム状
のフレキシブル回路基板を用いた構造体に関するもので
ある。さらに詳しくは、本発明は情報処理システム（コ
ンピュータ）の分野に用いることのできるパッケージン
グ構造体に関するものである。
造体（アセンブリ）に関し、特にその一部にフィルム状
のフレキシブル回路基板を用いた構造体に関するもので
ある。さらに詳しくは、本発明は情報処理システム（コ
ンピュータ）の分野に用いることのできるパッケージン
グ構造体に関するものである。
【０００２】
【従来の技術】米国特許出願第０７／９０３，８３８号
明細書には、２つのフレキシブル回路基板を有する集積
回路（ＩＣ）パッケージについて記述されている。上記
２つのフレキシブル回路基板はそれぞれ、基板の開口を
通じて半導体チップに接合したリード線を有している。
このような接合とすることにより、種々ある接合技術の
中で、熱圧着を用いることが可能となる。上記リード線
はその後、エポキシなどのポリマーで封止することがで
きる。上記２つのフレキシブル基板は第３の共通のフレ
キシブル基板によって電気的に接続される。この基板に
よりチップが他の基板に接続される。平行に配したチッ
プはエラストマーを用いてヒート・シンクに押し付け、
熱の分散を可能とする。
明細書には、２つのフレキシブル回路基板を有する集積
回路（ＩＣ）パッケージについて記述されている。上記
２つのフレキシブル回路基板はそれぞれ、基板の開口を
通じて半導体チップに接合したリード線を有している。
このような接合とすることにより、種々ある接合技術の
中で、熱圧着を用いることが可能となる。上記リード線
はその後、エポキシなどのポリマーで封止することがで
きる。上記２つのフレキシブル基板は第３の共通のフレ
キシブル基板によって電気的に接続される。この基板に
よりチップが他の基板に接続される。平行に配したチッ
プはエラストマーを用いてヒート・シンクに押し付け、
熱の分散を可能とする。
【０００３】上述したタイプの従来の電子パッケージン
グ構造体には、例えば、米国特許第４，８４９，８５６
号、第４，９１４，５５１号、第４，９６２，４１６
号、ならびに第４，９６５，７００号の各明細書に記述
されたものがある。また、関連した構造体について、米
国特許第５，０５７，９６９号、第５，１１５，９６４
号、第５，１３３，４９５号、ならびに第５，２０３，
０７５号の各明細書に記述されている。これらの特許に
開示されている上述のようなパッケージング構造体は一
般に、少なくとも一枚の薄膜のフレキシブル回路基板を
その一部に用いている。このような回路基板は典型的
に、少なくとも一つの回路層（例えば、クロム−銅−ク
ロム）を有する薄い誘電体（例えば、ポリイミド）の層
をその上に有している。この薄膜フレキシブル回路基板
は、他の回路基板（例えば、印刷配線板）上に配置して
電気的に接続することができ、従って、薄膜基板の各
部、すなわち回路基板の回路に接続された半導体デバイ
ス（チップ）を、上記他の回路基板上の対応する回路に
電気的に接続することができる。上記米国特許第４，８
４９，８５６号、第４，９１４，５５１号、第４，９６
２，４１６号、ならびに第５，０５７，９６９号の各明
細書には、このようなパッケージング構造体の代表例が
示されており、そこではこの接続手段が用いられてい
る。
グ構造体には、例えば、米国特許第４，８４９，８５６
号、第４，９１４，５５１号、第４，９６２，４１６
号、ならびに第４，９６５，７００号の各明細書に記述
されたものがある。また、関連した構造体について、米
国特許第５，０５７，９６９号、第５，１１５，９６４
号、第５，１３３，４９５号、ならびに第５，２０３，
０７５号の各明細書に記述されている。これらの特許に
開示されている上述のようなパッケージング構造体は一
般に、少なくとも一枚の薄膜のフレキシブル回路基板を
その一部に用いている。このような回路基板は典型的
に、少なくとも一つの回路層（例えば、クロム−銅−ク
ロム）を有する薄い誘電体（例えば、ポリイミド）の層
をその上に有している。この薄膜フレキシブル回路基板
は、他の回路基板（例えば、印刷配線板）上に配置して
電気的に接続することができ、従って、薄膜基板の各
部、すなわち回路基板の回路に接続された半導体デバイ
ス（チップ）を、上記他の回路基板上の対応する回路に
電気的に接続することができる。上記米国特許第４，８
４９，８５６号、第４，９１４，５５１号、第４，９６
２，４１６号、ならびに第５，０５７，９６９号の各明
細書には、このようなパッケージング構造体の代表例が
示されており、そこではこの接続手段が用いられてい
る。
【０００４】今日作製されている薄膜フレキシブル回路
基板は、情報処理システムの分野で望まれるいくつかの
長所（例えば、高密度、柔軟性、製造が比較的容易であ
ることなど）を備えている。
基板は、情報処理システムの分野で望まれるいくつかの
長所（例えば、高密度、柔軟性、製造が比較的容易であ
ることなど）を備えている。
【０００５】以下の説明から分るように、本発明ではこ
のようなフレキシブル回路基板を、精密な半田技術と組
み合せて容易に用いることができ、比較的高密度の電子
パッケージ構造体を作製することができる。このような
半田技術は、本出願の出願人によって開発され非常に成
功裏に用いられたものであり、結果としての製品を比較
的低コストで得ることを可能とするものである。このよ
うな精密半田処理の例は、上記米国特許第５，１３３，
４５９号および第５，２０３，０７５号の各明細書に詳
しく記述されている。
のようなフレキシブル回路基板を、精密な半田技術と組
み合せて容易に用いることができ、比較的高密度の電子
パッケージ構造体を作製することができる。このような
半田技術は、本出願の出願人によって開発され非常に成
功裏に用いられたものであり、結果としての製品を比較
的低コストで得ることを可能とするものである。このよ
うな精密半田処理の例は、上記米国特許第５，１３３，
４５９号および第５，２０３，０７５号の各明細書に詳
しく記述されている。
【０００６】米国特許第５，１３３，４９５号および第
５，２０３，０７５号の各明細書に記述されているよう
に、小さい半田要素（例えば、ボール）が回路基板上に
正確に配置され、十分にかつ効果的に基板が相互接続さ
れる。
５，２０３，０７５号の各明細書に記述されているよう
に、小さい半田要素（例えば、ボール）が回路基板上に
正確に配置され、十分にかつ効果的に基板が相互接続さ
れる。
【０００７】以下の説明から分るように、本発明は、上
記半田要素を正確に半導体デバイス（チップ；最終的な
パッケージ構造体の一部を形成する）の下に直接配置で
きるとき、上記半田技術および同様の半田技術を、フレ
キシブル回路基板の使用と組み合せることを可能とし、
また、フレキシブル回路基板の一部を形成する導電要素
を上記半導体デバイスに電気的に接続する効果的な手段
を与える。本発明はこれらの有利な教示を従来のいくぶ
ん大まかな手法（熱圧着）と組み合せることにより、上
記手法の既知の長所からも利益（例えば、低コスト化）
を得ている。
記半田要素を正確に半導体デバイス（チップ；最終的な
パッケージ構造体の一部を形成する）の下に直接配置で
きるとき、上記半田技術および同様の半田技術を、フレ
キシブル回路基板の使用と組み合せることを可能とし、
また、フレキシブル回路基板の一部を形成する導電要素
を上記半導体デバイスに電気的に接続する効果的な手段
を与える。本発明はこれらの有利な教示を従来のいくぶ
ん大まかな手法（熱圧着）と組み合せることにより、上
記手法の既知の長所からも利益（例えば、低コスト化）
を得ている。
【０００８】本明細書の教示によって直ちに認識できる
上述した特徴および他の特徴を備えた電子パッケージン
グ構造体およびその作製方法は、当該技術分野において
重要な進歩をもたらすものとなろう。
上述した特徴および他の特徴を備えた電子パッケージン
グ構造体およびその作製方法は、当該技術分野において
重要な進歩をもたらすものとなろう。
【０００９】
【発明が解決しようとする課題】従って本発明の目的
は、以下に説明する種々の特徴を有するパッケージおよ
びその作製方法を提供することによって、電子パッケー
ジングの技術を高めることである。
は、以下に説明する種々の特徴を有するパッケージおよ
びその作製方法を提供することによって、電子パッケー
ジングの技術を高めることである。
【００１０】
【課題を解決するための手段】本発明は、第１の複数の
導電体を備えた面を有する第１の回路基板と、第１の回
路基板に電気的に接続され、第１の複数の導電要素を備
えた面を有する第２の回路基板とを備え、上記第２の回
路基板は材質的にフレキシブルであって少なくとも一つ
の開口を有し、そして複数のコンタクト・サイトを有し
て第２の基板にその一方の面に沿って電気的に接続され
た半導体デバイスを備えた電子パッケージを与える。第
２のフレキシブル回路基板の第１の複数の導電要素の中
の選択されたものは、開口を通じて、半導体デバイスの
コンタクト・サイトの中の選択されたもののそれぞれに
電気的に接続される。一方、前記半導体デバイスの反対
側の、第２の回路基板の第２の面に沿って設けられてい
る導電要素中の選択されたものは、第１の回路基板上の
導電要素の中の選択されたもののそれぞれに半田付けさ
れる。
導電体を備えた面を有する第１の回路基板と、第１の回
路基板に電気的に接続され、第１の複数の導電要素を備
えた面を有する第２の回路基板とを備え、上記第２の回
路基板は材質的にフレキシブルであって少なくとも一つ
の開口を有し、そして複数のコンタクト・サイトを有し
て第２の基板にその一方の面に沿って電気的に接続され
た半導体デバイスを備えた電子パッケージを与える。第
２のフレキシブル回路基板の第１の複数の導電要素の中
の選択されたものは、開口を通じて、半導体デバイスの
コンタクト・サイトの中の選択されたもののそれぞれに
電気的に接続される。一方、前記半導体デバイスの反対
側の、第２の回路基板の第２の面に沿って設けられてい
る導電要素中の選択されたものは、第１の回路基板上の
導電要素の中の選択されたもののそれぞれに半田付けさ
れる。
【００１１】また本発明は、複数の導電体を有する第１
の回路基板を用意し、第１の複数の導電要素を備えた面
を有し、少なくとも一つの開口を有する第２の回路基板
を用意し、前記導電要素は前記開口をブリッジし、前記
第２の回路基板の前記第１の複数の導電要素のそれぞれ
に、複数の半田要素を取り付け、複数のコンタクト・サ
イトを有する半導体デバイスを用意し、第１の複数の導
電要素の中の選択されたものを、第２の回路基板の開口
を通じて、半導体デバイスのコンタクト・サイトのそれ
ぞれに接合し、その後、第１の複数の導電要素のそれぞ
れの上にある複数の半田要素を第１の回路基板の導電体
のそれぞれに接合するステップを含む電子パッケージの
作製方法を与える。
の回路基板を用意し、第１の複数の導電要素を備えた面
を有し、少なくとも一つの開口を有する第２の回路基板
を用意し、前記導電要素は前記開口をブリッジし、前記
第２の回路基板の前記第１の複数の導電要素のそれぞれ
に、複数の半田要素を取り付け、複数のコンタクト・サ
イトを有する半導体デバイスを用意し、第１の複数の導
電要素の中の選択されたものを、第２の回路基板の開口
を通じて、半導体デバイスのコンタクト・サイトのそれ
ぞれに接合し、その後、第１の複数の導電要素のそれぞ
れの上にある複数の半田要素を第１の回路基板の導電体
のそれぞれに接合するステップを含む電子パッケージの
作製方法を与える。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１、図２に本発明の一実施例の電子パッケ
ージ１０を示す。パッケージ１０は第１の回路基板１
１、第２の回路基板１３、ならびに半導体デバイス（チ
ップ）１５を備えている。
説明する。図１、図２に本発明の一実施例の電子パッケ
ージ１０を示す。パッケージ１０は第１の回路基板１
１、第２の回路基板１３、ならびに半導体デバイス（チ
ップ）１５を備えている。
【００１３】基板１１は望ましくは印刷配線板（ＰＣ
Ｂ）とし、この基板は既知のように、その内部および／
またはその上に一つ以上の導電面を備えた誘電体材料１
７を有している。このような導電面は従来より良く知ら
れているように、ＰＣＢにおける信号の伝達、電源の供
給、および／またはグランドのために典型的に用いられ
る。ＰＣＢはまた、良く知られているように、誘電体１
７の内部に間隔をおいて配置した複数の導電体を含むこ
ともできる。図１の実施例では、基板１１は、その上に
複数の導電体２１を有する少なくとも一つの上面１９を
含み、それによって基板１１、従ってパッケージ１０に
おける信号伝達を可能としている。これらの導電体２１
のそれぞれは、既知のように銅とすることが望ましい。
導電体２１は既知のようにフラット・パッドなどとする
ことができ、また既知のように配線とすることもでき
る。また、この導電体は従来より知られているように内
部の所定の導電面（図示せず）に電気的に接続すること
も可能である（例えば、メッキ・スルーホール（図示せ
ず）を用いて）。
Ｂ）とし、この基板は既知のように、その内部および／
またはその上に一つ以上の導電面を備えた誘電体材料１
７を有している。このような導電面は従来より良く知ら
れているように、ＰＣＢにおける信号の伝達、電源の供
給、および／またはグランドのために典型的に用いられ
る。ＰＣＢはまた、良く知られているように、誘電体１
７の内部に間隔をおいて配置した複数の導電体を含むこ
ともできる。図１の実施例では、基板１１は、その上に
複数の導電体２１を有する少なくとも一つの上面１９を
含み、それによって基板１１、従ってパッケージ１０に
おける信号伝達を可能としている。これらの導電体２１
のそれぞれは、既知のように銅とすることが望ましい。
導電体２１は既知のようにフラット・パッドなどとする
ことができ、また既知のように配線とすることもでき
る。また、この導電体は従来より知られているように内
部の所定の導電面（図示せず）に電気的に接続すること
も可能である（例えば、メッキ・スルーホール（図示せ
ず）を用いて）。
【００１４】一つの例では、基板１１の厚さは約１．５
２４ｍｍ（０．０６０インチ）とし、全部で４つの内部
導電面を設けた（図の外部面の他に）。
２４ｍｍ（０．０６０インチ）とし、全部で４つの内部
導電面を設けた（図の外部面の他に）。
【００１５】第２の回路基板１３は十分にフレキシブル
であり、少なくとも一つの誘電体層２３を有している。
誘電体層２３は少なくとも一つの面（図１の下側の面）
を有し、その面２５には数個の導電要素２７を備えてい
る。基板１３は基板１１に次のようにして電気的に接続
する。すなわち、導電要素２７の中の所望のものをそれ
ぞれ、導電体２１の中の所望のものに電気的に接続す
る。以下に述べるように、この接続は半田付けによって
行なう。
であり、少なくとも一つの誘電体層２３を有している。
誘電体層２３は少なくとも一つの面（図１の下側の面）
を有し、その面２５には数個の導電要素２７を備えてい
る。基板１３は基板１１に次のようにして電気的に接続
する。すなわち、導電要素２７の中の所望のものをそれ
ぞれ、導電体２１の中の所望のものに電気的に接続す
る。以下に述べるように、この接続は半田付けによって
行なう。
【００１６】基板１３は薄い（例えば、厚さ０．０５０
８ｍｍ（０．００２インチ））ポリイミド誘電体層（２
３）とすることが望ましく、また面２５の図中下側の導
電要素２７は銅とすることが望ましい。フレキシブル回
路基板に、ポリイミドおよび銅の導電要素を用いいるこ
とは従来より行なわれているので、さらなる説明は省略
する。図１の実施例において、各導電要素２７は、導電
体２１と同様、配線などである他に、金属パッドであっ
てもよい。また、重要なことであるが、基板１３の各開
口をブリッジするための導電要素は、開口を横断して突
出する銅のリード線であることが望ましく、そして細長
い形状であることが望ましい（図２）。
８ｍｍ（０．００２インチ））ポリイミド誘電体層（２
３）とすることが望ましく、また面２５の図中下側の導
電要素２７は銅とすることが望ましい。フレキシブル回
路基板に、ポリイミドおよび銅の導電要素を用いいるこ
とは従来より行なわれているので、さらなる説明は省略
する。図１の実施例において、各導電要素２７は、導電
体２１と同様、配線などである他に、金属パッドであっ
てもよい。また、重要なことであるが、基板１３の各開
口をブリッジするための導電要素は、開口を横断して突
出する銅のリード線であることが望ましく、そして細長
い形状であることが望ましい（図２）。
【００１７】上述のように、基板１３は少なくとも一つ
の開口３１を有し、図２に示すように、基板１３のセグ
メント部３３を取り囲む、連続的な形となっている。し
かし本発明はこれに限定されるものではなく、基板のポ
リイミド層に所定の形の個別の開口が配置され、各リー
ド線により各開口をブリッジするようになっていてもよ
い。取り囲む形の連続的な開口３１を設けた場合には、
各ブリッジ・リード線２７は、それが基板１３の下面に
配置されているか、あるいは上面に配置されているか
（あるいは両面に配置されているか）にかかわらず、セ
グメント部３３を基板の他の部分に対して位置合わせし
て配置する役割を果たす。
の開口３１を有し、図２に示すように、基板１３のセグ
メント部３３を取り囲む、連続的な形となっている。し
かし本発明はこれに限定されるものではなく、基板のポ
リイミド層に所定の形の個別の開口が配置され、各リー
ド線により各開口をブリッジするようになっていてもよ
い。取り囲む形の連続的な開口３１を設けた場合には、
各ブリッジ・リード線２７は、それが基板１３の下面に
配置されているか、あるいは上面に配置されているか
（あるいは両面に配置されているか）にかかわらず、セ
グメント部３３を基板の他の部分に対して位置合わせし
て配置する役割を果たす。
【００１８】フレキシブル基板１３はさらに望ましくは
導電要素２７′の第２の層を、面２５の反対側の面２
５′に有している。要素２７′は要素２７と同様の構成
とすることができ、また同様の導電材料とすることがで
きる。また、要素２７′を所望の要素２７に、例えば既
知のメッキ・スルーホール技術を用いて、接続すること
も本発明に含まれる。図１にその代表例を符号３５によ
って示す。開口３１のブリッジのためのものを除いて、
すべての要素２７，２７′はこのような導電スルーホー
ルによって相互に接続することができる。図１には、開
口をブリッジする、少なくとも一つの導電要素２７′を
示す。図２では、数本のこのようなブリッジのための導
電要素２７′を、数本の下側のブリッジ導電要素２７と
共に示す。図に示したブリッジ導電要素の数はあくまで
も一例であり、本発明はこれに限定されるものではな
い。具体的には、下側ブリッジ導電要素２７の数は例え
ば全部で６０本とし、一方、上側ブリッジ導電要素２
７′の数は５６０本とすることができる。
導電要素２７′の第２の層を、面２５の反対側の面２
５′に有している。要素２７′は要素２７と同様の構成
とすることができ、また同様の導電材料とすることがで
きる。また、要素２７′を所望の要素２７に、例えば既
知のメッキ・スルーホール技術を用いて、接続すること
も本発明に含まれる。図１にその代表例を符号３５によ
って示す。開口３１のブリッジのためのものを除いて、
すべての要素２７，２７′はこのような導電スルーホー
ルによって相互に接続することができる。図１には、開
口をブリッジする、少なくとも一つの導電要素２７′を
示す。図２では、数本のこのようなブリッジのための導
電要素２７′を、数本の下側のブリッジ導電要素２７と
共に示す。図に示したブリッジ導電要素の数はあくまで
も一例であり、本発明はこれに限定されるものではな
い。具体的には、下側ブリッジ導電要素２７の数は例え
ば全部で６０本とし、一方、上側ブリッジ導電要素２
７′の数は５６０本とすることができる。
【００１９】チップ１５は、その底面に所定のパターン
で間隔をおいて配置された複数のコンタクト・サイト４
１を含んでいる。このようなコンタクト・サイトは従来
より知られており、半導体チップ上に典型的に設けられ
ている。本発明の一実施例では、本発明のパッケージ構
造体に用いる一つのチップに全部で６２０個のこのよう
なサイトを設けた。なお、図２に示したサイト４１はあ
くまでも説明のためのものであり、本発明はこれに限定
されるものではない。
で間隔をおいて配置された複数のコンタクト・サイト４
１を含んでいる。このようなコンタクト・サイトは従来
より知られており、半導体チップ上に典型的に設けられ
ている。本発明の一実施例では、本発明のパッケージ構
造体に用いる一つのチップに全部で６２０個のこのよう
なサイトを設けた。なお、図２に示したサイト４１はあ
くまでも説明のためのものであり、本発明はこれに限定
されるものではない。
【００２０】本発明では、基板１３の下側のブリッジ導
電要素２７からいくつかを選択し、それらを、チップ１
５上のコンタクト・サイト４１の選択したものに熱圧着
する。さらに、上側のブリッジ導電要素２７′も同様に
取り付ける。重要なことであるが、要素２７，２７′の
両方の取り付けは、基板１３の開口３１を横断するよう
に行なわれる。さらに重要なことであるが、この比較的
大まかな取り付け（熱圧着）は、本発明の構造体を作製
する手順の一部として、下側導電要素２７に半田要素
（ボール）を取り付けることによって行なう。この半田
付けについては以下にさらに詳しく説明する。熱圧着は
マイクロ電子技術において既知の手法であり、従ってさ
らなる説明は省略する。
電要素２７からいくつかを選択し、それらを、チップ１
５上のコンタクト・サイト４１の選択したものに熱圧着
する。さらに、上側のブリッジ導電要素２７′も同様に
取り付ける。重要なことであるが、要素２７，２７′の
両方の取り付けは、基板１３の開口３１を横断するよう
に行なわれる。さらに重要なことであるが、この比較的
大まかな取り付け（熱圧着）は、本発明の構造体を作製
する手順の一部として、下側導電要素２７に半田要素
（ボール）を取り付けることによって行なう。この半田
付けについては以下にさらに詳しく説明する。熱圧着は
マイクロ電子技術において既知の手法であり、従ってさ
らなる説明は省略する。
【００２１】図２では、各ブリッジ導電要素２７，２
７′は長方形であり、隣接する開口３１を横断して延在
している。図から分るように、これらは対応する各導電
要素（２７あるいは２７′）に電気的に接続されてお
り、これらの要素を含む所望の回路を形成している。
７′は長方形であり、隣接する開口３１を横断して延在
している。図から分るように、これらは対応する各導電
要素（２７あるいは２７′）に電気的に接続されてお
り、これらの要素を含む所望の回路を形成している。
【００２２】最も重要なことであるが、図１と図２とを
比較して分るように、本発明は、フレキシブル回路基板
の両面上の導電要素をチップに効果的に接続する手段を
与えることができ、同時に、上記導電要素と、より固い
他の基板（例えば、ＰＣＢ）上の各導電体とを電気的に
効果的に接続することを可能とする。この後者の接続の
際、半田要素を効果的に用い、独特の手法として、それ
らをチップとは反対側のフレキシブル基板の面上で、チ
ップの直下に配置する。図２より分るように、数個の半
田要素５１を、基板１３のセグメント３３上で、チップ
１５の直下に設けることができる（基板の他の選択され
た部分に設けた、より多くの半田要素５１に加えて）。
比較して分るように、本発明は、フレキシブル回路基板
の両面上の導電要素をチップに効果的に接続する手段を
与えることができ、同時に、上記導電要素と、より固い
他の基板（例えば、ＰＣＢ）上の各導電体とを電気的に
効果的に接続することを可能とする。この後者の接続の
際、半田要素を効果的に用い、独特の手法として、それ
らをチップとは反対側のフレキシブル基板の面上で、チ
ップの直下に配置する。図２より分るように、数個の半
田要素５１を、基板１３のセグメント３３上で、チップ
１５の直下に設けることができる（基板の他の選択され
た部分に設けた、より多くの半田要素５１に加えて）。
【００２３】本発明の望ましい実施例では、半田要素５
１は最初は、下側の導電体２７の選択されたものに、上
記米国特許第５，２０３，０７５号明細書に詳しく記述
されているような手順によって、設ける。具体的には、
半田ペースト（図示せず）を望ましくこれらの選択され
た要素２７に塗布し、次に球形の半田部材（ボール）を
ペースト上に配置する。その後、加熱してペーストをボ
ール状にさせ、そして半田ボールのまわりに凝固させ
る。半田としては２種類のものを用いる。望ましいペー
ストとしては、すず：鉛が６３：３７の半田を用い、一
方、個々の半田ボールにはすず：鉛が１０：９０の半田
を用いる。後者は半田ペーストより高い融点を有してお
り、そのことは、米国特許第５，２０３，０７５号明細
書に示されているように、いくつかの点で有利である。
１は最初は、下側の導電体２７の選択されたものに、上
記米国特許第５，２０３，０７５号明細書に詳しく記述
されているような手順によって、設ける。具体的には、
半田ペースト（図示せず）を望ましくこれらの選択され
た要素２７に塗布し、次に球形の半田部材（ボール）を
ペースト上に配置する。その後、加熱してペーストをボ
ール状にさせ、そして半田ボールのまわりに凝固させ
る。半田としては２種類のものを用いる。望ましいペー
ストとしては、すず：鉛が６３：３７の半田を用い、一
方、個々の半田ボールにはすず：鉛が１０：９０の半田
を用いる。後者は半田ペーストより高い融点を有してお
り、そのことは、米国特許第５，２０３，０７５号明細
書に示されているように、いくつかの点で有利である。
【００２４】本発明の他の実施例では、ペーストを用い
る必要はなく、その代りに、個々の球形の半田要素（ボ
ール）を各導電要素に対して位置合わせし、そして加熱
し、ボールを部分的に変形させて（溶融させる）、要素
２７に接続する。このような処理は、上記米国特許第
５，１３３，４９５号明細書に記述されているものと同
様のものである。
る必要はなく、その代りに、個々の球形の半田要素（ボ
ール）を各導電要素に対して位置合わせし、そして加熱
し、ボールを部分的に変形させて（溶融させる）、要素
２７に接続する。このような処理は、上記米国特許第
５，１３３，４９５号明細書に記述されているものと同
様のものである。
【００２５】図３に、上述した種々のステップを表すフ
ローチャートを示す。これから分るように、本発明の重
要な特徴は、まず、最初にフレキシブル基板の選定した
導電要素上に半田要素を配置することであり、そして次
に半田要素が正確に配置されたその基板に対して、比較
的大まかな処理（熱圧着）を行って、このような導電要
素の他のものを半導体デバイス上の選定されたコンタク
ト・サイトに電気的に十分に接続し、その結果、フレキ
シブル回路基板の外側の領域と共に、半導体デバイスの
下（反対側）の部分に、半田要素５１の中の選択したも
のを配置できるようにすることである。ここで用いる熱
圧着ではシングル・ポイント接合を行ない、半田は各開
口３１内に延びて（突入して）、要素２７（あるいは２
７′）と係合し、チップ１５に対する効果的な接続を行
う。この手順の後、半導体デバイス−フレキシブル回路
サブアセンブリを、基板１１に対して位置合わせし、基
板１３上の半田要素５１が基板１１上の各導電体（２
１）に対して正確に一致するようにする。このような位
置合わせは、表面マウント・アセンブリ作業の際に広く
用いられているスプリット光学配置ツールによって望ま
しく行なう。サブアセンブリの半田要素５１は、米国特
許第５，２０３，０７５号明細書に記述されているよう
にして、各半田ペースト・サイト（ペーストは図示せ
ず）上に配置する。次に、この位置合わせした構造体に
熱を効果的に加え、半田ペーストをリフロー（溶融）さ
せて、各導電体２１に接続させる。望ましくは、半田ペ
ーストの組成はすず：鉛が６３：３７とし、リフローは
約２００°Ｃの温度で行なう。
ローチャートを示す。これから分るように、本発明の重
要な特徴は、まず、最初にフレキシブル基板の選定した
導電要素上に半田要素を配置することであり、そして次
に半田要素が正確に配置されたその基板に対して、比較
的大まかな処理（熱圧着）を行って、このような導電要
素の他のものを半導体デバイス上の選定されたコンタク
ト・サイトに電気的に十分に接続し、その結果、フレキ
シブル回路基板の外側の領域と共に、半導体デバイスの
下（反対側）の部分に、半田要素５１の中の選択したも
のを配置できるようにすることである。ここで用いる熱
圧着ではシングル・ポイント接合を行ない、半田は各開
口３１内に延びて（突入して）、要素２７（あるいは２
７′）と係合し、チップ１５に対する効果的な接続を行
う。この手順の後、半導体デバイス−フレキシブル回路
サブアセンブリを、基板１１に対して位置合わせし、基
板１３上の半田要素５１が基板１１上の各導電体（２
１）に対して正確に一致するようにする。このような位
置合わせは、表面マウント・アセンブリ作業の際に広く
用いられているスプリット光学配置ツールによって望ま
しく行なう。サブアセンブリの半田要素５１は、米国特
許第５，２０３，０７５号明細書に記述されているよう
にして、各半田ペースト・サイト（ペーストは図示せ
ず）上に配置する。次に、この位置合わせした構造体に
熱を効果的に加え、半田ペーストをリフロー（溶融）さ
せて、各導電体２１に接続させる。望ましくは、半田ペ
ーストの組成はすず：鉛が６３：３７とし、リフローは
約２００°Ｃの温度で行なう。
【００２６】以上、電子パッケージおよびその作製方法
について記述した。この方法は、２つの技術（熱圧着お
よび半田付け）を組み合せて、比較的簡単な構成の最終
構造体を得るものであり、そして比較的簡単に電子パッ
ケージを作製することを可能とするものである。半導体
チップ上のコンタクト・サイトの各パターンと、最終的
な構造体を形成する２つの基板（フレキシブルおよび硬
質）の各要素および導電体とを正確に、そして十分かつ
効果的に電気接続することができる。同じく重要なこと
であるが、以上の結果、比較的高密度（平方インチ当た
りの線の数）の構造体が得られる。このことも情報処理
システムの分野では重要である。従って、本発明によっ
て作製したものは、現在の多くの情報処理システム（コ
ンピュータ）環境において使用でき、切迫した高密度化
に対する要求に答えることができる。さらに、本発明は
比較的大規模に実施することができ（マスプロダクショ
ン）、従って、種々の特徴（例えば、コスト）による利
益を享受することができる。
について記述した。この方法は、２つの技術（熱圧着お
よび半田付け）を組み合せて、比較的簡単な構成の最終
構造体を得るものであり、そして比較的簡単に電子パッ
ケージを作製することを可能とするものである。半導体
チップ上のコンタクト・サイトの各パターンと、最終的
な構造体を形成する２つの基板（フレキシブルおよび硬
質）の各要素および導電体とを正確に、そして十分かつ
効果的に電気接続することができる。同じく重要なこと
であるが、以上の結果、比較的高密度（平方インチ当た
りの線の数）の構造体が得られる。このことも情報処理
システムの分野では重要である。従って、本発明によっ
て作製したものは、現在の多くの情報処理システム（コ
ンピュータ）環境において使用でき、切迫した高密度化
に対する要求に答えることができる。さらに、本発明は
比較的大規模に実施することができ（マスプロダクショ
ン）、従って、種々の特徴（例えば、コスト）による利
益を享受することができる。
【００２７】現時点で望ましいと考えられる本発明の実
施例ついて記述したが、当業者にとって明らかなよう
に、本発明の範囲から逸脱することなく種々に変形した
り、変更を加えることは可能である。
施例ついて記述したが、当業者にとって明らかなよう
に、本発明の範囲から逸脱することなく種々に変形した
り、変更を加えることは可能である。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）複数の導電体を備えた面を有する第１の回路基板
と、前記第１の回路基板に電気的に接続され、第１の複
数の導電要素を備えた面を有し、実質的にフレキシブル
であり、少なくとも一つの開口を有する第２の回路基板
と、複数のコンタクト・サイトを有し、前記第２のフレ
キシブル回路基板に、その第１の面に沿って電気的に接
続された半導体デバイスとを備え、前記第２のフレキシ
ブル回路基板の前記第１の複数の導電要素の中の選択さ
れたものは、前記開口をブリッジし、かつ前記半導体デ
バイスの前記コンタクト・サイトの中の選択されたもの
のそれぞれに前記開口を通じて電気的に接続され、前記
半導体デバイスとは反対側の、前記第２の回路基板の第
２の面に沿って設けられている前記導電要素の中の選択
されたものは、前記第１の回路基板上の前記導電体のそ
れぞれに半田付けされていることを特徴とする電子パッ
ケージ。 （２）前記第１の回路基板は印刷配線板であることを特
徴とする上記（１）に記載の電子パッケージ。 （３）前記導電体は金属パッドから成ることを特徴とす
る上記（２）に記載の電子パッケージ。 （４）前記第２の回路基板は、前記第１の複数の導電体
を備えた前記面と反対側の第２の面上に位置する第２の
複数の導電要素を有し、前記第２の複数の導電要素の中
の選択されたものは、前記半導体デバイスの前記コンタ
クト・サイトの中の選択されたもののそれぞれに電気的
に接続されていることを特徴とする上記（１）に記載の
電子パッケージ。 （５）前記第２の複数の導電要素の中の前記選択された
ものはそれぞれ、前記第２の回路基板の前記開口をブリ
ッジするリード線部材から成ることを特徴とする上記
（４）に記載の電子パッケージ。 （６）前記第１の複数の導電要素の中の前記選択された
ものはそれぞれ、前記第２の回路基板の前記開口をブリ
ッジするリード線部材から成ることを特徴とする上記
（１）に記載の電子パッケージ。 （７）複数の導電体を有する第１の回路基板を用意し、
第１の複数の導電要素を備えた面を有し、少なくとも一
つの開口を有し、前記導電要素が前記開口をブリッジし
ている第２の回路基板を用意し、前記第２の回路基板の
前記第１の複数の導電要素のそれぞれに、複数の半田要
素を取り付け、複数のコンタクト・サイトを有する半導
体デバイスを用意し、前記第１の複数の導電要素の中の
選択されたものを、前記第２の回路基板の前記開口を通
じて、前記半導体デバイスの前記コンタクト・サイトの
それぞれに接合し、その後、前記第１の複数の導電要素
のそれぞれの上にある前記複数の半田要素を、前記第１
の回路基板の前記導電体のそれぞれに接合することを特
徴とする電子パッケージの作製方法。 （８）前記第１の複数の導電要素の中の前記選択された
ものの前記コンタクト・サイトのそれぞれへの接合は、
熱圧着によって行なうことを特徴とする上記（７）に記
載の方法。 （９）前記導電要素のそれぞれに半田ペーストを塗布
し、半田ボールを前記半田ペーストを有する前記導電要
素のそれぞれの上に配置し、その後前記ペーストおよび
前記半田ボールを加熱することによって、前記半田要素
を、前記第１の複数の導電要素の中の前記選択されたも
のに取り付けることを特徴とする上記（７）に記載の方
法。 （１０）前記導電要素のそれぞれに半田ボールを付着さ
せ、その後前記半田ボールを加熱することによって、前
記半田要素を前記第１の複数の導電要素の中の前記選択
されたものに取り付けることを特徴とする上記（７）に
記載の方法。
の事項を開示する。 （１）複数の導電体を備えた面を有する第１の回路基板
と、前記第１の回路基板に電気的に接続され、第１の複
数の導電要素を備えた面を有し、実質的にフレキシブル
であり、少なくとも一つの開口を有する第２の回路基板
と、複数のコンタクト・サイトを有し、前記第２のフレ
キシブル回路基板に、その第１の面に沿って電気的に接
続された半導体デバイスとを備え、前記第２のフレキシ
ブル回路基板の前記第１の複数の導電要素の中の選択さ
れたものは、前記開口をブリッジし、かつ前記半導体デ
バイスの前記コンタクト・サイトの中の選択されたもの
のそれぞれに前記開口を通じて電気的に接続され、前記
半導体デバイスとは反対側の、前記第２の回路基板の第
２の面に沿って設けられている前記導電要素の中の選択
されたものは、前記第１の回路基板上の前記導電体のそ
れぞれに半田付けされていることを特徴とする電子パッ
ケージ。 （２）前記第１の回路基板は印刷配線板であることを特
徴とする上記（１）に記載の電子パッケージ。 （３）前記導電体は金属パッドから成ることを特徴とす
る上記（２）に記載の電子パッケージ。 （４）前記第２の回路基板は、前記第１の複数の導電体
を備えた前記面と反対側の第２の面上に位置する第２の
複数の導電要素を有し、前記第２の複数の導電要素の中
の選択されたものは、前記半導体デバイスの前記コンタ
クト・サイトの中の選択されたもののそれぞれに電気的
に接続されていることを特徴とする上記（１）に記載の
電子パッケージ。 （５）前記第２の複数の導電要素の中の前記選択された
ものはそれぞれ、前記第２の回路基板の前記開口をブリ
ッジするリード線部材から成ることを特徴とする上記
（４）に記載の電子パッケージ。 （６）前記第１の複数の導電要素の中の前記選択された
ものはそれぞれ、前記第２の回路基板の前記開口をブリ
ッジするリード線部材から成ることを特徴とする上記
（１）に記載の電子パッケージ。 （７）複数の導電体を有する第１の回路基板を用意し、
第１の複数の導電要素を備えた面を有し、少なくとも一
つの開口を有し、前記導電要素が前記開口をブリッジし
ている第２の回路基板を用意し、前記第２の回路基板の
前記第１の複数の導電要素のそれぞれに、複数の半田要
素を取り付け、複数のコンタクト・サイトを有する半導
体デバイスを用意し、前記第１の複数の導電要素の中の
選択されたものを、前記第２の回路基板の前記開口を通
じて、前記半導体デバイスの前記コンタクト・サイトの
それぞれに接合し、その後、前記第１の複数の導電要素
のそれぞれの上にある前記複数の半田要素を、前記第１
の回路基板の前記導電体のそれぞれに接合することを特
徴とする電子パッケージの作製方法。 （８）前記第１の複数の導電要素の中の前記選択された
ものの前記コンタクト・サイトのそれぞれへの接合は、
熱圧着によって行なうことを特徴とする上記（７）に記
載の方法。 （９）前記導電要素のそれぞれに半田ペーストを塗布
し、半田ボールを前記半田ペーストを有する前記導電要
素のそれぞれの上に配置し、その後前記ペーストおよび
前記半田ボールを加熱することによって、前記半田要素
を、前記第１の複数の導電要素の中の前記選択されたも
のに取り付けることを特徴とする上記（７）に記載の方
法。 （１０）前記導電要素のそれぞれに半田ボールを付着さ
せ、その後前記半田ボールを加熱することによって、前
記半田要素を前記第１の複数の導電要素の中の前記選択
されたものに取り付けることを特徴とする上記（７）に
記載の方法。
【００２９】
【発明の効果】本発明により、フレキシブル回路基板を
用いた優れた電子パッケージおよびその作製方法が得ら
れる。
用いた優れた電子パッケージおよびその作製方法が得ら
れる。
【図１】本発明の一実施例の電子パッケージ構造体を示
す部分断面拡大立面図である。
す部分断面拡大立面図である。
【図２】図１の２−２線に沿った部分平面図である。
【図３】本発明の望ましい実施例としての、電子パッケ
ージ構造体を作製する方法における種々のステップを示
すフローチャートである。
ージ構造体を作製する方法における種々のステップを示
すフローチャートである。
１１ 第１の回路基板 １３ 第２の回路基板 １５ 半導体デバイス ２１ 導電体 ２７，２７′ 導電要素 ３１ 開口 ４１ コンタクト・サイト ５１ 半田要素
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストファー・ジェラルド・アンギュラ ス アメリカ合衆国 ニューヨーク州 オーウ イーゴー リスル ロード 1201 (72)発明者 ジョセフ・マライアン・マイリュースキー アメリカ合衆国 ニューヨーク州 ビンガ ムトン ヴァレイ ビュー コート ６
Claims (10)
- 【請求項１】複数の導電体を備えた面を有する第１の回
路基板と、 前記第１の回路基板に電気的に接続され、第１の複数の
導電要素を備えた面を有し、実質的にフレキシブルであ
り、少なくとも一つの開口を有する第２の回路基板と、 複数のコンタクト・サイトを有し、前記第２のフレキシ
ブル回路基板に、その第１の面に沿って電気的に接続さ
れた半導体デバイスとを備え、 前記第２のフレキシブル回路基板の前記第１の複数の導
電要素の中の選択されたものは、前記開口をブリッジ
し、かつ前記半導体デバイスの前記コンタクト・サイト
の中の選択されたもののそれぞれに前記開口を通じて電
気的に接続され、前記半導体デバイスとは反対側の、前
記第２の回路基板の第２の面に沿って設けられている前
記導電要素の中の選択されたものは、前記第１の回路基
板上の前記導電体のそれぞれに半田付けされていること
を特徴とする電子パッケージ。 - 【請求項２】前記第１の回路基板は印刷配線板であるこ
とを特徴とする請求項１記載の電子パッケージ。 - 【請求項３】前記導電体は金属パッドから成ることを特
徴とする請求項２記載の電子パッケージ。 - 【請求項４】前記第２の回路基板は、前記第１の複数の
導電体を備えた前記面と反対側の第２の面上に位置する
第２の複数の導電要素を有し、前記第２の複数の導電要
素の中の選択されたものは、前記半導体デバイスの前記
コンタクト・サイトの中の選択されたもののそれぞれに
電気的に接続されていることを特徴とする請求項１記載
の電子パッケージ。 - 【請求項５】前記第２の複数の導電要素の中の前記選択
されたものはそれぞれ、前記第２の回路基板の前記開口
をブリッジするリード線部材から成ることを特徴とする
請求項４記載の電子パッケージ。 - 【請求項６】前記第１の複数の導電要素の中の前記選択
されたものはそれぞれ、前記第２の回路基板の前記開口
をブリッジするリード線部材から成ることを特徴とする
請求項１記載の電子パッケージ。 - 【請求項７】複数の導電体を有する第１の回路基板を用
意し、 第１の複数の導電要素を備えた面を有し、少なくとも一
つの開口を有し、前記導電要素が前記開口をブリッジし
ている第２の回路基板を用意し、 前記第２の回路基板の前記第１の複数の導電要素のそれ
ぞれに、複数の半田要素を取り付け、 複数のコンタクト・サイトを有する半導体デバイスを用
意し、 前記第１の複数の導電要素の中の選択されたものを、前
記第２の回路基板の前記開口を通じて、前記半導体デバ
イスの前記コンタクト・サイトのそれぞれに接合し、 その後、前記第１の複数の導電要素のそれぞれの上にあ
る前記複数の半田要素を、前記第１の回路基板の前記導
電体のそれぞれに接合することを特徴とする電子パッケ
ージの作製方法。 - 【請求項８】前記第１の複数の導電要素の中の前記選択
されたものの前記コンタクト・サイトのそれぞれへの接
合は、熱圧着によって行なうことを特徴とする請求項７
記載の方法。 - 【請求項９】前記導電要素のそれぞれに半田ペーストを
塗布し、半田ボールを前記半田ペーストを有する前記導
電要素のそれぞれの上に配置し、その後前記ペーストお
よび前記半田ボールを加熱することによって、前記半田
要素を、前記第１の複数の導電要素の中の前記選択され
たものに取り付けることを特徴とする請求項７記載の方
法。 - 【請求項１０】前記導電要素のそれぞれに半田ボールを
付着させ、その後前記半田ボールを加熱することによっ
て、前記半田要素を前記第１の複数の導電要素の中の前
記選択されたものに取り付けることを特徴とする請求項
７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/153,734 US5367435A (en) | 1993-11-16 | 1993-11-16 | Electronic package structure and method of making same |
| US153734 | 1993-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183333A true JPH07183333A (ja) | 1995-07-21 |
| JP2664873B2 JP2664873B2 (ja) | 1997-10-22 |
Family
ID=22548516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206560A Expired - Fee Related JP2664873B2 (ja) | 1993-11-16 | 1994-08-31 | 電子パッケージおよびその作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5367435A (ja) |
| EP (1) | EP0653789A3 (ja) |
| JP (1) | JP2664873B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US9030007B2 (en) | 2009-10-14 | 2015-05-12 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834705A (en) * | 1994-03-04 | 1998-11-10 | Silicon Graphics, Inc. | Arrangement for modifying eletrical printed circuit boards |
| JP2833996B2 (ja) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
| JP2647001B2 (ja) * | 1994-05-31 | 1997-08-27 | 日本電気株式会社 | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 |
| FR2724052B1 (fr) * | 1994-08-31 | 1998-12-31 | Nec Corp | Assemblage de dispositif electronique et son procede de fabrication. |
| US5778505A (en) * | 1994-10-04 | 1998-07-14 | Gemcor Engineering Corporation | Apparatus for fastening a semi-cylindrical workpiece |
| JPH08213422A (ja) * | 1995-02-07 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置およびそのボンディングパッド構造 |
| US5585162A (en) * | 1995-06-16 | 1996-12-17 | Minnesota Mining And Manufacturing Company | Ground plane routing |
| US5675183A (en) * | 1995-07-12 | 1997-10-07 | Dell Usa Lp | Hybrid multichip module and methods of fabricating same |
| US5976910A (en) * | 1995-08-30 | 1999-11-02 | Nec Corporation | Electronic device assembly and a manufacturing method of the same |
| JP3527350B2 (ja) * | 1996-02-01 | 2004-05-17 | 株式会社ルネサステクノロジ | 半導体装置 |
| MY123146A (en) | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
| US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
| US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
| US5759737A (en) * | 1996-09-06 | 1998-06-02 | International Business Machines Corporation | Method of making a component carrier |
| US5804771A (en) * | 1996-09-26 | 1998-09-08 | Intel Corporation | Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces |
| JP3633252B2 (ja) * | 1997-01-10 | 2005-03-30 | イビデン株式会社 | プリント配線板及びその製造方法 |
| JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| US5898219A (en) * | 1997-04-02 | 1999-04-27 | Intel Corporation | Custom corner attach heat sink design for a plastic ball grid array integrated circuit package |
| EP1009204B1 (en) * | 1997-06-06 | 2008-08-13 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| US6730541B2 (en) * | 1997-11-20 | 2004-05-04 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| JP3971500B2 (ja) * | 1998-02-20 | 2007-09-05 | ソニー株式会社 | 半導体素子実装用配線基板の製造方法 |
| US6423623B1 (en) | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
| US6414391B1 (en) | 1998-06-30 | 2002-07-02 | Micron Technology, Inc. | Module assembly for stacked BGA packages with a common bus bar in the assembly |
| US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
| US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
| US6239485B1 (en) | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
| US6221694B1 (en) * | 1999-06-29 | 2001-04-24 | International Business Machines Corporation | Method of making a circuitized substrate with an aperture |
| DE19930308B4 (de) * | 1999-07-01 | 2006-01-12 | Infineon Technologies Ag | Multichipmodul mit Silicium-Trägersubstrat |
| US6281437B1 (en) | 1999-11-10 | 2001-08-28 | International Business Machines Corporation | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection |
| US6264612B1 (en) | 2000-01-14 | 2001-07-24 | Children's Hospital Medical Center | Catheter with mechano-responsive element for sensing physiological conditions |
| US6624522B2 (en) | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
| US7057292B1 (en) * | 2000-05-19 | 2006-06-06 | Flipchip International, Llc | Solder bar for high power flip chips |
| JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
| US6930397B2 (en) * | 2001-03-28 | 2005-08-16 | International Rectifier Corporation | Surface mounted package with die bottom spaced from support board |
| US7119447B2 (en) * | 2001-03-28 | 2006-10-10 | International Rectifier Corporation | Direct fet device for high frequency application |
| US7476964B2 (en) * | 2001-06-18 | 2009-01-13 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
| US6582990B2 (en) | 2001-08-24 | 2003-06-24 | International Rectifier Corporation | Wafer level underfill and interconnect process |
| US6784540B2 (en) | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
| JP3678212B2 (ja) * | 2002-05-20 | 2005-08-03 | ウシオ電機株式会社 | 超高圧水銀ランプ |
| US7579697B2 (en) | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
| US7397137B2 (en) | 2002-07-15 | 2008-07-08 | International Rectifier Corporation | Direct FET device for high frequency application |
| US6755700B2 (en) * | 2002-11-12 | 2004-06-29 | Modevation Enterprises Inc. | Reset speed control for watercraft |
| US6841865B2 (en) * | 2002-11-22 | 2005-01-11 | International Rectifier Corporation | Semiconductor device having clips for connecting to external elements |
| US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
| US7524701B2 (en) * | 2005-04-20 | 2009-04-28 | International Rectifier Corporation | Chip-scale package |
| US7230333B2 (en) | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
| TWI365516B (en) | 2005-04-22 | 2012-06-01 | Int Rectifier Corp | Chip-scale package |
| US20060289981A1 (en) * | 2005-06-28 | 2006-12-28 | Nickerson Robert M | Packaging logic and memory integrated circuits |
| JP4795883B2 (ja) * | 2006-07-21 | 2011-10-19 | 株式会社日立ハイテクノロジーズ | パターン検査・計測装置 |
| US20080241563A1 (en) * | 2007-03-30 | 2008-10-02 | Khamvong Thammasouk | Polymer substrate for electronic components |
| US9742091B2 (en) * | 2014-04-11 | 2017-08-22 | R&D Sockets, Inc. | Method and structure for conductive elastomeric pin arrays using solder interconnects and a non-conductive medium |
| US10477684B2 (en) * | 2015-09-25 | 2019-11-12 | Intel Corporation | Apparatus, system, and method including a bridge device for interfacing a package device with a substrate |
| US11444056B2 (en) * | 2019-07-12 | 2022-09-13 | Neuralink Corp. | Sandwich assembly scheme for thin film electrode array and integrated circuits on both sides of printed circuit board (PCB) and method of manufacture |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389280U (ja) * | 1986-12-01 | 1988-06-10 | ||
| JPH0358537A (ja) * | 1989-07-27 | 1991-03-13 | Nikon Corp | カレントループ伝送装置 |
| JPH04154136A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | ベアチップの実装方法 |
| JPH06291165A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | フリップチップ接続構造 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795047A (en) * | 1972-06-15 | 1974-03-05 | Ibm | Electrical interconnect structuring for laminate assemblies and fabricating methods therefor |
| JPS5269564A (en) * | 1975-12-08 | 1977-06-09 | Seiko Epson Corp | Semiconductor device and its manufacturing process |
| JPS5366166A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | Electron part |
| US4413308A (en) * | 1981-08-31 | 1983-11-01 | Bell Telephone Laboratories, Incorporated | Printed wiring board construction |
| US4435740A (en) * | 1981-10-30 | 1984-03-06 | International Business Machines Corporation | Electric circuit packaging member |
| EP0152189A3 (en) * | 1984-01-25 | 1987-12-09 | Luc Technologies Limited | Bonding electrical conductors and bonded products |
| US5159535A (en) * | 1987-03-11 | 1992-10-27 | International Business Machines Corporation | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
| US5195237A (en) * | 1987-05-21 | 1993-03-23 | Cray Computer Corporation | Flying leads for integrated circuits |
| US5045975A (en) * | 1987-05-21 | 1991-09-03 | Cray Computer Corporation | Three dimensionally interconnected module assembly |
| US5054192A (en) * | 1987-05-21 | 1991-10-08 | Cray Computer Corporation | Lead bonding of chips to circuit boards and circuit boards to circuit boards |
| US5135155A (en) * | 1989-08-25 | 1992-08-04 | International Business Machines Corporation | Thermocompression bonding in integrated circuit packaging |
| KR940004246B1 (ko) * | 1989-09-11 | 1994-05-19 | 신닛뽕 세이데쓰 가부시끼가이샤 | Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프 |
| JP2753746B2 (ja) * | 1989-11-06 | 1998-05-20 | 日本メクトロン株式会社 | Ｉｃ搭載用可撓性回路基板及びその製造法 |
| US5127570A (en) * | 1990-06-28 | 1992-07-07 | Cray Research, Inc. | Flexible automated bonding method and apparatus |
| US5057969A (en) * | 1990-09-07 | 1991-10-15 | International Business Machines Corporation | Thin film electronic device |
| US5115964A (en) * | 1990-09-07 | 1992-05-26 | International Business Machines Corporation | Method for bonding thin film electronic device |
| US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US5133495A (en) * | 1991-08-12 | 1992-07-28 | International Business Machines Corporation | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween |
| US5203075A (en) * | 1991-08-12 | 1993-04-20 | Inernational Business Machines | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders |
| JP2537325B2 (ja) * | 1991-11-29 | 1996-09-25 | 明 北原 | 表面実装電子部品と製法 |
| US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
| KR930024126A (ko) * | 1992-05-12 | 1993-12-22 | 아키라 기타하라 | 표면실장소자와 그의 반제품 |
| WO1994003036A1 (en) * | 1992-07-24 | 1994-02-03 | Tessera, Inc. | Semiconductor connection components and methods with releasable lead support |
-
1993
- 1993-11-16 US US08/153,734 patent/US5367435A/en not_active Expired - Lifetime
-
1994
- 1994-08-31 JP JP6206560A patent/JP2664873B2/ja not_active Expired - Fee Related
- 1994-10-11 EP EP94115979A patent/EP0653789A3/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389280U (ja) * | 1986-12-01 | 1988-06-10 | ||
| JPH0358537A (ja) * | 1989-07-27 | 1991-03-13 | Nikon Corp | カレントループ伝送装置 |
| JPH04154136A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | ベアチップの実装方法 |
| JPH06291165A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | フリップチップ接続構造 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
| US6646338B2 (en) | 1997-01-23 | 2003-11-11 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US9030007B2 (en) | 2009-10-14 | 2015-05-12 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5367435A (en) | 1994-11-22 |
| EP0653789A3 (en) | 1995-08-30 |
| JP2664873B2 (ja) | 1997-10-22 |
| EP0653789A2 (en) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664873B2 (ja) | 電子パッケージおよびその作製方法 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| JPH0773152B2 (ja) | 電子パッケージおよびその作成方法 | |
| JPH1050886A (ja) | グリッドアレイ半導体パッケージへの導電ポリマボールの接着 | |
| US5896276A (en) | Electronic assembly package including connecting member between first and second substrates | |
| EP0814510B1 (en) | TAB tape and semiconductor device using the TAB tape | |
| US5973927A (en) | Mounting structure for an integrated circuit | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| US5976910A (en) | Electronic device assembly and a manufacturing method of the same | |
| JPH08191128A (ja) | 電子装置 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| US6410860B2 (en) | Electronic circuit package assembly with solder interconnection sheet | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |