JPS63188241A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、少なくともマイクロプロセッサ（以下ＭＰＵ
と称する）とその周辺回路とが同一の基板上に存在する
集積回路装置に関する。

（従来の技術） 一般にＭＰＬＪを使用した集積回路装置において、ＭＰ
ＬＩの動作プログラムを評価および確認するために、エ
ミュレーションを行なう場合がある。

従来このエミュレーションは、集積回路装置側のＭＰＵ
の部分を取り除くかあるいはＭＰＵの全端子機能を無効
化させ、ＭＰＵの代用となるべきエミュレータを接続し
、このエミュレータを同じ動作プログラムで動作させる
ことにより行なわれている。

（発明が解決しようとする問題点） ところで近年、電子機器の小形化および低価格化に伴っ
て電子回路が高度に集積化され、ＭＰＵから周辺回路ま
でを同一チップ上に形成した集積回路装置が広く用いら
れるようになったが、このようなワンチップマイコンに
おけるエミュレーションは、回路からＭＰＵの部分のみ
を取り除いたり、全端子機能を無効化させることが出来
ない。

このため、ワンチップマイコンにエミュレーションをか
ける場合には、ＭＰＵの端子機能に論理的にマスクをか
けることができる特殊なエミュレータを専用に開発する
か、あるいは対象となるＬＳＩと同じ機能をもつ調整用
回路を製作し、その回路のＭＰＬＩの部分を外してエミ
ュレータを接続する等の対策を採る必要があった。

しかしながら前記特殊なエミュレータは非常に高価であ
り、またＭＰＵを含んだＬＳＩは集積化が大規模である
ため、ＬＳＩに対応する調整用回路を製作しても、外付
は回路が相当多くなり、エミュレータの接続が容易では
ないという問題があった。

本発明はこのような事情によりなされたもので、大規模
に集積化され、ワンチップにされている場合でも、エミ
ュレーションを極めて容易にしかも安価に行なうことが
できる集積回路装置の提供を目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明は、少なくともＭＰＵとその周辺回路とが同一の
基板上に存在する集積回路装置において、外部からの指
定に応じて前記ＭＰＬＪの全端子機能を無効化する信号
遮断手段と、前記ＭＰＵと置換されるべき外部装置を接
続する接続手段とを設けたものである。

（作　用） 本発明の集積回路装置では、信号遮断手段の機能により
、外部からの指定に応じてＭＰＵの全端子機能を無効化
することができるので、接続手段により外部エミュレー
タの各端子を接続すれば、前記ＭＰＵの部分を完全に置
換してエミュレーションを行なうことができる。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

図面は本発明の一実施例の構成を示すブロック図である
。

同図において１は外部装置と接続可能なｌ１０（入出力
）ポート、２はＭＰＬＪの動作プログラムが格納されて
いるメモリ、３はエミュレータを接続するためのコネク
タである。このコネクタ３はＭＰＵの全ての入出力端子
と接続されている。

また４はＭＰＵ５とその周辺回路６および７を含んだＬ
ＳＩ、８ａ〜８ｄはスイッチ９をＯＮ状態にしたとぎに
ハイインピーダンス状態になるトライステート回路、１
０はスイッチ９に接続されたプルアップ抵抗、１１はス
イッチ９からの信号Ｓ１と外部装置からの信号Ｓ２との
論理積をとるＡＮＤ回路である。

ざらに信号Ｓ４〜Ｓ７はＭＰＬＩ５が出力する信号のう
ち、ＭＰＵ５が自身ではハイインピーダンス状態にする
ことができない信号であり、例えばＭＰＵ５を７８０相
当とすると、ＢＵＳＡＣＫ（パスアックルッジ＞、ＨＡ
ＬＴ（ホールト）、ＲＦＳＨ（リフレッシュ）およびＭ
ｌ等の各信号である。

そして信号Ｓ１はスイッチ９がＯＦＦ状態の場合にはｒ
ＨＩレベル」、ＯＮ状態の場合には「ＬＱレベル」にな
り、この信号Ｓ１が「ＬＯレベル」のときＭＰＵ５の端
子機能が無効化され、信号Ｓ１がｒＨＩレベル」のとき
有効化（アクティブに）される。

また信号Ｓ２は外部装置がアドレスバス、データバス等
を使用する際に「ＬＯレベル」になり、ＭＰＵ５を一時
停止させて、パスラインを解放させる機能をもつ。

さらに信号＄３は信号Ｓ１、信号Ｓ２の少なくとも一方
が「ＬＯレベル」であるときｒＬＯレベル」になる信号
（例えばバスリクエスト信号）であり、ＭＰＵ５に出力
されると、アドレスバス、データバスまたはメモリリク
エスト、Ｉ１０リクエスト、リード、ライト等の各信号
Ｓ８のラインがハイインピーダンス状態になる。

そして本実施例では、ＭＰＵ５がメモリ２に格納されて
いる動作プログラムによって管理されており、動作プロ
グラムのアクセスはＭＰＵ５の出力信号Ｓ８により行な
われる。

ここでＭＰＬＪ５周辺の動作について説明する。

まずスイッチ９がＯＦＦ状態の場合、信号Ｓ１はｒＨＩ
レベルゴであり、トライステート回路８ａ〜８ｄはいず
れもアクティブになり、ＭＰＵ５の出力信号８４〜Ｓ７
は外部に対してアクティブになる。

ざらにＡＮＤ回路１１の出力信号Ｓ３は、信号Ｓ１がｒ
ＨＩレベル」であることにより、外部からの制御信号Ｓ
２に従ってＭＰＵ５に対してアクティブになる。

次にスイッチ９がＯＮ状態の場合、信号Ｓ１は「ＬＯレ
ベル」であり、トライステート回路８ａ〜８ｄはいずれ
もハイインピーダンス状態になって、ＭＰＬＩ５の出力
信号Ｓ４〜Ｓ７はＬＳＩ４の外部に対して非アクテイブ
状態になる。

さらにＡＮＤ回路１１の出力信号Ｓ３は信号Ｓ１が「Ｌ
Ｏレベル」であることにより、外部からの制御信号Ｓ２
のレベルに関係なく　ｒＬｏレベル」であり、ＭＰＵ５
に対しては常時アクティブになる。これによりＭＰＵ５
のアドレスバス、データバスまたはメモリリクエスト、
Ｉ１０リクエスト、リード、ライト等の各信号ラインも
仝てハイインピーダンスとなり、ＬＳＩ４の外部に対し
て非アクテイブ状態になる。

すなわちこの場合には、ＭＰＵ５の全ての出力信号ライ
ンがハイインピーダンスになるので、コネクタ３に外部
エミュレータを接続すれば、所望のエミュレーションを
行なうことができる。

かくして本実施例では、スイッチ９をＯＮ状態にするだ
けで、ＭＰＵ５の全ての信号ラインがハイインピーダン
スになるので、ＭＰＵ５を含んだＬＳＩをそのままの形
態で、エミュレーションすることが可能となる。

なお本実施例では、ＭＰＬＩ５と周辺回路６および７と
がワンチップ化されているが、ＭＰＬＩ５と周辺回路６
および７は例えばハイブリッドモジュールとして、同一
のセラミック基板上等に存在していてもよい。

また本実施例では動作プログラムが格納されているメモ
リ２がＬＳＩ４に対して外付けされているが、メモリ２
はＬＳＩ４上に存在していてもよい。

［発明の効果］ 以上説明したように本発明の集積回路装置は、外部から
の指定に応じてＭＰＬＩの全端子機能を無効化する信号
遮断手段と、ＭＰＵと置換されるべき外部装置を接続す
る接続手段とを備えているので、大規模に集積化され、
ワンチップにされている場合でも、エミュレーションを
極めて容易に、しかも安価に行なうことができる。

【図面の簡単な説明】

図面は本発明の一実施例の構成を示すブロック図である
。 １・・・・・・・・・Ｉ１０ポート ２・・・・・・・・・メモリ ３・・・・・・・・・コネクタ ４・・・・・・・・・ＬＳＩ ５・・・・・・・・・ＭＰＬＪ ６．７・・・周辺回路 ８ａ〜８ｄ・・・トライステート回路 ９・・・・・・・・・スイッチ １０・・・・・・・・・プルアップ抵抗１１・・・・・
・・・・ＡＮＤゲート 出願人　　　　　株式会社　東　芝 同　　　　　　東芝コンピュータエン ジニアリング株式会社

Claims (3)

【特許請求の範囲】
1. （１）少なくともマイクロプロセッサとその周辺回路と
   が同一の基板上に存在する集積回路装置において、外部
   からの指定に応じて前記マイクロプロセッサの全端子機
   能を無効化する信号遮断手段と、前記マイクロプロセッ
   サと置換されるべき外部装置を接続する接続手段とを備
   えてなることを特徴とする集積回路装置。
2. （２）信号遮断手段が、マイクロプロセッサの各端子に
   接続されたトライステート回路である特許請求の範囲第
   １項記載の集積回路装置。
3. （３）外部装置が、エミュレータである特許請求の範囲
   第１項または第２項記載の集積回路装置。