JPH0435941Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案はバスラインによつて相互に接続され
て動作する各種の論理回路によつて構成される論
理回路装置に関する。

「従来技術」 デイジタル信号によつて動作する装置は装置規
模の拡張性、機能を変更することの容易性等を考
慮してマイクロコンピユータによつて制御される
場合が多い。マイクロコンピユータによつて制御
を行う場合各論理回路はバスラインに接続され、
各回路の相互がバスラインを時分割で利用してデ
ータを授受し動作を遂行する。

第２図に従来の論理回路装置の一例を示す。図
中１Ａ，１Ｂ，１Ｃ，１Ｄは各種の論理回路を示
す。これら論理回路１Ａ〜１Ｄは例えばカウン
タ、ラツチ、レジスタ、フリツプフロツプ等が考
えられる。これらの各論理回路１Ａ〜１Ｄの入力
端子および出力端子はバスライン２に接続され
る。

各論理回路１Ａ〜１Ｄの出力端子にはトライス
テートバツフアが設けられ、通常はこのトライス
テートバツフアを高出力インピーダンスの状態に
保持して各論理回路１Ａ〜１Ｄの出力端子をバス
ライン２から切離しておくと共に、必要に応じて
選択された論理回路のトライステートバツフアを
活性化してその選択された論理回路の出力端子を
バスライン２に接続し、論理回路１Ａ〜１Ｄのそ
れぞれが時分割的にバスライン２にデータを出力
したり、そのデータを取込む動作を行う。このた
めに各論理回路１Ａ〜１Ｄにはバツフア制御信号
が入力される。３Ａ，３Ｂ，３Ｃ，３Ｄは各論理
回路１Ａ〜１Ｄに設けられた制御信号の入力端子
を示す。制御信号としては上述したバツフア制御
信号の外にロード指令信号、クロツクイネーブル
信号、プリセツト指令信号、リセツト信号、クロ
ツク信号等がある。これらの制御信号の中でクロ
ツク信号とリセツト信号は共通の線路４と５によ
つて各論理回路１Ａ〜１Ｄに供給され、バツフア
制御信号、クロツクイネーブル信号、プリセツト
指令信号、ロード指令信号等は各論理回路毎に各
別に供給される。

「考案が解決しようとする問題点」 従来の論理回路装置は上記したように各論理回
路１Ａ〜１Ｄに各種の制御信号の供給を受けて動
作する構造であるため制御線の本数が多くなる欠
点がある。また一度に全ての論理回路をリセツト
するにはかなり大きな電力を出力するドライバか
らリセツト信号を与えなければならないから電力
消費量が大きくなる欠点もある。また電力消費量
の増加から発熱量の増加し装置内の温度を上昇さ
せる欠点もある。

「問題点を解決するための手段」 この考案では、 Ａ 出力端子がトライステートバツフアを介して
バスラインに接続された複数の論理回路と、 Ｂ トライステートバツフアを介してバスライン
にバスラインリセツト信号を出力するバスライ
ンリセツト用レジスタと、 Ｃ リセツト信号が供給されることによつてバス
ラインリセツト用レジスタに接続されたトライ
ステートバツフアのみを活性状態に制御し、そ
の他の論理回路に接続されたトライステートバ
ツフアを不活性状態に制御すると共に各論理回
路にロード指令信号を与えバスラインリセツト
用レジスタからバスラインに出力しているバス
ラインリセツト信号をロードさせる制御手段
と、 によつて論理回路装置を構成したものである。

この考案の構成によれば各論理回路にリセツト
信号を供給する信号線路を設けなくてよくロード
指令信号路を利用してリセツト状態に制御するこ
とができる。

よつて制御線路の本数を少なくできることと、
ロード指令信号によつてリセツト状態に制御でき
るから電力消費量を少なくすることができる利点
が得られる。

つまり各論理回路のロード指令入力端子は元々
制御手段から各別にロード指令信号の入力を受け
るものである。よつて制御手段では各論理回路毎
にロード指令信号を各別に出力すればよいからそ
の出力ドライバは小電力のドライバでよく、この
点で電力消費量が少なく、また発熱量の少なくで
きる利点が得られる。

「実施例」 第１図はこの考案による論理回路装置の一実施
例を示す。図中第２図と対応する部分には同一符
号を付して示す。この例では論理回路を１Ａ，１
Ｂ，１Ｃ，１Ｄの４個とした場合を示すがその数
は自由である。

この考案においてはこれら各論理回路１Ａ〜１
Ｄの出力端子OUTをトライステートバツフア１
１Ａ、１１Ｂ，１１Ｃ，１１Ｄを介してバスライ
ン２に接続し、更にこのバスライン２にバスライ
ンリセツト用レジスタ１２を接続する。このレジ
スタ１２もその出力端子OUTをトライステート
バツフア１１Ｅを介してバスライン２に接続す
る。

論理回路１Ａ〜１Ｄの各ロード端子RDには制
御手段６から各別にロード信号線１３Ａ，１３
Ｂ、１３Ｃ、１３Ｄを通じてロード指令信号を与
えることができるように配線される。またトライ
ステートバツフア１１Ａ〜１１Ｅの各制御端子に
制御手段６から制御線１４Ａ〜１４Ｅを通じて制
御信号を与えることができるように配線される。
制御手段６とバスラインリセツト用レジスタ１２
のリセツト入力端子Ｒとクリヤ入力端子CLには
リセツト信号線４を配線する。

この構成においてリセツト信号線４にリセツト
信号を与えられるとバスラインリセツト用レジス
タ１２は内容がクリヤされる。これと共に制御手
段６は制御線１４Ａ〜１４Ｄに不活性制御信号を
出力し、トライステートバツフア１１Ａ〜１１Ｄ
を不活性状態に制御する。つまりトライステート
バツフアの出力端子を高インピーダンス状態に制
御し、各論理回路１Ａ〜１Ｄの出力端子OUTと
バスライン２との間を切離す制御を行う。この制
御により論理回路１Ａ〜１Ｄの何れかがバスライ
ン２に信号を出力している状態であつても、その
出力信号は消去される。

これに対し制御手段６は制御線１４に活性化制
御信号を出力し、トライステートバツフア１１Ｅ
を活性化する制御を行う。トライステートバツフ
ア１１Ｅは活性状態に制御されることによつてバ
スラインリセツト用レジスタ１２の出力端子
OUTをバスライン２に接続し、バスラインリセ
ツト用レジスタ１２の内容つまり装置の初期符号
をバスライン２に送出する。

制御手段６はトライステートバツフア１１Ｅに
活性化制御信号を与え、トライステートバツフア
１１Ｅを活性化すると、その後にロード指令信号
線１３Ａ〜１３Ｄにロード指令信号を出力し、各
論理回路１Ａ〜１Ｄにバスライン２に出力されて
いる初期符号を読込む。この初期符号の読込みに
よつて全ての論理回路１１Ａ〜１１Ｄはリセツト
状態となり装置全体は初期化される。

「考案の作用効果」 以上説明したようにこの考案によれば各論理回
路１Ａ〜１Ｄのロード機能を利用して初期符号を
読込ませてリセツト状態となるように制御する構
成としたから、各論理回路１Ａ〜１Ｄにリセツト
信号線を配線しなくてよい。この結果配線の本数
を少なくできる利点が得られる。また制御手段６
はリセツト信号に替えて複数の論理回路１Ａ〜１
Ｄのロード端子RDに各別にロード指令信号を与
えればよいから各ロード指令信号を出力するドラ
イバ（特に図示しない）は小電力のものでよい。
よつて電力消費量が少なく、また発熱の小さい論
理回路装置を提供できる。

【図面の簡単な説明】

第１図はこの考案の一実施例を説明するための
ブロツク図、第２図は従来の論理回路装置を説明
するためのブロツク図である。 １Ａ〜１Ｄ……論理回路、２……バスライン、
４……リセツト信号線、６……制御手段、１１Ａ
〜１１Ｅ……トライステートバツフア、１２……
バスラインリセツト用レジスタ、１３Ａ〜１３Ｄ
……ロード指令信号線、１４Ａ〜１４Ｅ……制御
線。

Claims (1)

1. 【実用新案登録請求の範囲】 Ａ 出力端子がトライステートバツフアを介して
   バスラインに接続された複数の論理回路と、 Ｂ トライステートバツフアを介して上記バスラ
   インにバスラインリセツト信号を出力するバス
   ラインリセツト用レジスタと、 Ｃ リセツト信号が供給されることによつて上記
   バスラインリセツト用レジスタに接続されたト
   ライステートバツフアのみを活性状態に制限
   し、その他の論理回路に接続されたトライステ
   ートバツフアを不活性状態に制御すると共に上
   記各論理回路にロード指令信号を与え上記バス
   ラインリセツト用レジスタからバスラインに出
   力しているバスラインリセツト信号を各論理回
   路にロードさせる制御手段と、 から成る論理回路装置。