JPS5955545A - 誤動作防止方式 - Google Patents
誤動作防止方式Info
- Publication number
- JPS5955545A JPS5955545A JP57166952A JP16695282A JPS5955545A JP S5955545 A JPS5955545 A JP S5955545A JP 57166952 A JP57166952 A JP 57166952A JP 16695282 A JP16695282 A JP 16695282A JP S5955545 A JPS5955545 A JP S5955545A
- Authority
- JP
- Japan
- Prior art keywords
- state
- peripheral device
- controller
- signal
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は制御装置に周辺機器を接続する際、あるいは接
続された周辺機器を切離す際の誤動作を防止する技術に
関するものであり、更に詳細には例えばシーケンスコン
トローラのような制御装置において、本体制御装置の運
転中にプログラム装置のような周辺機器を接続してプロ
グラムをモニタしたり、設定値を変更したりする必要が
ある場合に、その周辺装置を着脱する時に誤動作を生じ
ないようにする誤動作防止方式に関するものである。
続された周辺機器を切離す際の誤動作を防止する技術に
関するものであり、更に詳細には例えばシーケンスコン
トローラのような制御装置において、本体制御装置の運
転中にプログラム装置のような周辺機器を接続してプロ
グラムをモニタしたり、設定値を変更したりする必要が
ある場合に、その周辺装置を着脱する時に誤動作を生じ
ないようにする誤動作防止方式に関するものである。
〈従来技術〉
一般に本体制御装置と周辺機器とは第１図に示す如くコ
ネクタを介して接続されるように構成されている。
ネクタを介して接続されるように構成されている。
第１図において本体制御装置／はＣＰＵ、、２゜ＲＯＭ
３．ＲＡＭグ及び入出カポ−１−ｊ等からなっており、
また周辺機器２も同様の構成となっており、両者はコネ
クタ手段Ｚを介して着脱されるように構成されている。
３．ＲＡＭグ及び入出カポ−１−ｊ等からなっており、
また周辺機器２も同様の構成となっており、両者はコネ
クタ手段Ｚを介して着脱されるように構成されている。
このようなシステム構成において、本体制御装置／が稼
動中に周辺装置乙を着脱すればコネクタ手段７のメカニ
カル接点部にてチャタリングが生じ、入出力４ｇ弓が一
瞬徹でたらめな信号となる。
動中に周辺装置乙を着脱すればコネクタ手段７のメカニ
カル接点部にてチャタリングが生じ、入出力４ｇ弓が一
瞬徹でたらめな信号となる。
このようなでたらめな信号が本体制御装置／のパスライ
ンに影響を与えて、その結果本体制御装置力専呉動作す
る危険性があった。
ンに影響を与えて、その結果本体制御装置力専呉動作す
る危険性があった。
又、この誤動作は一時的な事もあるが、最悪の場合には
不休ｊ１７＋制御装置／に使用されているＲ Ａ Ｍ（
ランダムアクセスメモリ）りの内容か書き換えられてし
まう事もある。
不休ｊ１７＋制御装置／に使用されているＲ Ａ Ｍ（
ランダムアクセスメモリ）りの内容か書き換えられてし
まう事もある。
る機器は誤動作を行う。これは非常に危険な事であり、
最悪の場合は人身事故にも繋る危れがある。
最悪の場合は人身事故にも繋る危れがある。
また、１？ΔＭりの内容か■４き換えられるまでにはい
かなくても、たとえ一時的な誤動作であっても同様な事
が云える。
かなくても、たとえ一時的な誤動作であっても同様な事
が云える。
その為、周辺装置着脱時の誤動作防止は非常に重要な問
題となってくる。
題となってくる。
従来この問題を解決する為に、本体制御装置／このメモ
リプロテクト機能に連動させて、誤動作を防止する手段
が講しられていた。
リプロテクト機能に連動させて、誤動作を防止する手段
が講しられていた。
第一図はこのような誤動作防止手段を講じたシステムの
一例を示すブロック図であり、第１図に示したシステム
にメモリプロテクト回路？及びその回路どに連動した誤
動作防止スイッチを追加したものである。
一例を示すブロック図であり、第１図に示したシステム
にメモリプロテクト回路？及びその回路どに連動した誤
動作防止スイッチを追加したものである。
このような従来装置によれはＲＡ Ｍりの書換え防止は
行なわれるか、本体制御装置／のパスラインに対する一
時的な悪影響を防止することが出来ない。またこのメモ
リプロテクト機能は比較的複雑なものとなり、装置全体
が高価なものになってしまう問題点があった。
行なわれるか、本体制御装置／のパスラインに対する一
時的な悪影響を防止することが出来ない。またこのメモ
リプロテクト機能は比較的複雑なものとなり、装置全体
が高価なものになってしまう問題点があった。
〈目 的〉
本発明はこのような従来の欠点を除去した誤動作防止方
式を提供することを目的として成されたものである。
式を提供することを目的として成されたものである。
〈実施例〉
以下、本発明を実施例を挙げて詳細に説明する。
第３図は不発１−＋を実施したシ・テタ鴇成を示すブロ
ック図である。
ック図である。
第３図において／／は本体制御装置であり、該本体制御
装置／／は中央処理装置（ＣＰＵ）／、２、リードオン
リメモリ（ＲＯＭ）／３、ランダムアクセスメモリ（Ｒ
Ａ Ｍ ） ／ Ｆ及び入出力ポ−ト／ｊを備えており
、また周辺機器７７にも同様にＣＰＵ／７．ＲＯＭ／♂
、ＲＡＭ／７及び入出カポ−） 、２０等から構成され
ており、両者はコネクタ手段、２／を介して着脱される
ように構成されている。
装置／／は中央処理装置（ＣＰＵ）／、２、リードオン
リメモリ（ＲＯＭ）／３、ランダムアクセスメモリ（Ｒ
Ａ Ｍ ） ／ Ｆ及び入出力ポ−ト／ｊを備えており
、また周辺機器７７にも同様にＣＰＵ／７．ＲＯＭ／♂
、ＲＡＭ／７及び入出カポ−） 、２０等から構成され
ており、両者はコネクタ手段、２／を介して着脱される
ように構成されている。
また本体制Ｗ１１１装置／／において、入出力ポート／
ｊとコネクタ手段、、２／との間にはトライステーｈ
（３状態） 回路ｍ成のドライバーΦレシーバーＴ段、
、２．．２が設けられ、該ドライバー・レシーバ一手段
、２．２のコントロール端子（ＥＮＡＢＬＥ端子）−３
には誤動作防止スイッチ手段、！りが接続され該スイッ
チ手段−？グの操作に応答して第１の信号及び第！の信
号が択一的に」二組コン１−ロール端子、２３に与えら
れるように構成されている。
ｊとコネクタ手段、、２／との間にはトライステーｈ
（３状態） 回路ｍ成のドライバーΦレシーバーＴ段、
、２．．２が設けられ、該ドライバー・レシーバ一手段
、２．２のコントロール端子（ＥＮＡＢＬＥ端子）−３
には誤動作防止スイッチ手段、！りが接続され該スイッ
チ手段−？グの操作に応答して第１の信号及び第！の信
号が択一的に」二組コン１−ロール端子、２３に与えら
れるように構成されている。
上記トライステー ト（３状態）回路構成の回路はその
出力状態がｒＯＬ「／、Ｊ、ｒフローティング状態」の
３つの状態を取り得るものであり、本発明はこの内の「
フローティング状態」を用いて周辺機器の着脱時の誤動
作を防止するものである。
出力状態がｒＯＬ「／、Ｊ、ｒフローティング状態」の
３つの状態を取り得るものであり、本発明はこの内の「
フローティング状態」を用いて周辺機器の着脱時の誤動
作を防止するものである。
コノ「フローティング状態」でパスラインに接続されて
も、パスラインに対しては何ら影響を与えない。またこ
のトライステート回路には通常の「０」、ｒ／Ｊの状態
と［フローティング状態」を決定する端子が設けられて
おり、該端子は通常ＥＮＡＢＬＥ端子と呼ばれ、正論理
であれば信号「Ｈ４ｇｈＪの印加により、その出力は通
常の「ｏ」、「／」が入力信号に応じて出力され、信号
「ＬｏｗＪの印加により、その出力は「フローティング
状態」となる。
も、パスラインに対しては何ら影響を与えない。またこ
のトライステート回路には通常の「０」、ｒ／Ｊの状態
と［フローティング状態」を決定する端子が設けられて
おり、該端子は通常ＥＮＡＢＬＥ端子と呼ばれ、正論理
であれば信号「Ｈ４ｇｈＪの印加により、その出力は通
常の「ｏ」、「／」が入力信号に応じて出力され、信号
「ＬｏｗＪの印加により、その出力は「フローティング
状態」となる。
第７図は正論理の場合のトライステート回路部分の詳細
を示す回路図である。
を示す回路図である。
第７図においてトライステート回路ＰＪ成のドライバー
・レシーバ一手段、、２、．２ ハ、出力バッファ、、
２．２ａ、−、、入力バッフ７．２６２ｂ 、−、、か
ら構成されており、該出力バッファ、、２．．？ａの入
力端は出力ポート／ｊａに接続され、出力端はコネクタ
手段、、２／の一つのピンに接続されている。また人力
バッファ、、２．．２ｂの入力端はコネクタ手段、２／
の一つのピンに接続され、出力端は人力ボート／ｊ１〕
に接続されている。更に上記出力バッファ、２、．２
ａ 及ヒ人カバッファ、２．２ｂのコントロール端’ｒ
−（ＥＮＡｉｎ、Ｅ端子）は共通接続されて、抵抗、、
？ｊを介して正電源Ｖｃｃに接続されると共にスイッチ
手段、、２グに接続されている。該スイッチ手段、、２
グは回路接地電位側■あるいは開放側■に択一的に切換
操作し得るように構成されている。
・レシーバ一手段、、２、．２ ハ、出力バッファ、、
２．２ａ、−、、入力バッフ７．２６２ｂ 、−、、か
ら構成されており、該出力バッファ、、２．．？ａの入
力端は出力ポート／ｊａに接続され、出力端はコネクタ
手段、、２／の一つのピンに接続されている。また人力
バッファ、、２．．２ｂの入力端はコネクタ手段、２／
の一つのピンに接続され、出力端は人力ボート／ｊ１〕
に接続されている。更に上記出力バッファ、２、．２
ａ 及ヒ人カバッファ、２．２ｂのコントロール端’ｒ
−（ＥＮＡｉｎ、Ｅ端子）は共通接続されて、抵抗、、
？ｊを介して正電源Ｖｃｃに接続されると共にスイッチ
手段、、２グに接続されている。該スイッチ手段、、２
グは回路接地電位側■あるいは開放側■に択一的に切換
操作し得るように構成されている。
」−記の如き構成において、スイッチ手段が■の状態に
設定されておれば、ＥＮＡＢＬＥ信号は「Ｌ ｏ ｗ
Ｊとなり、トライステート回路は「フローティング状態
」となり、この状態では周辺装置熟／２がコネクタ手段
−？／に接続されても本体制御装置／／のパスラインに
は何ら影響を与えない。
設定されておれば、ＥＮＡＢＬＥ信号は「Ｌ ｏ ｗ
Ｊとなり、トライステート回路は「フローティング状態
」となり、この状態では周辺装置熟／２がコネクタ手段
−？／に接続されても本体制御装置／／のパスラインに
は何ら影響を与えない。
又、■の状態にスイッチ手段、２りが設定されれば、Ｅ
ＮＡＢＬＥ端子、２３はｌ−ＨｉｇｈＪとなり、周辺装
置／Ｚと本体制御装置／／とのデータのやりとりが可能
となる。
ＮＡＢＬＥ端子、２３はｌ−ＨｉｇｈＪとなり、周辺装
置／Ｚと本体制御装置／／とのデータのやりとりが可能
となる。
通常このスイッチの設定は次の様になる。
即ち、本体制御装置／／が単独で稼動中はスイッチはＯ
の状態とする。
の状態とする。
次に、周辺装置／２をコネクタ手段、２／を介して本体
制御装置／／に接続し、その接続動作の完了後スイッチ
手段−グを■の状態に切換える。また周辺装置／乙の使
用が完了すれは、スイ・ｙチ手段、、２グを■の状態に
切換えて周辺装置／Ｚを本体制御装置／／から切り離す
。
制御装置／／に接続し、その接続動作の完了後スイッチ
手段−グを■の状態に切換える。また周辺装置／乙の使
用が完了すれは、スイ・ｙチ手段、、２グを■の状態に
切換えて周辺装置／Ｚを本体制御装置／／から切り離す
。
周辺装置／にを本体制御装置／／に接続したまま使用し
ない時にも、スイッチ手段−？りを■の状態にしておけ
ば周辺装置／乙の暴走時にも、本体制御装置／／には影
響を与えずシステムとしてはより安全なものとなる。
ない時にも、スイッチ手段−？りを■の状態にしておけ
ば周辺装置／乙の暴走時にも、本体制御装置／／には影
響を与えずシステムとしてはより安全なものとなる。
以上の様にしてトライステート回路を用いる事により比
較的部１１な構成で誤動作を防止できるものである。
較的部１１な構成で誤動作を防止できるものである。
尚、に記第３図及び第７図に於ては、本体制御装置／／
の入出カポ−ドア、５とコネクタ手段、２／の間にトラ
イステートのドライバー・レシーバ一手段、、２，２を
設けているが、入出力ポートそのものがトライステート
回路機能を有していれば、このドライバー・レシーバ一
手段を省略する事ができるのは当然である。又、第７図
に於ては、誤動作防１」ニスイッチ手段、、２グが直接
トライステート回路のＥＮＡＢＬＥ端子に接続されてい
るが、このスイッチ手段、、２グがチャタリングを発生
する場合にはこの間にチャタリング防止回路を設けても
よい。
の入出カポ−ドア、５とコネクタ手段、２／の間にトラ
イステートのドライバー・レシーバ一手段、、２，２を
設けているが、入出力ポートそのものがトライステート
回路機能を有していれば、このドライバー・レシーバ一
手段を省略する事ができるのは当然である。又、第７図
に於ては、誤動作防１」ニスイッチ手段、、２グが直接
トライステート回路のＥＮＡＢＬＥ端子に接続されてい
るが、このスイッチ手段、、２グがチャタリングを発生
する場合にはこの間にチャタリング防止回路を設けても
よい。
又、本発明を実施した装置においては、ｃｐｕを用いた
ブロック構成図となっているか、これは通常のロジック
回路（ｓ ｓ ｓ 、 ＭＳ ＩのＩＣ等）で構成され
ても良いことはいうまでもない。又、本実施例の説明に
おいて入出力ポートが一つのブロックとして表わされて
いるが、これは別々でもあるいはそのどちらか一方（入
力又は出力）でも良いのは当然である。
ブロック構成図となっているか、これは通常のロジック
回路（ｓ ｓ ｓ 、 ＭＳ ＩのＩＣ等）で構成され
ても良いことはいうまでもない。又、本実施例の説明に
おいて入出力ポートが一つのブロックとして表わされて
いるが、これは別々でもあるいはそのどちらか一方（入
力又は出力）でも良いのは当然である。
〈効 果〉
以上述べたように、本発明によれは本体制御装置内の入
力書出力ポートとコネクタ手段との間にトライステート
（３状態）ドライバ−１レシーバ一手段を設けて、この
トライステート回路のコントロール端子（ＥＮＡＢＬＥ
端子）をスイッチ手段に接続し、コネクタ手段への周辺
膿器の接続完了後にスイッチ手段をオン状態にして入出
力信号を有効にし、コネクタ手段に接続された周辺機器
を本体制御装置から切離す前にスイッチ手段をオフにし
て入出力信号を無効にすることにより、コネクタ着脱時
の誤動作を防止しているため、極めて簡単な構成により
、周辺装置の本体制御装置に対する着脱動作に起因する
誤動作を未然に防止することが可能となり、その効果は
大である。
力書出力ポートとコネクタ手段との間にトライステート
（３状態）ドライバ−１レシーバ一手段を設けて、この
トライステート回路のコントロール端子（ＥＮＡＢＬＥ
端子）をスイッチ手段に接続し、コネクタ手段への周辺
膿器の接続完了後にスイッチ手段をオン状態にして入出
力信号を有効にし、コネクタ手段に接続された周辺機器
を本体制御装置から切離す前にスイッチ手段をオフにし
て入出力信号を無効にすることにより、コネクタ着脱時
の誤動作を防止しているため、極めて簡単な構成により
、周辺装置の本体制御装置に対する着脱動作に起因する
誤動作を未然に防止することが可能となり、その効果は
大である。
第１図は本発明の適用され得るシステムの４ｍ成を示す
ブロック図、第２図は従来装置の構成を示す（スック図
、第３図は本発明を実施したシステムの構成を示すブロ
ック図、第７図は要部詳細ブロック図である。 ／か・・本体制御装置、／、、５′・・・入・出力ポー
ト、／乙・・・周辺装置１．．２／・・・コネクタ手段
、−２−？・・トライステート（３状態）ドライバｍ−
しシーノ１一手段１．．？３・・・コントロール端子１
．２グ・・・誤動作防止スイッチ手段。
ブロック図、第２図は従来装置の構成を示す（スック図
、第３図は本発明を実施したシステムの構成を示すブロ
ック図、第７図は要部詳細ブロック図である。 ／か・・本体制御装置、／、、５′・・・入・出力ポー
ト、／乙・・・周辺装置１．．２／・・・コネクタ手段
、−２−？・・トライステート（３状態）ドライバｍ−
しシーノ１一手段１．．？３・・・コントロール端子１
．２グ・・・誤動作防止スイッチ手段。
Claims (1)
- 【特許請求の範囲】 １ 本体制御装置内に設けられた入・出力ポート、Ｌ記
本体制御装置に周辺装置を接続するコネクタ手段、 上記人・出力ポートとコネクタ手段との間に設けられた
３状態ドライバー、レシーバ一手段、該３状態ドライバ
ー、レシーバ一手段のコントロール端子に第１あるいは
第２の信号を択一的に与えるスイッチ手段とを備え、 ］二二組辺装置の−に記コネクタ手段への接続完ｒ後に
」二組スイッチ手段より上記コントロールｙ１°１．：
Ｔ−に第／の信号をｌゴえて入出力１言号を有効にし、
１−記周辺装置の上記コネクタ手段からの切月１１ず前
にに記スイッチ手段より上記コントロール端子に第一の
信号を与えて人出力信号を無効にするように成したこと
を特徴とする誤動作防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166952A JPS5955545A (ja) | 1982-09-25 | 1982-09-25 | 誤動作防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166952A JPS5955545A (ja) | 1982-09-25 | 1982-09-25 | 誤動作防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955545A true JPS5955545A (ja) | 1984-03-30 |
Family
ID=15840661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57166952A Pending JPS5955545A (ja) | 1982-09-25 | 1982-09-25 | 誤動作防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187045A (ja) * | 1985-02-15 | 1986-08-20 | Hitachi Ltd | 内燃機関制御装置 |
| US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139946A (en) * | 1977-05-13 | 1978-12-06 | Mitsubishi Heavy Ind Ltd | Simple universal type electronic circuit for defective printed circuit board back up |
| JPS54945A (en) * | 1977-06-06 | 1979-01-06 | Nec Corp | Integrated circuit providing output control function |
| JPS54120542A (en) * | 1978-03-13 | 1979-09-19 | Toshiba Corp | Hot-line insertion-extraction part |
-
1982
- 1982-09-25 JP JP57166952A patent/JPS5955545A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139946A (en) * | 1977-05-13 | 1978-12-06 | Mitsubishi Heavy Ind Ltd | Simple universal type electronic circuit for defective printed circuit board back up |
| JPS54945A (en) * | 1977-06-06 | 1979-01-06 | Nec Corp | Integrated circuit providing output control function |
| JPS54120542A (en) * | 1978-03-13 | 1979-09-19 | Toshiba Corp | Hot-line insertion-extraction part |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187045A (ja) * | 1985-02-15 | 1986-08-20 | Hitachi Ltd | 内燃機関制御装置 |
| US5202965A (en) * | 1988-12-09 | 1993-04-13 | Bull, S.A. | Electronic system with a plurality of removable units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| JPS5955545A (ja) | 誤動作防止方式 | |
| JPH0765908A (ja) | ロボット等の非常停止回路 | |
| JPS58155433A (ja) | 個別入出力ユニツトの接続方式 | |
| JPS62197856A (ja) | マイクロコンピユ−タ | |
| JP3171099B2 (ja) | コンピュータの電源オン／オフ制御方式 | |
| JPS63188241A (ja) | 集積回路装置 | |
| JPS5827219A (ja) | 給電装置 | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JPH0236487A (ja) | マイクロプロセッサ | |
| JPH0631825Y2 (ja) | 伝送処理回路 | |
| KR200155563Y1 (ko) | 절체시스템의 유니트 실장시 에러 방지 장치 | |
| JPH04130912A (ja) | バス接続方式 | |
| JPH05197448A (ja) | 無停止型コンピュータのマザーボード | |
| JPH04184609A (ja) | 信号授受装置 | |
| JPH0662010A (ja) | 通信インタフェースアダプタ装置 | |
| JPH05157793A (ja) | ショートチェック付き電源回路 | |
| JPS5825286B2 (ja) | 入出力装置 | |
| JP2503600Y2 (ja) | ユニットの自動切替機構 | |
| JPH0383143A (ja) | エミュレーション回路装置 | |
| JPH05165668A (ja) | マイクロコンピュータ | |
| JPH0342711A (ja) | ユニット間信号接続保護回路 | |
| JPS58144924A (ja) | 外部記憶装置の制御方式 | |
| JPH1185625A (ja) | メモリ制御回路 | |
| JPH03100846A (ja) | メモリライトプロテクト回路 |