JPH04184609A - 信号授受装置 - Google Patents
信号授受装置Info
- Publication number
- JPH04184609A JPH04184609A JP2315627A JP31562790A JPH04184609A JP H04184609 A JPH04184609 A JP H04184609A JP 2315627 A JP2315627 A JP 2315627A JP 31562790 A JP31562790 A JP 31562790A JP H04184609 A JPH04184609 A JP H04184609A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output
- turned
- input
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241001508691 Martes zibellina Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えばコンピュータ装置における本体装置
と拡張入出力装置間の信号授受装置に関するものである
。
と拡張入出力装置間の信号授受装置に関するものである
。
［従来の技術］
それぞれ別電源を持つコンピュータ装置の本体装置と拡
張入出力装置間の信号をＣＭＯＳのドライバ／レシーバ
ＩＣで授受する場合、それぞれの電源とドライバレシー
バＩＣのイネーブル／デイザプル（ｅｎａｂｌｅ／ｄｉ
ｓａｂｌｅ）のタイミングのシーケンスが必要となる。
張入出力装置間の信号をＣＭＯＳのドライバ／レシーバ
ＩＣで授受する場合、それぞれの電源とドライバレシー
バＩＣのイネーブル／デイザプル（ｅｎａｂｌｅ／ｄｉ
ｓａｂｌｅ）のタイミングのシーケンスが必要となる。
これは、例えば本体装置側のドライバＩＣの出力が高レ
ベルの状態で、拡張入出力装置側の電源がオフの状態で
あると、拡張入出力装置側のレシーバＩＣは電源端子よ
り入力端子にかかる電圧が高くなり、拡張入出力装置側
の電源がオンする時に、拡張入出力装置側のレシーバＩ
Ｃにラッチアップが発生し、レシーバＩＣが破壊される
可能性があるから、この現象を防ぐためである。そこで
、レシーバＩＣ側の電源をオンにしたのと同時か、ある
いはオンにした後にドライバＩＣの出力をイネーブルに
する必要がある。
ベルの状態で、拡張入出力装置側の電源がオフの状態で
あると、拡張入出力装置側のレシーバＩＣは電源端子よ
り入力端子にかかる電圧が高くなり、拡張入出力装置側
の電源がオンする時に、拡張入出力装置側のレシーバＩ
Ｃにラッチアップが発生し、レシーバＩＣが破壊される
可能性があるから、この現象を防ぐためである。そこで
、レシーバＩＣ側の電源をオンにしたのと同時か、ある
いはオンにした後にドライバＩＣの出力をイネーブルに
する必要がある。
従来は、本体装置側と拡張入出力装置側の電源とドライ
バ／レシーバＩＣのイネーブル／デイザプルをソフトウ
ェアでシーケンスを持たせて制御したり、本体装置側の
電源容量を大きくして、本体装置側の電源から拡張入出
力装置側に電力を供給して、拡張入出力装置側に電源を
持たせない方式が採用されたりしている。
バ／レシーバＩＣのイネーブル／デイザプルをソフトウ
ェアでシーケンスを持たせて制御したり、本体装置側の
電源容量を大きくして、本体装置側の電源から拡張入出
力装置側に電力を供給して、拡張入出力装置側に電源を
持たせない方式が採用されたりしている。
上記従来の本体装置側と拡張入出力装置側の電源とドラ
イバ／レシーバＩＣのイネーブル／デイザプルをソフト
ウェアでシーケンスを持たせて制御する方法は、回路が
複雑になると余分なソフトウェア制御が必要になり、装
置の性能が低下するという短所があった。
イバ／レシーバＩＣのイネーブル／デイザプルをソフト
ウェアでシーケンスを持たせて制御する方法は、回路が
複雑になると余分なソフトウェア制御が必要になり、装
置の性能が低下するという短所があった。
また、本体装置側の電源から拡張入出力装置側側に電力
を供給する方法は、本体装置側の電源容量が大きいもの
が必要になり、価格的、スペース的にも不利であるとい
う短所があった。
を供給する方法は、本体装置側の電源容量が大きいもの
が必要になり、価格的、スペース的にも不利であるとい
う短所があった。
この発明はかかる短所を解決するためになされたもので
あ番ハ簡単な回路でレシーバＩＣのラッチアップを防止
することができる信号授受装置を得ることを目的とする
ものである。
あ番ハ簡単な回路でレシーバＩＣのラッチアップを防止
することができる信号授受装置を得ることを目的とする
ものである。
この発明に係る信号授受装置は、コネクタを介して接続
され、それぞれ別電源を持つ２つの装置間の信号をＣＭ
ＯＳのドライバ／レシーバＩＣで授受する信号授受装置
において、 各々相手側装置の電源で自分側のドライバＩＣのゲート
入力をオンしてドライバＩＣの出力をイネーブルにする
ことを特徴とする。
され、それぞれ別電源を持つ２つの装置間の信号をＣＭ
ＯＳのドライバ／レシーバＩＣで授受する信号授受装置
において、 各々相手側装置の電源で自分側のドライバＩＣのゲート
入力をオンしてドライバＩＣの出力をイネーブルにする
ことを特徴とする。
この発明においては、自分側の電源がオンで相手側の電
源がオフのときに、自分側のドライバＩＣの出力をハイ
・インピーダンス状態にし、相手側の電源がオンになっ
たときに、自分側のドライバＩＣの出力をイネーブルに
して信号の授受を行う。
源がオフのときに、自分側のドライバＩＣの出力をハイ
・インピーダンス状態にし、相手側の電源がオンになっ
たときに、自分側のドライバＩＣの出力をイネーブルに
して信号の授受を行う。
第１図はこの発明の一実施例を示すブロック図である１
図において、１はコンピュータ装置の本体装置２と拡張
入出力装置３間の信号を授受する信号授受装置、４は本
体装置側の電源、５は拡張入出力装置側の電源である。
図において、１はコンピュータ装置の本体装置２と拡張
入出力装置３間の信号を授受する信号授受装置、４は本
体装置側の電源、５は拡張入出力装置側の電源である。
信号授受装置１は、第２図に示すように、ドライバＩＣ
６とレシーバＩＣ７とからなるＣＭＯＳのドライバ／レ
シーバＩＣを２組有し、本体装置側に設けられたドライ
バＩＣ６ａと拡張入出力装置側に設けられたレシーバＩ
ＣＴｂ間と、拡張入出力装置側に設けられたドライバＩ
Ｃ６ｂと本体装置側に設けられたレシーバＩＣＴｂ間が
コネクタで接続されている。そして、ドライバＩＣ６ａ
のゲートにはＮＯＴゲート８ａを介して拡張入出力装置
側の電＃５が接続され、ドライバＩＣ６ｂのゲートには
ＮＯＴゲート８ｂを介して本体装置側の電源４が接続さ
れている。
６とレシーバＩＣ７とからなるＣＭＯＳのドライバ／レ
シーバＩＣを２組有し、本体装置側に設けられたドライ
バＩＣ６ａと拡張入出力装置側に設けられたレシーバＩ
ＣＴｂ間と、拡張入出力装置側に設けられたドライバＩ
Ｃ６ｂと本体装置側に設けられたレシーバＩＣＴｂ間が
コネクタで接続されている。そして、ドライバＩＣ６ａ
のゲートにはＮＯＴゲート８ａを介して拡張入出力装置
側の電＃５が接続され、ドライバＩＣ６ｂのゲートには
ＮＯＴゲート８ｂを介して本体装置側の電源４が接続さ
れている。
上記のように構成された信号授受装置１において、例え
ば本体装置側の電数４がオン状態で、拡張入出力装置側
の電源５がオフ状態とすると、このとき拡張入出力装置
側の電源５はＯｖで、本体装置側のドライバＩＣ６ａの
ゲート入力信号はオフになる。そしてドライバＩＣ６ａ
の出力はハイ・インピーダンス状態となる。
ば本体装置側の電数４がオン状態で、拡張入出力装置側
の電源５がオフ状態とすると、このとき拡張入出力装置
側の電源５はＯｖで、本体装置側のドライバＩＣ６ａの
ゲート入力信号はオフになる。そしてドライバＩＣ６ａ
の出力はハイ・インピーダンス状態となる。
したがって、拡張入出力装置側のレシーバＩＣ７ａには
入力電圧がかからず、電源電圧と同じレベルになってい
る。このため、拡張入出力装置側の電１；’！５がオン
になってもレシーバＩＣ７ａにラッチアップが発生する
ことを防ぐことができる。
入力電圧がかからず、電源電圧と同じレベルになってい
る。このため、拡張入出力装置側の電１；’！５がオン
になってもレシーバＩＣ７ａにラッチアップが発生する
ことを防ぐことができる。
この状態で拡張入出力装置側の電源５がオンになると、
本体装置側のドライバＩＣ６ａのゲート入力信号がオン
になり、ドライバＩＣ６ａの出力がイネーブルとなる。
本体装置側のドライバＩＣ６ａのゲート入力信号がオン
になり、ドライバＩＣ６ａの出力がイネーブルとなる。
このとき、本体装置側の電源４がオンであり、拡張入出
力装置側のドライバＩＣ６ｂのゲート入力信号もオンに
なっているので、ドライバＩＣ６ｂの出力はイネーブル
となっている。したがって、本体装置２と拡張入出力装
置３の間で信号の授受を行うことができる。
力装置側のドライバＩＣ６ｂのゲート入力信号もオンに
なっているので、ドライバＩＣ６ｂの出力はイネーブル
となっている。したがって、本体装置２と拡張入出力装
置３の間で信号の授受を行うことができる。
なお、逆に本体装置側の電源４がオフで、拡張入出力装
置側の電源５がオンの場合も上記と同様な動作により、
レシーバＩＣ７ｂにラッチアップが発生することを防止
しながら、本体装置２と拡張入出力装置３の間で信号の
授受を行うことができる。
置側の電源５がオンの場合も上記と同様な動作により、
レシーバＩＣ７ｂにラッチアップが発生することを防止
しながら、本体装置２と拡張入出力装置３の間で信号の
授受を行うことができる。
この発明は以上説明したように、自分側の電源がオンで
相手側の電源がオフのときに、自分側のドライバＩＣの
出力をハイ・インピーダンス状態にして、相手側のレシ
ーバＩＣ，に入力電圧がかからないようにしたから、簡
単な回路でレシーバＩＣのラッチアップを防止すること
ができる。
相手側の電源がオフのときに、自分側のドライバＩＣの
出力をハイ・インピーダンス状態にして、相手側のレシ
ーバＩＣ，に入力電圧がかからないようにしたから、簡
単な回路でレシーバＩＣのラッチアップを防止すること
ができる。
この状態で相手側の電源がオンになることにより、自分
側のドライバＩＣのゲート入力信号をオンにしてドライ
バＩＣの出力をイネーブルにすることにより、２つの装
置間で信号の授受を行うことができる。
側のドライバＩＣのゲート入力信号をオンにしてドライ
バＩＣの出力をイネーブルにすることにより、２つの装
置間で信号の授受を行うことができる。
また、う、ツチアップの防止にソフトウェアも不要であ
るから、システムの性能に影響なしラッチアップ防止を
行うことができる。
るから、システムの性能に影響なしラッチアップ防止を
行うことができる。
第１図はこの発明の実施例を示すブロック図、第２図は
ＣＭＯＳのドライバ／レシーバＩＣの構成図である。 １自画号授受装置、２；本体装置、３；拡張入出力装置
、４；本体装置側の電源、５；拡張入出力装置側の電源
、６，６ａ、６ｂ；ドライバＩＣ１７，７ａ、７ｂ；レ
シーバＩＣ。
ＣＭＯＳのドライバ／レシーバＩＣの構成図である。 １自画号授受装置、２；本体装置、３；拡張入出力装置
、４；本体装置側の電源、５；拡張入出力装置側の電源
、６，６ａ、６ｂ；ドライバＩＣ１７，７ａ、７ｂ；レ
シーバＩＣ。
Claims (1)
- 【特許請求の範囲】 １、それぞれ別電源を持つ２つの装置間の信号をＣＭＯ
Ｓのドライバ／レシーバＩＣで授受する信号授受装置に
おいて、 各々相手側装置の電源で自分側のドライバＩＣのゲート
入力をオンしてドライバＩＣの出力をイネーブルにする
ことを特徴とする信号授受装置。 ２、上記２つの装置がコンピュータ本体装置と拡張入出
力装置である請求項１記載の信号授受装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315627A JPH04184609A (ja) | 1990-11-20 | 1990-11-20 | 信号授受装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315627A JPH04184609A (ja) | 1990-11-20 | 1990-11-20 | 信号授受装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04184609A true JPH04184609A (ja) | 1992-07-01 |
Family
ID=18067643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315627A Pending JPH04184609A (ja) | 1990-11-20 | 1990-11-20 | 信号授受装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04184609A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1596322A2 (en) | 2004-05-11 | 2005-11-16 | Toyota Jidosha Kabushiki Kaisha | Driving lane recognizer and driving lane recognizing method |
| JP2013038645A (ja) * | 2011-08-09 | 2013-02-21 | Ricoh Co Ltd | ロジック回路及び携帯端末装置 |
-
1990
- 1990-11-20 JP JP2315627A patent/JPH04184609A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1596322A2 (en) | 2004-05-11 | 2005-11-16 | Toyota Jidosha Kabushiki Kaisha | Driving lane recognizer and driving lane recognizing method |
| JP2013038645A (ja) * | 2011-08-09 | 2013-02-21 | Ricoh Co Ltd | ロジック回路及び携帯端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1344140B1 (en) | I?2 c bus control for isolating selected ic's for fast i?2 bus communication | |
| US7447930B2 (en) | USB control circuit for saving power and the method thereof | |
| JPH0535668A (ja) | 信号処理装置 | |
| DE69320503D1 (de) | Dreizustandspuffer für ein System mit zweifacher Speisespannung | |
| JP3557625B2 (ja) | 情報処理装置 | |
| JPH04184609A (ja) | 信号授受装置 | |
| JP2665885B2 (ja) | 直列通信ポートと光通信ポートの切換制御装置およびその駆動方法 | |
| JP4127372B2 (ja) | バス制御回路 | |
| JPH07122987A (ja) | 信号処理装置 | |
| JPS63161719A (ja) | ラツチ回路 | |
| JPH04186411A (ja) | 活性挿抜制御方式 | |
| JPH04268852A (ja) | 通信装置 | |
| JP3136020B2 (ja) | 多重通信方式 | |
| JPS6146852B2 (ja) | ||
| JPH0715675B2 (ja) | シリアルインタ−フエ−ス回路 | |
| JPH10105299A (ja) | 切替器 | |
| JPH04195410A (ja) | 機器接続切離し制御装置 | |
| JPH0262787A (ja) | 半導体メモリ装置 | |
| JPH03219359A (ja) | インタフェース回路 | |
| JPS6183082A (ja) | 印字装置における自己印字制御方法 | |
| JPH03151717A (ja) | トライステート装置 | |
| JPS61102850A (ja) | セントロニクスインタフエイスの利用方式 | |
| JPH02110610A (ja) | 電源投入制御回路 | |
| JPH07160667A (ja) | 半導体集積回路 | |
| JPH11288399A (ja) | アドレス設定方法 |