JPH04195410A - 機器接続切離し制御装置 - Google Patents

機器接続切離し制御装置

Info

Publication number
JPH04195410A
JPH04195410A JP2326328A JP32632890A JPH04195410A JP H04195410 A JPH04195410 A JP H04195410A JP 2326328 A JP2326328 A JP 2326328A JP 32632890 A JP32632890 A JP 32632890A JP H04195410 A JPH04195410 A JP H04195410A
Authority
JP
Japan
Prior art keywords
signal line
connection
power
signal
disconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2326328A
Other languages
English (en)
Inventor
Kazuharu Yuno
油野 一晴
Tomokazu Minemura
峯村 友和
Takehiko Nishida
健彦 西田
Mamoru Sueoka
末岡 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2326328A priority Critical patent/JPH04195410A/ja
Publication of JPH04195410A publication Critical patent/JPH04195410A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Power Sources (AREA)
  • Small-Scale Networks (AREA)
  • Devices For Supply Of Signal Current (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、システムを構成する機器の接続切離し制御装
置に係り、特に、バス等の通信路によりホストコンピュ
ータと複数台接続されるl10装置すなわち入出力装置
等の電源投入または遮断時のノイズの影響を回避する手
段に関するものである。
〔従来の技術l l10装置等の電源を投入したり遮断したりする際に発
生するノイズの影響により他の装置が誤動作することを
防ぐ方法として、従来は、他の装置で誤動作が発生した
場合に、ソフトウェア上でホストコンピュータからのり
トライ処理を行なっているものがあったが、完全な対策
とはなっていない。
また、特開昭51−108519号のように、アクティ
ブな信号線での接続切離しを手動操作により実行し、電
源投入または遮断時のノイズの影響を回避するものがあ
った。
〔発明が解決しようとする課題〕
上記従来技術は、電源投入または遮断時のノイズの影響
を回避するために、アクティブな線の接続および切離し
処理を人手に頼っていたために、操作が煩雑で、システ
ム構成機器の接続についである程度の知識が無いと、大
切なデータ等の転送を中断させてしまう等の欠点があっ
た。
本発明の目的は、バス等の通信路により接続された複数
のシステム構成機器のうち任意の装置の電源が投入また
は遮断される際に、他のシステム構成機器に悪影響を与
えないで、当該システム構成機器を信号線から自動的に
切離し再接続できる機器接続切離し制御装置を提供する
ことである。
[課題を解決するための手段] 本発明は、上記目的を達成するために、任意の装置には
、当該装置の電源が投入されるとその装置の電源電圧が
確定されたことを示す電源確定報告信号を出力する手段
と、電源遮断操作後に当該装置の電源電圧が切断される
ことを事前に示す電源断予告信号を出力する手段とを設
け、電源確定報告信号が検出されたときは、当該装置と
他の装置とを結合する信号線接続処理を実行し、電源断
予告信号が検出されたときは当該装置と他の装置とを分
離させる信号線の切離しを実行する機器接続切離し制御
装置を当該装置と信号線との間に設けることを提案する
ものである。
上記接続・切離し処理時には当該装置側の信号線をハイ
インピーダンス状態に保ち、通常の接続状態においては
、ローインピーダンスに保つ。
[作用] 第1図は、本発明によるシステムを構成する機器の接続
切離し制御装置の原理的系統構成を示す図である。
システム構成機器すなわちl10装置61からの電源確
定報告信号6が検出されると、接続切離し制御装置65
の内部に存在する制御回路62は、制御信号線63によ
り、ホストコンピュータコンピュータ1または他のl1
0装置71と接続されている信号線60に■/○装置6
1の信号線を接続し、バス接続を確立する。
一方、l10装置61からの電源断予告信号5が検出さ
れると、制#回路62は、制御信号線63により、ホス
トコンピュータコンピュータ1または他のl10装置7
1と接続されている信号線60からl10装置61の信
号線64を切離す。
接続切離し対象のl10装置61側においては、バス接
続切離しの実際的対象となる信号線64をその接続切離
し中にハイインピーダンス状態にする必要があるが、前
記電源断予告信号5または電源確定報告信号6を用いる
と、信号線64のインピーダンス状態を制御できる。
したがって、l10装置61は、電源投入または遮断の
瞬間には、ホストコンピュータlおよび他のl10装置
71を接続されている信号線60と絶縁されることにな
り、■/○装置61の電源投入または遮断によるノイズ
の影響がホストコンピュータ1および他のI10装置7
1に及ぶことがない。
〔実施例] 次に、第2図〜第5図を参照して、本発明の一実施例を
説明する。
第2図は、ホストコンピュータと複数台のI10装置と
をバスにより接続するいわゆるSC3I(Small 
Comput、er System  Interfa
ce)システムに本発明の接続切離し制御装置を適用し
た一実施例の構成を示すブロック図である。
本システムは、ホストコンピュータ1と、ホストコンピ
ュータlからの指令に基づいて動作するI10装置3お
よび13と、これらのI10装置3および13をそれぞ
れ他の機器に接続しまたは切り離す接続切離し制御装置
2および12と、電源断予告信号線5,15と、電源確
定報告信号線6.16と、インターフェース信号線9,
19゜20.21.22と、終端抵抗モジュール25と
からなる。
各装置は、コネクタla、コネクタ2a、2b。
2c、コネクタ12a、12b、12c1Dネクタコネ
クタ3a、コネクタ13a、コネクタ25aを備えてお
り、前記インターフェイス信号線によりそれぞれ5C3
I接続されている。
この場合、終端となる接続切離し制御装置12について
は、他工/○装置への接続用コネクタのうち不要となる
コネクタ12bにインターフェース信号線22で終端抵
抗モジュール25を接続し、接続切離し制御装置12に
接続される■/○装置13については、5csr特有で
ある終端抵抗接続設定を有でなく無とし、SC3I接続
構成を実現する。
接続切離し制御装置2および12とI10装置3および
13とは、電源断予告信号線5および15と電源確定報
告信号6および16とによっても接続されている。
接続切離し制御装置2は、制御信号線7の信号に応じて
コネクタ2aとコネクタ2bとの間を接続しまたは切離
すスイッチと、制御信号線8の信号に応じてコネクタ2
aとコネクタ2Cとの間を接続しまたは切離すスイッチ
と、これも制御信号線8の信号に応じてコネクタ2bと
コネクタ2cとの間を接続しまたは切離すスイッチと、
I10装置3から出力される電源断予告信号5または電
源確定報告信号6に基づいて上記各スイッチの動作を制
御する制御信号線7または8上の制御信号を生成する制
御回路4とからなる。接続切離し制御装置12も同様に
構成されている。
第4図は、制御回路4の内部構成の一例をより具体的に
示す回路図である。
制御回路4は、電源断予告信号5と電源確定報告信号6
との論理積により作成した信号42と、この信号42を
遅延素子40に通し上記各スイッチの接続切離し動作を
終結させる十分な時間11秒だけ遅延させた信号41と
を、組み合わせ回路50〜54に通し制御信号線7また
は8上の制御信号を生成する。
次に、第3図を用いて、第2図装置の動作を説明する。
I10装置3の電源が投入されると、I10装置3の電
源電圧が確定されるのを待つ。電源が確定されると、I
10装置3は、電源確定報告信号6を接続切離し制御装
置2に出力する。接続切離し制御装置2の制御回路4は
、電源確定報告信号6を受信し、制御信号線7のみをア
クティブとしスイッチをONさせてコネクタ2aとコネ
クタ2bとを接続しているA状態から、制御信号線7お
よび8をアクティブとしスイッチをONさせてコネクタ
2aと2bと20すなわちI10装置3とを接続してい
るB状態を経て、制御信号線8のみをアクティブとしス
イッチをONさせてコネクタ2aとI10装置3および
コネクタ2bとI10装置3とを接続しているC状態に
遷移する。
なお、電源投入状態では、電源断予告信号5が出力され
るまで上記C状態を保持したままである。
一方、I10装置3において、電源遮断操作が行なわれ
ると、I10装置3の電源電圧が切断される前に、I1
0装置3より電源断予告信号5が接続切離し制御装置2
に出力される。接続切離し制御装置2は、電源断予告信
号5を受けて、制御信号線8のみをアクティブとしスイ
ッチをONさせている状態すなわち第3図のC状態から
、制御信号線7および8をアクティブとしスイッチをO
NさせているB状態を経て、制御信号線7のみをアクテ
ィブとしスイッチをONさせているA状態に遷移し、電
源投入時とは逆に動作する。
なお、電源遮断状態では、電源確定報告信号6が出力さ
れるまで上記A状態を保持したままである。
第5図は、第3図の制御動作を電源投入から電源遮断後
まで時間を追って示すタイミングチャートである。A状
態において、電源が確定するまでまたは完全に遮断され
るまでの間に、ホストコンピュータ1や他の■/○装置
13に悪影響を与えるノイズが発生する可能性がある。
電源投入時は、電源断予告信号5も電源確定報告信号6
も無いので、電源投入時には、制御信号線7のみがアク
ティブとなり、A状態になる。
電源を投入し、電源電圧3oが確定すると、電源断予告
信号線5上の電圧32も確定し、所定時間後には■/○
装置3から電源確定信号31が信号線6に出力される。
それと同時に、第4図の信号線6上の電圧31と信号線
5上の電圧32との論理積が成立し、信号線42上の信
号33がONになり、制御信号線8上の信号35がON
となり、B状態に至る。
信号線42信号線42上の信号33がONになってから
し1秒経過すると、遅延素子40の働きにより、信号線
41上の信号34がONとなり、制御信号線7上の信号
がOFFに変化し、C状態に至る。
一方、電源遮断時には、電源断予告信号線5上の信号3
2がONからOFFに変化し、信号線42上の信号33
がOFFになるとともに、制御信号線7上の信号36が
ONとなり、それまでのC状態からB状態に戻る。
それからし1秒経過すると、遅延素子40の働きにより
、信号線41上の信号34がOFFとなす、制御信号線
8上の信号がOFFに変化し、A状態に戻る。
本実施例によれば、コネクタ2aとコネクタ2bを手動
で機械的に切離さなくとも、■/○装置3の接続切離し
がA状態と重ならないタイミングで自動的かつ確実にな
され、I10装置3の電源投入または遮断時に発生する
ノイズの影響がホストコンピュータ1および他I10装
置13に及ばない。
本実施例においては、I10装置3の処理動作が停止中
であり、I10装置3から信号線9に信号を送出してい
ないハイインピーダンス状態であることを確認してから
、接続切離し制御装置2の切離し動作を実行する必要が
ある。電源断予告信号5は、I10装置3の処理動作が
停止していることを認識してから出力し、電源断予告信
号5を出力している時は、I10装置3から信号IQ 
9に信号を送出しないハイインピーダンス状態とする。
また、電源断予告信号5は、I10装置3全体の電源電
圧が切断される時点よりもし1砂金分に早<I10装置
3から出力させる。
また、終端抵抗接続無の状態でホストコンピュータlに
接続される全てのI10装置を設定するため、接続切離
し制御装置と各■/○装置間のつなぎ換えを実施しても
、各■/○装置における終端抵抗接続有無の再設定作業
を行う必要がなくなる。
なお、上記実施例においては、電源断予告信号線と電源
確定報告信号線とを本来の信号線の多芯接続ケーブルと
は別殺しであるが、本来の信号線の接続コネクタおよび
多芯ケーブルに余裕がある場合は、本来の信号線の多芯
ケーブルに内蔵させてもよい。
通信路はバス方式に限らず、リング方式などの種々の通
信路方式のシステムに本発明を適用可能である。
また、前記接続切離し制御装置は、各I/○装置等の被
接続機器に内蔵させることもできる。
さらに、接続切離し制御装置内のスイッチは、機械的ス
イッチである必要は無く、インビーダンスを高低に調節
できるバッファ機能を持っていれば、半導体スイッチ等
の各種の素子を用いることができる。
〔発明の効果] 本発明によれば、個別に電源を持つ複数のI10装置を
バス接続する計算機システムにおいて、ホストコンピュ
ータ計算機の電源が投入されているかぎり常に各I10
装置の電源を無意味に投入しておく必要がなくなり、必
要に応じて電源投入および遮断できるため、低消費電力
を著しく低減できる。
また、他の1/○装置の動作状態を意識することなく、
ある■/○装置を個別に電源投入したり遮断したりでき
、使い勝手の点でユーザの精神的負担が軽減される。
【図面の簡単な説明】
第1図は本発明によるシステム構成機器の接続切離し制
御装置の原理的系統構成を示す図、第2図はホストコン
ピュータと複数台の■/○、装置とをバスにより接続す
るSC3Iシステムに本発明の接続切離し制御装置を適
用した一実施例の構成を示すブロック図、第3図は第2
図システムの接続切離し装置のスイッチ部分の動作を説
明する図、第4図は接続切離し装置の制御回路4の内部
構成の一例をより具体的に示す回路図、第5図は第3図
の制御動作を電源投入から電源遮断後まで時間を迫って
示すタイミングチャートである。 1・・・ホストコンピュータ、 2、12,65.75・・・機器接続切離し制御装置、
3、]、3,61,71・・・I10装置、4.62.
72・・・接続切離し制御回路、5.15・・・電源断
予告信号線、 6.16・・・電源確定報告信号線、 7.8,63.73・・・制御信号線、9.19,20
,21,22,60,64゜74・・・インターフェイ
ス信号線、 25・・・終端抵抗モジュール、 40・・・遅延素子。

Claims (1)

  1. 【特許請求の範囲】 1、ホストコンピュータに通信路を介して複数の機器を
    接続してなるコンピュータシステムの各機器と前記通信
    路との間に接続され、当該機器の前記通信路への接続時
    または前記通信路からの切離し時に高インピーダンスと
    なり前記機器の前記通信路への接続状態では低インピー
    ダンスとなる可変インピーダンスのバッファを備えた機
    器接続切離し制御装置。 2、請求項1に記載の機器接続切離し制御装置において
    、 前記可変インピーダンスのバッファを前記通信路に接続
    すべき機器の電源確定報告信号により低インピーダンス
    とし前記機器の電源遮断予告信号により高インピーダン
    スとする制御手段を設けたことを特徴とする機器接続切
    離し制御装置。 3、請求項2に記載の機器接続切離し制御装置において
    、 前記バッファ制御手段が、前記電源確定報告信号または
    電源遮断予告信号により起動し所定時間後に前記バッフ
    ァへのインピーダンス変更指令信号を出力する時限手段
    を有することを特徴とする機器接続切離し制御装置。 4、請求項1ないし3のいずれか一項に記載の機器接続
    切離し制御装置において、 前記バッファが、半導体スイッチ素子からなることを特
    徴とする機器接続切離し制御装置。 5、請求項1ないし4のいずれか一項に記載の機器接続
    切離し制御装置を内蔵し通信路によりホストコンピュー
    タと接続されるコンピュータシステム機器。 6、ホストコンピュータと、 複数の機器と、 当該機器を前記ホストコンピュータに接続する通信路と
    、 請求項1ないし4のいずれか一項に記載の機器接続切離
    し制御装置と からなるコンピュータシステム。 7、請求項6に記載のコンピュータシステムにおいて、 請求項5に記載のコンピュータシステム機器を含むこと
    を特徴とするコンピュータシステム。
JP2326328A 1990-11-28 1990-11-28 機器接続切離し制御装置 Pending JPH04195410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326328A JPH04195410A (ja) 1990-11-28 1990-11-28 機器接続切離し制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2326328A JPH04195410A (ja) 1990-11-28 1990-11-28 機器接続切離し制御装置

Publications (1)

Publication Number Publication Date
JPH04195410A true JPH04195410A (ja) 1992-07-15

Family

ID=18186547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326328A Pending JPH04195410A (ja) 1990-11-28 1990-11-28 機器接続切離し制御装置

Country Status (1)

Country Link
JP (1) JPH04195410A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519285B1 (ko) * 1998-03-20 2005-11-25 엘지전자 주식회사 버스 리셋 지연장치 및 그 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240615A (ja) * 1987-03-27 1988-10-06 Mitsubishi Electric Corp インタ−フエイス回路
JPH0289274A (ja) * 1988-04-26 1990-03-29 Mitsubishi Electric Corp メモリカード
JPH02196316A (ja) * 1989-01-26 1990-08-02 Nec Corp 共通バス接続装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240615A (ja) * 1987-03-27 1988-10-06 Mitsubishi Electric Corp インタ−フエイス回路
JPH0289274A (ja) * 1988-04-26 1990-03-29 Mitsubishi Electric Corp メモリカード
JPH02196316A (ja) * 1989-01-26 1990-08-02 Nec Corp 共通バス接続装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519285B1 (ko) * 1998-03-20 2005-11-25 엘지전자 주식회사 버스 리셋 지연장치 및 그 방법

Similar Documents

Publication Publication Date Title
EP1092194B1 (en) Device for use as stand-alone device and as slave device in a data bus system
US20040243861A1 (en) Communication device
JPH04195410A (ja) 機器接続切離し制御装置
JP4372244B2 (ja) インタフェース回路の電源制御方法、インタフェース回路、及び、データ転送装置
JPH09284287A (ja) ネットワークシステム
JP7186679B2 (ja) デジタル出力装置
KR100350480B1 (ko) 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법
JPH05341803A (ja) プログラマブルコントローラの二重化切替装置
JPH04186411A (ja) 活性挿抜制御方式
JPH0752377B2 (ja) 電子回路基板
JPH08256191A (ja) データ処理装置
JP2671750B2 (ja) 周辺制御装置
JPH04336361A (ja) データ・バス拡張装置
JP2663487B2 (ja) デジタル通信装置
JPH0662010A (ja) 通信インタフェースアダプタ装置
JPH05227658A (ja) 活線挿抜装置
JPH0744293A (ja) バスインターフェース装置
JP2856633B2 (ja) 冗長装置
JPH05197448A (ja) 無停止型コンピュータのマザーボード
JPH04167113A (ja) 情報処理装置
JPH0636519B2 (ja) 二重化制御方式
JPH0756852A (ja) 拡張インターフェース回路
JPH088891A (ja) 切替制御装置
JPS6069721A (ja) 電源制御インタフェ−ス方式
JPH0514322A (ja) 切替制御方式