JPH10105299A - 切替器 - Google Patents
切替器Info
- Publication number
- JPH10105299A JPH10105299A JP8260528A JP26052896A JPH10105299A JP H10105299 A JPH10105299 A JP H10105299A JP 8260528 A JP8260528 A JP 8260528A JP 26052896 A JP26052896 A JP 26052896A JP H10105299 A JPH10105299 A JP H10105299A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- clock
- input
- switch
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来のインターフェースでは、ＤＣＥ仕様と
ＤＴＥ仕様とを容易に切替える回路を安価にできないと
いう問題点があったが、本発明では１つのインターフェ
ースをＤＣＥ仕様とＤＴＥ仕様とに切り替えて使用でき
る、安価な切替器を提供する。 【解決手段】 クロック入出力制御信号が「Ｈ」である
と、ＡＮＤゲート２２がＬＳＩ１のクロック端子からの
出力を外部に出力するので、インターフェースがＤＣＥ
仕様となり、クロック入出力制御信号が「Ｌ」である
と、ＡＮＤゲート２２が信号出力しないようになり、ス
リーステートゲート２１がイネーブルとなって、外部か
らクロック信号の入力をＬＳＩ１のクロック端子に入力
するようになって、インターフェースがＤＴＥ仕様とな
る切替器である。
ＤＴＥ仕様とを容易に切替える回路を安価にできないと
いう問題点があったが、本発明では１つのインターフェ
ースをＤＣＥ仕様とＤＴＥ仕様とに切り替えて使用でき
る、安価な切替器を提供する。 【解決手段】 クロック入出力制御信号が「Ｈ」である
と、ＡＮＤゲート２２がＬＳＩ１のクロック端子からの
出力を外部に出力するので、インターフェースがＤＣＥ
仕様となり、クロック入出力制御信号が「Ｌ」である
と、ＡＮＤゲート２２が信号出力しないようになり、ス
リーステートゲート２１がイネーブルとなって、外部か
らクロック信号の入力をＬＳＩ１のクロック端子に入力
するようになって、インターフェースがＤＴＥ仕様とな
る切替器である。
Description
【０００１】
【発明の属する技術分野】本発明は、シリアルケーブル
で接続されたインターフェースをＤＣＥ仕様とＤＴＥ仕
様とに切り替える切替器に係り、特に安価な構成でＤＣ
Ｅ仕様とＤＴＥ仕様とを切り替えることができる切替器
に関する。
で接続されたインターフェースをＤＣＥ仕様とＤＴＥ仕
様とに切り替える切替器に係り、特に安価な構成でＤＣ
Ｅ仕様とＤＴＥ仕様とを切り替えることができる切替器
に関する。
【０００２】
【従来の技術】近年、ＤＣＥ（Data Communication Equ
ipment）とＤＴＥ（Data Terminal Equipment）とにお
けるシリアルインターフェースでは、ともに１つの専用
ＬＳＩが兼用され、そのようなＬＳＩは、シリアルケー
ブルにおけるデータ通信に必要なタイミングを調整する
クロックを生成するボーレートジェネレータを備えてい
る。
ipment）とＤＴＥ（Data Terminal Equipment）とにお
けるシリアルインターフェースでは、ともに１つの専用
ＬＳＩが兼用され、そのようなＬＳＩは、シリアルケー
ブルにおけるデータ通信に必要なタイミングを調整する
クロックを生成するボーレートジェネレータを備えてい
る。
【０００３】また、クロックは、ＤＣＥが供給するのが
普通であるので、このＬＳＩをＤＴＥのインターフェー
スに用いるには、後に説明するように、ＬＳＩに内蔵さ
れているボーレートジェネレータを無効とするようにし
ている。
普通であるので、このＬＳＩをＤＴＥのインターフェー
スに用いるには、後に説明するように、ＬＳＩに内蔵さ
れているボーレートジェネレータを無効とするようにし
ている。
【０００４】従来のインターフェースについて図２と図
３を使って説明する。図２は、従来のインターフェース
の構成ブロック図であり、図３は、従来のインターフェ
ースの一部の回路図であり、特に図３（ａ）は、従来の
インターフェースをＤＣＥ仕様とするときの回路図であ
り、図３（ｂ）は、従来のインターフェースをＤＴＥ仕
様とするときの回路図である。
３を使って説明する。図２は、従来のインターフェース
の構成ブロック図であり、図３は、従来のインターフェ
ースの一部の回路図であり、特に図３（ａ）は、従来の
インターフェースをＤＣＥ仕様とするときの回路図であ
り、図３（ｂ）は、従来のインターフェースをＤＴＥ仕
様とするときの回路図である。
【０００５】従来のインターフェースは、図２に示すよ
うに、基本クロックの入力を受ける端子（以下、「基本
クロック端子」と称する）と、送信クロックの入出力を
行う端子（以下、「クロック端子」と称する）と、送信
データを出力する端子とを備えたＬＳＩ１から構成され
ており、ＬＳＩ１は、ボーレートジェネレータ１１と、
第１のスイッチ１２と、第２のスイッチ１３と、送信回
路１４とから主に構成されている。
うに、基本クロックの入力を受ける端子（以下、「基本
クロック端子」と称する）と、送信クロックの入出力を
行う端子（以下、「クロック端子」と称する）と、送信
データを出力する端子とを備えたＬＳＩ１から構成され
ており、ＬＳＩ１は、ボーレートジェネレータ１１と、
第１のスイッチ１２と、第２のスイッチ１３と、送信回
路１４とから主に構成されている。
【０００６】本来ならば、送受信すべきデータを入出力
する端子等があるのがＬＳＩ１の全体の構成であるが、
図２では、説明を簡単にするためにクロック信号の切替
えに主要な部分のみを示している。
する端子等があるのがＬＳＩ１の全体の構成であるが、
図２では、説明を簡単にするためにクロック信号の切替
えに主要な部分のみを示している。
【０００７】以下、各部を具体的に説明する。ボーレー
トジェネレータ１１は、基本クロック端子から基本クロ
ックの入力を受けて、これを分周等し、クロック信号と
して第１のスイッチ１２の端子Ｄと、第２のスイッチ１
３の端子Ｂとに出力するものである。
トジェネレータ１１は、基本クロック端子から基本クロ
ックの入力を受けて、これを分周等し、クロック信号と
して第１のスイッチ１２の端子Ｄと、第２のスイッチ１
３の端子Ｂとに出力するものである。
【０００８】第１のスイッチ１２は、端子Ｅがクロック
端子に、端子Ｃが第２のスイッチ１３の端子Ａに、端子
Ｄがボーレートジェネレータ１１に接続されているもの
である。
端子に、端子Ｃが第２のスイッチ１３の端子Ａに、端子
Ｄがボーレートジェネレータ１１に接続されているもの
である。
【０００９】第２のスイッチ１３は、端子Ａが第１のス
イッチ１２の端子Ｃに、端子Ｂがボーレートジェネレー
タ１１に、端子Ｆが送信回路１４に接続されている。
イッチ１２の端子Ｃに、端子Ｂがボーレートジェネレー
タ１１に、端子Ｆが送信回路１４に接続されている。
【００１０】送信回路１４は、端子Ｆを介してクロック
信号の入力を受けて、当該クロックで送信データの出力
端子からデータの送信を行うものである。
信号の入力を受けて、当該クロックで送信データの出力
端子からデータの送信を行うものである。
【００１１】次に、従来のインターフェースの動作につ
いて説明する。まず、従来のインターフェースをＤＣＥ
として用いるときには、図３（ａ）に示すようにゲート
回路（ドライバ）をクロック端子に接続し、クロック端
子から出力されるクロック信号をドライバによってイン
ターフェース外にＳＴ１端子を介して出力するようにす
る。
いて説明する。まず、従来のインターフェースをＤＣＥ
として用いるときには、図３（ａ）に示すようにゲート
回路（ドライバ）をクロック端子に接続し、クロック端
子から出力されるクロック信号をドライバによってイン
ターフェース外にＳＴ１端子を介して出力するようにす
る。
【００１２】そして、第１のスイッチ１２を端子Ｄと端
子Ｅとが短絡するように切替え、また第２のスイッチ１
３を端子Ｆと端子Ｂとが短絡するように切り替える。す
ると、送信回路１４が、ボーレートジェネレータ１１か
ら第２のスイッチ１３を介してクロック信号の入力を受
けるようになり、このクロック信号に基づいてデータの
送信を開始する。
子Ｅとが短絡するように切替え、また第２のスイッチ１
３を端子Ｆと端子Ｂとが短絡するように切り替える。す
ると、送信回路１４が、ボーレートジェネレータ１１か
ら第２のスイッチ１３を介してクロック信号の入力を受
けるようになり、このクロック信号に基づいてデータの
送信を開始する。
【００１３】また、ＬＳＩ１は、クロック端子と、第１
のスイッチ１２とを介してボーレートジェネレータ１１
が出力するクロック信号を外部に出力するようになる。
このようにして、このインターフェースはＤＣＥとして
動作するようになる。
のスイッチ１２とを介してボーレートジェネレータ１１
が出力するクロック信号を外部に出力するようになる。
このようにして、このインターフェースはＤＣＥとして
動作するようになる。
【００１４】また、従来のインターフェースをＤＴＥと
して用いるときには、図３（ｂ）に示すようにゲート回
路（レシーバ）をクロック端子に接続し、ＳＴ２端子か
ら入力されるクロック信号をレシーバによってクロック
端子を介してＬＳＩ１に入力するようにする。
して用いるときには、図３（ｂ）に示すようにゲート回
路（レシーバ）をクロック端子に接続し、ＳＴ２端子か
ら入力されるクロック信号をレシーバによってクロック
端子を介してＬＳＩ１に入力するようにする。
【００１５】そして、第１のスイッチ１２を端子Ｃと端
子Ｅとが短絡するように切替え、また第２のスイッチ１
３を端子Ｆと端子Ａとが短絡するように切り替える。す
ると、送信回路１４が、ボーレートジェネレータ１１か
ら第１のスイッチ１２と、第２のスイッチ１３とを介し
てクロック端子から入力されたクロック信号の入力を受
けるようになり、このクロック信号に基づいて信号の送
信を開始する。つまり、ボーレートジェネレータ１１が
出力するクロック信号は無効となる。このようにして、
このインターフェースはＤＴＥとして動作するようにな
る。
子Ｅとが短絡するように切替え、また第２のスイッチ１
３を端子Ｆと端子Ａとが短絡するように切り替える。す
ると、送信回路１４が、ボーレートジェネレータ１１か
ら第１のスイッチ１２と、第２のスイッチ１３とを介し
てクロック端子から入力されたクロック信号の入力を受
けるようになり、このクロック信号に基づいて信号の送
信を開始する。つまり、ボーレートジェネレータ１１が
出力するクロック信号は無効となる。このようにして、
このインターフェースはＤＴＥとして動作するようにな
る。
【００１６】
【発明が解決しようとする課題】しかしながら、上記従
来のインターフェースでは、回路によってＤＣＥとする
かＤＴＥとするかを予め固定してドライバ又はレシーバ
をクロック端子に接続するようにしているため、それぞ
れを容易に切り替えることができず、また、両方のイン
ターフェースを使用したいのであれば２つの独立したイ
ンターフェースを備えることが考えられるが、それでは
安価にできないという問題点があった。
来のインターフェースでは、回路によってＤＣＥとする
かＤＴＥとするかを予め固定してドライバ又はレシーバ
をクロック端子に接続するようにしているため、それぞ
れを容易に切り替えることができず、また、両方のイン
ターフェースを使用したいのであれば２つの独立したイ
ンターフェースを備えることが考えられるが、それでは
安価にできないという問題点があった。
【００１７】本発明は上記実情に鑑みて為されたもの
で、１つのインターフェースをＤＣＥ仕様とＤＴＥ仕様
として切り替えて使用できる、安価な切替器を提供する
ことを目的とする。
で、１つのインターフェースをＤＣＥ仕様とＤＴＥ仕様
として切り替えて使用できる、安価な切替器を提供する
ことを目的とする。
【００１８】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、切替器において、
外部又はインターフェース用のＬＳＩからクロック信号
と、クロック入出力制御信号との入力を受ける切替器で
あって、第１のスイッチング手段と、第２のスイッチン
グ手段とを備え、前記クロック入出力制御信号が「Ｌ」
であるときには、前記第１のスイッチング手段が外部か
らクロック信号の入力を受けて、前記インターフェース
用のＬＳＩに当該クロック信号を出力し、前記第２のス
イッチング手段が前記外部へのクロック信号の出力を停
止し、前記クロック入出力制御信号が「Ｈ」であるとき
には、前記第２のスイッチング手段が前記インターフェ
ース用のＬＳＩからクロック信号の入力を受けて、当該
クロック信号を前記外部に出力し、前記第１のスイッチ
ング手段が前記インターフェース用のＬＳＩへの外部か
ら入力されるクロック信号の出力を停止することを特徴
としており、シリアルインターフェースのクロック信号
の入出力切替えに用いれば、２のスイッチング手段のみ
でインターフェースのＤＣＥ仕様とＤＴＥ仕様とを切り
替える切替器として安価に構成できる。
決するための請求項１記載の発明は、切替器において、
外部又はインターフェース用のＬＳＩからクロック信号
と、クロック入出力制御信号との入力を受ける切替器で
あって、第１のスイッチング手段と、第２のスイッチン
グ手段とを備え、前記クロック入出力制御信号が「Ｌ」
であるときには、前記第１のスイッチング手段が外部か
らクロック信号の入力を受けて、前記インターフェース
用のＬＳＩに当該クロック信号を出力し、前記第２のス
イッチング手段が前記外部へのクロック信号の出力を停
止し、前記クロック入出力制御信号が「Ｈ」であるとき
には、前記第２のスイッチング手段が前記インターフェ
ース用のＬＳＩからクロック信号の入力を受けて、当該
クロック信号を前記外部に出力し、前記第１のスイッチ
ング手段が前記インターフェース用のＬＳＩへの外部か
ら入力されるクロック信号の出力を停止することを特徴
としており、シリアルインターフェースのクロック信号
の入出力切替えに用いれば、２のスイッチング手段のみ
でインターフェースのＤＣＥ仕様とＤＴＥ仕様とを切り
替える切替器として安価に構成できる。
【００１９】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の切替器において、第
１のスイッチング手段を、クロック入出力制御信号が
「Ｌ」で外部からのクロック信号をインターフェース用
のＬＳＩに出力するスリーステートゲートで構成し、第
２のスイッチング手段を、クロック入出力制御信号が
「Ｈ」で前記インターフェース用のＬＳＩからのクロッ
ク信号を前記外部に出力するＡＮＤゲートで構成したこ
とを特徴としており、シリアルインターフェースのクロ
ック信号の入出力切替えに用いれば、２のスイッチング
手段のみでインターフェースのＤＣＥ仕様とＤＴＥ仕様
とを切り替える切替器として安価に構成できる。
項２記載の発明は、請求項１記載の切替器において、第
１のスイッチング手段を、クロック入出力制御信号が
「Ｌ」で外部からのクロック信号をインターフェース用
のＬＳＩに出力するスリーステートゲートで構成し、第
２のスイッチング手段を、クロック入出力制御信号が
「Ｈ」で前記インターフェース用のＬＳＩからのクロッ
ク信号を前記外部に出力するＡＮＤゲートで構成したこ
とを特徴としており、シリアルインターフェースのクロ
ック信号の入出力切替えに用いれば、２のスイッチング
手段のみでインターフェースのＤＣＥ仕様とＤＴＥ仕様
とを切り替える切替器として安価に構成できる。
【００２０】
【発明の実施の形態】本発明の実施の形態を図面を参照
しながら説明する。本発明に係る切替器（本器）は、外
部からクロック入出力制御信号の入力を受けて、クロッ
ク入出力制御信号の「Ｈ」、「Ｌ」の状態に対応してス
リーステートゲートとＡＮＤゲートとによって、ＤＣＥ
仕様とＤＴＥ仕様を容易に切り替えるものであり、安価
な構成とすることができるものである。
しながら説明する。本発明に係る切替器（本器）は、外
部からクロック入出力制御信号の入力を受けて、クロッ
ク入出力制御信号の「Ｈ」、「Ｌ」の状態に対応してス
リーステートゲートとＡＮＤゲートとによって、ＤＣＥ
仕様とＤＴＥ仕様を容易に切り替えるものであり、安価
な構成とすることができるものである。
【００２１】本器を図１を使って説明する。図１は、本
器の構成ブロック図である。切替器（本器）２は、図１
に示すように、ＳＴ１，ＳＴ２，Ｒ，Ｓの４つの端子を
備え、第１のスイッチング手段としてのスリーステート
ゲート２１と、第２のスイッチング手段としてのＡＮＤ
ゲート２２と、レシーバ２３と、ドライバ２４とから構
成されており、端子Ｒは、ＬＳＩ１のクロック端子に接
続され、端子Ｓは、外部からクロック入出力制御信号の
入力を受けるようになっている。尚、クロック入出力制
御信号は、ＣＰＵなどの制御装置から入力されるように
してあることが考えられる。
器の構成ブロック図である。切替器（本器）２は、図１
に示すように、ＳＴ１，ＳＴ２，Ｒ，Ｓの４つの端子を
備え、第１のスイッチング手段としてのスリーステート
ゲート２１と、第２のスイッチング手段としてのＡＮＤ
ゲート２２と、レシーバ２３と、ドライバ２４とから構
成されており、端子Ｒは、ＬＳＩ１のクロック端子に接
続され、端子Ｓは、外部からクロック入出力制御信号の
入力を受けるようになっている。尚、クロック入出力制
御信号は、ＣＰＵなどの制御装置から入力されるように
してあることが考えられる。
【００２２】本器の各部を具体的に説明する。スリース
テートゲート２１は、イネーブルとディスエーブルの２
つの状態のどちらかにあって、イネーブルであるときに
は、端子ＸとＹとを短絡し、ディスエーブルであるとき
には、端子Ｘと端子Ｙとを切り離すものである。
テートゲート２１は、イネーブルとディスエーブルの２
つの状態のどちらかにあって、イネーブルであるときに
は、端子ＸとＹとを短絡し、ディスエーブルであるとき
には、端子Ｘと端子Ｙとを切り離すものである。
【００２３】図１では、スリーステートゲート２１の端
子Ｘは、レシーバ２３から信号の入力を受けるように接
続されており、端子Ｙは、端子Ｒを介してＬＳＩ１のク
ロック端子に接続されている。また、端子Ｚは、端子Ｓ
を介してクロック入出力制御信号の入力を受けるように
なっており、入力の際に論理が反転されるようになって
いる。
子Ｘは、レシーバ２３から信号の入力を受けるように接
続されており、端子Ｙは、端子Ｒを介してＬＳＩ１のク
ロック端子に接続されている。また、端子Ｚは、端子Ｓ
を介してクロック入出力制御信号の入力を受けるように
なっており、入力の際に論理が反転されるようになって
いる。
【００２４】ここで、スリーステートゲート２１は、端
子Ｚを介して「Ｌ（Ｌｏｗ）」の信号の入力を受けたと
きには、ディスエーブルに、「Ｈ（Ｈｉｇｈ）」の信号
の入力を受けたときには、イネーブルにそれぞれなるよ
うにしている。従って、端子Ｓを介して入力されるクロ
ック入出力制御信号が例えば「Ｈ」のときには、スリー
ステートゲート２１は、端子Ｚを介して「Ｌ（Ｌｏ
ｗ）」の信号の入力を受けるようになるので、ディスエ
ーブルとなる。
子Ｚを介して「Ｌ（Ｌｏｗ）」の信号の入力を受けたと
きには、ディスエーブルに、「Ｈ（Ｈｉｇｈ）」の信号
の入力を受けたときには、イネーブルにそれぞれなるよ
うにしている。従って、端子Ｓを介して入力されるクロ
ック入出力制御信号が例えば「Ｈ」のときには、スリー
ステートゲート２１は、端子Ｚを介して「Ｌ（Ｌｏ
ｗ）」の信号の入力を受けるようになるので、ディスエ
ーブルとなる。
【００２５】ＡＮＤゲート２２は、端子Ｕと端子Ｖとが
ともに「Ｈ」となったときのみ端子Ｗから「Ｈ」の信号
をドライバ２４に出力するようになるものである。
ともに「Ｈ」となったときのみ端子Ｗから「Ｈ」の信号
をドライバ２４に出力するようになるものである。
【００２６】レシーバ２３は、ゲート回路であり、端子
ＳＴ２からクロック信号の入力を受けて、スリーステー
トゲート２１の端子Ｘに当該クロック信号を出力するも
のである。
ＳＴ２からクロック信号の入力を受けて、スリーステー
トゲート２１の端子Ｘに当該クロック信号を出力するも
のである。
【００２７】ドライバ２４は、ゲート回路であり、ＡＮ
Ｄ回路２２の端子Ｗからクロック信号の入力を受けて、
端子ＳＴ１を介して外部に当該クロック信号を出力する
ものである。
Ｄ回路２２の端子Ｗからクロック信号の入力を受けて、
端子ＳＴ１を介して外部に当該クロック信号を出力する
ものである。
【００２８】次に、本器の動作を説明する。まず、クロ
ック入出力制御信号を「Ｌ」とすると、スリーステート
ゲート２１が端子Ｚを介して「Ｈ」の信号の入力を受け
るようになって、イネーブルとなり、端子Ｘと端子Ｙと
を短絡する。そして、端子ＳＴ２から入力されたクロッ
ク信号がレシーバ２３とスリーステートゲート２１と端
子Ｒとを介してＬＳＩ１のクロック端子に入力されるよ
うになる。従って、インターフェースはＤＴＥ仕様とな
る。尚、ＡＮＤ回路２２は、端子Ｕが「Ｌ」となってい
るので、端子Ｗは必ず「Ｌ」となるようになっている。
ック入出力制御信号を「Ｌ」とすると、スリーステート
ゲート２１が端子Ｚを介して「Ｈ」の信号の入力を受け
るようになって、イネーブルとなり、端子Ｘと端子Ｙと
を短絡する。そして、端子ＳＴ２から入力されたクロッ
ク信号がレシーバ２３とスリーステートゲート２１と端
子Ｒとを介してＬＳＩ１のクロック端子に入力されるよ
うになる。従って、インターフェースはＤＴＥ仕様とな
る。尚、ＡＮＤ回路２２は、端子Ｕが「Ｌ」となってい
るので、端子Ｗは必ず「Ｌ」となるようになっている。
【００２９】また、クロック入出力制御信号を「Ｈ」と
すると、スリーステートゲート２１が端子Ｚを介して
「Ｌ」の信号の入力を受けるようになって、ディスエー
ブルとなり、端子Ｘと端子Ｙとを切り離す。そして、端
子ＳＴ２から入力されたクロック信号はクロック端子に
入力されないようになる。
すると、スリーステートゲート２１が端子Ｚを介して
「Ｌ」の信号の入力を受けるようになって、ディスエー
ブルとなり、端子Ｘと端子Ｙとを切り離す。そして、端
子ＳＴ２から入力されたクロック信号はクロック端子に
入力されないようになる。
【００３０】一方、ＡＮＤ回路２２の端子Ｕが常に
「Ｈ」となるので、ＬＳＩ１がクロック端子からクロッ
ク信号を出力する度に（クロック信号が「Ｈ」となる度
に）、端子Ｖも「Ｈ」となって、端子Ｗが「Ｈ」の信号
を出力するようになる。つまり、端子Ｗからは、クロッ
ク信号と同じ信号が出力されるようになる。そして、ド
ライバ２４が端子Ｗからクロック信号の入力を受けて、
これをＳＴ１を介して外部に出力するようになる。従っ
て、インターフェースはＤＣＥ仕様となる。
「Ｈ」となるので、ＬＳＩ１がクロック端子からクロッ
ク信号を出力する度に（クロック信号が「Ｈ」となる度
に）、端子Ｖも「Ｈ」となって、端子Ｗが「Ｈ」の信号
を出力するようになる。つまり、端子Ｗからは、クロッ
ク信号と同じ信号が出力されるようになる。そして、ド
ライバ２４が端子Ｗからクロック信号の入力を受けて、
これをＳＴ１を介して外部に出力するようになる。従っ
て、インターフェースはＤＣＥ仕様となる。
【００３１】本器によれば、クロック入出力制御信号に
よって、インターフェースのＤＣＥ仕様とＤＴＥ仕様と
を切り替えることができ、かつその切替えに際しては２
つのスイッチング手段として２のゲート回路（スリース
テートゲート２１とＡＮＤ回路２２）のみを必要とする
ものとしているので、安価な構成にてＤＣＥ仕様とＤＴ
Ｅ仕様とを切り替えることができる効果がある。
よって、インターフェースのＤＣＥ仕様とＤＴＥ仕様と
を切り替えることができ、かつその切替えに際しては２
つのスイッチング手段として２のゲート回路（スリース
テートゲート２１とＡＮＤ回路２２）のみを必要とする
ものとしているので、安価な構成にてＤＣＥ仕様とＤＴ
Ｅ仕様とを切り替えることができる効果がある。
【００３２】
【発明の効果】請求項１，２記載の発明によれば、クロ
ック入出力制御信号が「Ｌ」であれば、第１のスイッチ
ング手段が外部から入力されるクロック信号をＬＳＩに
出力するとともに、第２のスイッチング手段が外部への
クロック信号の出力を停止し、クロック入出力制御信号
が「Ｈ」であれば、第１のスイッチング手段が外部から
入力されるクロック信号をＬＳＩに出力することを停止
し、第２のスイッチング手段がＬＳＩから出力されるク
ロック信号を外部に出力する切替器としているので、シ
リアルインターフェースのクロック信号の入出力切替え
に用いれば、２のスイッチング手段のみでインターフェ
ースのＤＣＥ仕様とＤＴＥ仕様とを切り替える切替器と
して安価に構成できる効果がある。
ック入出力制御信号が「Ｌ」であれば、第１のスイッチ
ング手段が外部から入力されるクロック信号をＬＳＩに
出力するとともに、第２のスイッチング手段が外部への
クロック信号の出力を停止し、クロック入出力制御信号
が「Ｈ」であれば、第１のスイッチング手段が外部から
入力されるクロック信号をＬＳＩに出力することを停止
し、第２のスイッチング手段がＬＳＩから出力されるク
ロック信号を外部に出力する切替器としているので、シ
リアルインターフェースのクロック信号の入出力切替え
に用いれば、２のスイッチング手段のみでインターフェ
ースのＤＣＥ仕様とＤＴＥ仕様とを切り替える切替器と
して安価に構成できる効果がある。
【図１】本器の構成ブロック図である。
【図２】従来のインターフェースの構成ブロック図であ
る。
る。
【図３】従来のインターフェースの一部の回路図であ
る。
る。
１…ＬＳＩ、 １１…ボーレートジェネレータ、 １２
…第１のスイッチ、１３…第２のスイッチ、 １４…送
信回路、 ２１…スリーステートゲート、２２…ＡＮＤ
ゲート、 ２３…レシーバ、 ２４…ドライバ
…第１のスイッチ、１３…第２のスイッチ、 １４…送
信回路、 ２１…スリーステートゲート、２２…ＡＮＤ
ゲート、 ２３…レシーバ、 ２４…ドライバ
Claims (2)
- 【請求項１】 外部又はインターフェース用のＬＳＩか
らクロック信号と、クロック入出力制御信号との入力を
受ける切替器であって、第１のスイッチング手段と、第
２のスイッチング手段とを備え、 前記クロック入出力制御信号が「Ｌ」であるときには、
前記第１のスイッチング手段が外部からクロック信号の
入力を受けて、前記インターフェース用のＬＳＩに当該
クロック信号を出力し、前記第２のスイッチング手段が
前記外部へのクロック信号の出力を停止し、 前記クロック入出力制御信号が「Ｈ」であるときには、
前記第２のスイッチング手段が前記インターフェース用
のＬＳＩからクロック信号の入力を受けて、当該クロッ
ク信号を前記外部に出力し、前記第１のスイッチング手
段が前記インターフェース用のＬＳＩへの外部から入力
されるクロック信号の出力を停止することを特徴とする
切替器。 - 【請求項２】 第１のスイッチング手段を、クロック入
出力制御信号が「Ｌ」で外部からのクロック信号をイン
ターフェース用のＬＳＩに出力するスリーステートゲー
トで構成し、第２のスイッチング手段を、クロック入出
力制御信号が「Ｈ」で前記インターフェース用のＬＳＩ
からのクロック信号を前記外部に出力するＡＮＤゲート
で構成したことを特徴とする請求項１記載の切替器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8260528A JPH10105299A (ja) | 1996-10-01 | 1996-10-01 | 切替器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8260528A JPH10105299A (ja) | 1996-10-01 | 1996-10-01 | 切替器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105299A true JPH10105299A (ja) | 1998-04-24 |
Family
ID=17349223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8260528A Pending JPH10105299A (ja) | 1996-10-01 | 1996-10-01 | 切替器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10105299A (ja) |
-
1996
- 1996-10-01 JP JP8260528A patent/JPH10105299A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535668A (ja) | 信号処理装置 | |
| JPH10105299A (ja) | 切替器 | |
| KR100867055B1 (ko) | 전력 전달 및 양방향 통신을 위하여 2 모드 제어된 절연회로를 구비하는 통신 장치 | |
| JP3201666B2 (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JP4409653B2 (ja) | シリアルインタフェース制御システム及びこのシステムで使用される制御装置 | |
| JP3148765B2 (ja) | 互いに異なった規格のインターフェース間のボーレートを合わせるための通信ケーブル | |
| JPH05336210A (ja) | 通信機能確認方式 | |
| JP2550273Y2 (ja) | 通信装置 | |
| JP3136020B2 (ja) | 多重通信方式 | |
| JPH11289331A (ja) | Ｌａｎインタフェース装置 | |
| KR0161152B1 (ko) | 알에스 485 방식의 그로벌버스 중계기능을 갖는 통신장치 | |
| JP2532405Y2 (ja) | データ伝送回路 | |
| JPH06152658A (ja) | 通信制御装置のインタフェース回路 | |
| JPH07160667A (ja) | 半導体集積回路 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPH0246047A (ja) | インターフェース用回路 | |
| JPH06125336A (ja) | 送受信制御方式 | |
| JPS61105938A (ja) | 同期／非同期クロツク切替方式 | |
| JPH03159428A (ja) | 通信制御装置 | |
| JPS6225540A (ja) | 通信装置 | |
| JPH08162938A (ja) | バスドライバー回路 | |
| JP2001258019A (ja) | 監視カメラシステム | |
| JPH04656A (ja) | 半導体集積回路 | |
| JPS6057748A (ja) | デ−タ転送方式 | |
| JP2000114944A (ja) | カレントループ正負論理認識回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |