JPH0246047A - インターフェース用回路 - Google Patents
インターフェース用回路Info
- Publication number
- JPH0246047A JPH0246047A JP63197437A JP19743788A JPH0246047A JP H0246047 A JPH0246047 A JP H0246047A JP 63197437 A JP63197437 A JP 63197437A JP 19743788 A JP19743788 A JP 19743788A JP H0246047 A JPH0246047 A JP H0246047A
- Authority
- JP
- Japan
- Prior art keywords
- data interface
- circuit
- interface circuit
- serial data
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 7
- 238000011181 container closure integrity test Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデータ伝送システムにおける変復調端末装置（
モデム装置と記す。）に適するインターフェース用回路
に関するものである。
モデム装置と記す。）に適するインターフェース用回路
に関するものである。
従来の技術
従来のモデム装置インターフェース用集積回路を用いた
データ伝送システムについて、第２図に示されたブロッ
ク図を参照して説明する。
データ伝送システムについて、第２図に示されたブロッ
ク図を参照して説明する。
１は従来のモデム装置であり、変復調回路２とシリアル
データインターフェース回路３とにより構成されている
。これらの回路は集積回路である。４はデータ端末装置
（以下、ＤＴＥと記す。
データインターフェース回路３とにより構成されている
。これらの回路は集積回路である。４はデータ端末装置
（以下、ＤＴＥと記す。
例えば、パーソナルコンピュータなど）であり、５はシ
リアルデータインターフェースで、モデム装置１とＤＴ
Ｅ４とを接続している。６は電話回線で、モデム装置１
と相手のモデム装置（図示せず）との信号の伝送路であ
る。また、シリアルデータインターフェース５は、送信
信号線５１．受信信号線５２．数種の制御信号線５３よ
り構成されている。前記シリアルデータインターフェー
ス５は例えば、ＣＣＩＴＴ Ｖ、２４規格に適合した
ものである。
リアルデータインターフェースで、モデム装置１とＤＴ
Ｅ４とを接続している。６は電話回線で、モデム装置１
と相手のモデム装置（図示せず）との信号の伝送路であ
る。また、シリアルデータインターフェース５は、送信
信号線５１．受信信号線５２．数種の制御信号線５３よ
り構成されている。前記シリアルデータインターフェー
ス５は例えば、ＣＣＩＴＴ Ｖ、２４規格に適合した
ものである。
このように構成されたモデム装置インターフェース用集
積回路を用いたデータ伝送システムの動作を説明する。
積回路を用いたデータ伝送システムの動作を説明する。
まず、送信動作から説明する。
ＤＴＥ４よりディジタルの送信データが、シリアルのフ
ォーマットで、ある設定された伝送速度で、シリアルデ
ータインターフェース５の送信信号線５１を通り、シリ
アルデータインターフェース回路３に入力され、ＣＣＩ
ＴＴ Ｖ、２４規格に従って制御され、次の変復調回
路２に入力される。ここで、ディジタルデータが、アナ
ログ信号に変換（変調という。）され、電話回線６を通
り相手側に伝送される。
ォーマットで、ある設定された伝送速度で、シリアルデ
ータインターフェース５の送信信号線５１を通り、シリ
アルデータインターフェース回路３に入力され、ＣＣＩ
ＴＴ Ｖ、２４規格に従って制御され、次の変復調回
路２に入力される。ここで、ディジタルデータが、アナ
ログ信号に変換（変調という。）され、電話回線６を通
り相手側に伝送される。
次に受信動作の説明をする。
電話回線６を通ってきた相手側からのアナログ信号はモ
デム装置１の変復調回路２でディジタル信号に変換（復
調という。）され、シリアルデータインターフェース回
路３に入力される。ここで、送信時と同様に、ＣＣＩＴ
Ｔ Ｖ、２４規格に従って制御され、シリアルデータ
インターフェース５の受信信号線５２を通って、設定さ
れた伝送速度で、ＤＴＥ４へ送られる。制御信号線５３
により、ＤＴＥ４とシリアルデータインターフェース回
路３とは互いに、ＣＣＩＴＴ Ｖ、２４規格に従った
制御をする。
デム装置１の変復調回路２でディジタル信号に変換（復
調という。）され、シリアルデータインターフェース回
路３に入力される。ここで、送信時と同様に、ＣＣＩＴ
Ｔ Ｖ、２４規格に従って制御され、シリアルデータ
インターフェース５の受信信号線５２を通って、設定さ
れた伝送速度で、ＤＴＥ４へ送られる。制御信号線５３
により、ＤＴＥ４とシリアルデータインターフェース回
路３とは互いに、ＣＣＩＴＴ Ｖ、２４規格に従った
制御をする。
さらに、近年、パーソナルコンピュータが普及してきて
おり、第２図では、ＤＴＥ４の外部にあったモデム装置
１は、カード化され、パーソナルコンピュータに内蔵さ
れてきている。第３図には、モデムカードを内蔵したパ
ーソナルコンピュータのブロック図を示す。
おり、第２図では、ＤＴＥ４の外部にあったモデム装置
１は、カード化され、パーソナルコンピュータに内蔵さ
れてきている。第３図には、モデムカードを内蔵したパ
ーソナルコンピュータのブロック図を示す。
パーソナルコンピュータ１０の内部には、マイクロコン
ピュータ１２があり、これと、パラレルデータインター
フェース２０で接続されたモデムカード１１が内蔵され
ている。モデムカード１１は、変復調回路２．パラレル
データインターフェース回路１３により構成されている
。変復調回路２、パラレルデータインターフェース回路
１３は集積回路である。パラレルデータインターフェー
ス２０はデータバス２１と、アドレス線２２より構成さ
れている。データバス２１は、マイクロコンピュータ１
２が８ビツトであれば８ビツトバスであり、マイクロコ
ンピュータ１２が１６ビツトであれば１６ビツトバスで
ある。
ピュータ１２があり、これと、パラレルデータインター
フェース２０で接続されたモデムカード１１が内蔵され
ている。モデムカード１１は、変復調回路２．パラレル
データインターフェース回路１３により構成されている
。変復調回路２、パラレルデータインターフェース回路
１３は集積回路である。パラレルデータインターフェー
ス２０はデータバス２１と、アドレス線２２より構成さ
れている。データバス２１は、マイクロコンピュータ１
２が８ビツトであれば８ビツトバスであり、マイクロコ
ンピュータ１２が１６ビツトであれば１６ビツトバスで
ある。
このように構成されたモデムカード内蔵のパーソナルコ
ンピュータを使ったデータ伝送システムの動作について
説明をする。
ンピュータを使ったデータ伝送システムの動作について
説明をする。
まず、送信動作について説明する。
マイクロコンピュータ１２が送信動作になると、アドレ
ス線２２によりデータの送り先をモデムカード１１であ
ることを指定する。そして、データバス２１を通して、
８ビツト又は１６ビツトのパラレルデータをモデムカー
ドへ送出する。モデムカード１１に入力されたデータは
、パラレルデータインターフェース回路１３によりパラ
レルデータをシリアルデータに変換され、変復調回路２
ヘデータが転送され、ディジタル信号からアナログ信号
に変換して電話回線６へ送出される。
ス線２２によりデータの送り先をモデムカード１１であ
ることを指定する。そして、データバス２１を通して、
８ビツト又は１６ビツトのパラレルデータをモデムカー
ドへ送出する。モデムカード１１に入力されたデータは
、パラレルデータインターフェース回路１３によりパラ
レルデータをシリアルデータに変換され、変復調回路２
ヘデータが転送され、ディジタル信号からアナログ信号
に変換して電話回線６へ送出される。
次に受信動作について説明する。
相手からのアナログ信号は電話回線６を通り、変復調回
路２へ入力され、アナログ信号からディジタル信号に変
換（復調）される。復調されたデータは、設定された伝
送速度で、パラレルデータインターフェース回路１３に
入力される。ここで、シリアルデータを８ビツト又は１
６ビツトのパラレルデータに変換され、パラレルデータ
インターフェース２０のデータバス２１を通ってマイク
ロコンピュータに入力される。
路２へ入力され、アナログ信号からディジタル信号に変
換（復調）される。復調されたデータは、設定された伝
送速度で、パラレルデータインターフェース回路１３に
入力される。ここで、シリアルデータを８ビツト又は１
６ビツトのパラレルデータに変換され、パラレルデータ
インターフェース２０のデータバス２１を通ってマイク
ロコンピュータに入力される。
発明が解決しようとする課題
パーソナルコンピュータのデータ伝送システムにおいて
、従来の変復調用集積回路とシリアルデータインターフ
ェース集積回路を用いたモデム装置をパラレルデータイ
ンターフェースを使った用途には使用できない。同様に
、変復調用集積回路とパラレルデータインターフェース
集積回路で構成されているモデムカードはシリアルデー
タインターフェースを使った用途には使用できない。本
発明は、パラレルデータインターフェースとシリアルデ
ータインターフェースの両方に使用可能なデータインタ
ーフェース回路を提供することを目的としている。
、従来の変復調用集積回路とシリアルデータインターフ
ェース集積回路を用いたモデム装置をパラレルデータイ
ンターフェースを使った用途には使用できない。同様に
、変復調用集積回路とパラレルデータインターフェース
集積回路で構成されているモデムカードはシリアルデー
タインターフェースを使った用途には使用できない。本
発明は、パラレルデータインターフェースとシリアルデ
ータインターフェースの両方に使用可能なデータインタ
ーフェース回路を提供することを目的としている。
課題を解決するための手段
本発明のインターフェース用回路は、シリアルデータイ
ンターフェース回路とパラレルデータインターフェース
回路とを、外部制御端子により切り換える切り換え回路
を有する構成をしている。
ンターフェース回路とパラレルデータインターフェース
回路とを、外部制御端子により切り換える切り換え回路
を有する構成をしている。
作用
この構成によって、シリアルデータインターフェースと
パラレルデータインターフェースに両用可能であり、モ
デム装置又はモデムカードにそれぞれのインターフェー
ス用集積回路を搭載する必要がな（、モデム装置又はモ
デムカードのスペースを削減でき、コスト削減も可能で
ある。
パラレルデータインターフェースに両用可能であり、モ
デム装置又はモデムカードにそれぞれのインターフェー
ス用集積回路を搭載する必要がな（、モデム装置又はモ
デムカードのスペースを削減でき、コスト削減も可能で
ある。
実施例
本発明の実施例について図面を参照しながら説明する。
第１図は本発明の実施例インターフェース用回路のブロ
ック図を示すものである。
ック図を示すものである。
インターフェース用回路３０は、切り換え回路３２．３
３．シリアルデータインターフェース回路３４．パラレ
ルデータインターフェース回路３５、外部との信号の授
受用に、切り換え回路制御端子３１．送信信号出力端子
３６．受信信号入力端子３７．データ入出力端子３８よ
り構成されている。
３．シリアルデータインターフェース回路３４．パラレ
ルデータインターフェース回路３５、外部との信号の授
受用に、切り換え回路制御端子３１．送信信号出力端子
３６．受信信号入力端子３７．データ入出力端子３８よ
り構成されている。
つぎに、本実施例のインターフェース用回路について、
その動作を説明する。
その動作を説明する。
受信信号入力端子３７．送信信号出力端子３６は、モデ
ム装置又はモデムカードの変復調用回路と信号線で接続
されている。シリアルデータインターフェース回路３４
とパラレルデータインターフェース回路３５は切り換え
回路３２を通して、外部のデータ入出力端子３８と接続
している。また、シリアルデータインターフェース回路
３４゜パラレルデータインターフェース回路３５の送信
信号線は、切り換え回路３３を通して、送信信号出力端
子へ接続されている。切り換え回路３２゜３３は、外部
の切り換え回路制御端子３１からの信号により、シリア
ルデータインターフェース回路３４の信号とパラレルデ
ータインターフェース回路３５の信号とを切り換える。
ム装置又はモデムカードの変復調用回路と信号線で接続
されている。シリアルデータインターフェース回路３４
とパラレルデータインターフェース回路３５は切り換え
回路３２を通して、外部のデータ入出力端子３８と接続
している。また、シリアルデータインターフェース回路
３４゜パラレルデータインターフェース回路３５の送信
信号線は、切り換え回路３３を通して、送信信号出力端
子へ接続されている。切り換え回路３２゜３３は、外部
の切り換え回路制御端子３１からの信号により、シリア
ルデータインターフェース回路３４の信号とパラレルデ
ータインターフェース回路３５の信号とを切り換える。
例えば、切り換え回路制御端子３１の信号レベルをハイ
レベルにすると、切り換え回路３２．３３は、シリアル
データインターフェース回路と、送信信号出力端子３６
、データ入出力端子３８とを接続する。この時データ入
出力端子３８はシリアルデータインターフェースモード
となる。逆に、切り換え回路制御端子３１の信号レベル
をローレベルにすると、切り換え回路３２．３３は、パ
ラレルデータインターフェース回路と、送信信号出力端
子３６．データ入出力端子３８とを接続する。この時に
は、データ入出力端子３８はパラレルデータインターフ
ェースモードとなる。
レベルにすると、切り換え回路３２．３３は、シリアル
データインターフェース回路と、送信信号出力端子３６
、データ入出力端子３８とを接続する。この時データ入
出力端子３８はシリアルデータインターフェースモード
となる。逆に、切り換え回路制御端子３１の信号レベル
をローレベルにすると、切り換え回路３２．３３は、パ
ラレルデータインターフェース回路と、送信信号出力端
子３６．データ入出力端子３８とを接続する。この時に
は、データ入出力端子３８はパラレルデータインターフ
ェースモードとなる。
発明の効果
以上のように、本発明によれば、シリアルデータインタ
ーフェース回路とパラレルデータインターフェース回路
とを同一集積回路素子上に集積し、外部の制御端子から
の信号で、切り換え回路によりどちらかのインターフェ
ース回路からの信号と外部信号端子を接続することによ
り、パラレルデータインターフェース、シリアルデータ
インターフェースにも兼用できるインターフェース用回
路を実現できる。
ーフェース回路とパラレルデータインターフェース回路
とを同一集積回路素子上に集積し、外部の制御端子から
の信号で、切り換え回路によりどちらかのインターフェ
ース回路からの信号と外部信号端子を接続することによ
り、パラレルデータインターフェース、シリアルデータ
インターフェースにも兼用できるインターフェース用回
路を実現できる。
第１図は本発明のインターフェース用回路の実施例を示
すブロック図、第２図は従来のモデム装置を使ったデー
タ伝送システムを示すブロック図、第３図は従来のモデ
ムカードを内蔵したパーソナルコンピュータを使ったデ
ータ伝送システムを示すブロック図である。 ■・・・・・・モデム装置、２・・・・・・変復調回路
、３・・・・・・シリアルデータインターフェース回路
、４・・・・・・ＤＴＥ、５・・・・・・シリアルデー
タインターフェース、５１・・・・・・送信信号線、５
２・・・・・・受信信号線、５３・・・・・・制御信号
線、６・・・・・・電話回線、１０・・・・・・パーソ
ナルコンピュータ、１１・・・・・・モデムカード、１
２・・・・・・マイクロコンピュータ、１３・・・・・
・パラレルデータインターフェース回路、２０・・・・
・・パラレルデータインターフェース、２１・・・・・
・データバス、２２・・・・・・アドレス線、３０・・
・・・・インターフェース用集積回路、３１・・・・・
・切り換え回路制御端子、３２．３３・・・・・・切り
換え回路、３４・・・・・・シリアルデータインターフ
ェース回路、３５・・・・・・パラレルデータインター
フェース回路、３６，３７゜３８・・・・・・外部端子
。
すブロック図、第２図は従来のモデム装置を使ったデー
タ伝送システムを示すブロック図、第３図は従来のモデ
ムカードを内蔵したパーソナルコンピュータを使ったデ
ータ伝送システムを示すブロック図である。 ■・・・・・・モデム装置、２・・・・・・変復調回路
、３・・・・・・シリアルデータインターフェース回路
、４・・・・・・ＤＴＥ、５・・・・・・シリアルデー
タインターフェース、５１・・・・・・送信信号線、５
２・・・・・・受信信号線、５３・・・・・・制御信号
線、６・・・・・・電話回線、１０・・・・・・パーソ
ナルコンピュータ、１１・・・・・・モデムカード、１
２・・・・・・マイクロコンピュータ、１３・・・・・
・パラレルデータインターフェース回路、２０・・・・
・・パラレルデータインターフェース、２１・・・・・
・データバス、２２・・・・・・アドレス線、３０・・
・・・・インターフェース用集積回路、３１・・・・・
・切り換え回路制御端子、３２．３３・・・・・・切り
換え回路、３４・・・・・・シリアルデータインターフ
ェース回路、３５・・・・・・パラレルデータインター
フェース回路、３６，３７゜３８・・・・・・外部端子
。
Claims (1)
- パラレルデータインターフェース用回路と、シリアルデ
ータインターフェース用回路と、前記パラレルデータイ
ンターフェース用回路の入出力信号線と前記シリアルデ
ータインターフェース用回路の入出力信号線とを切り換
える切り換え回路と、前記切り換え回路の制御信号用外
部端子と、前記パラレルデータインターフェース用入出
力信号と前記シリアルデータインターフェース用回路の
入出力信号との共用外部端子を具備したことを特徴とす
るインターフェース用回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197437A JPH0246047A (ja) | 1988-08-08 | 1988-08-08 | インターフェース用回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197437A JPH0246047A (ja) | 1988-08-08 | 1988-08-08 | インターフェース用回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246047A true JPH0246047A (ja) | 1990-02-15 |
Family
ID=16374496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63197437A Pending JPH0246047A (ja) | 1988-08-08 | 1988-08-08 | インターフェース用回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246047A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225406A (ja) * | 2008-03-19 | 2009-10-01 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
| JP2009225405A (ja) * | 2008-03-19 | 2009-10-01 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
-
1988
- 1988-08-08 JP JP63197437A patent/JPH0246047A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009225406A (ja) * | 2008-03-19 | 2009-10-01 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
| JP2009225405A (ja) * | 2008-03-19 | 2009-10-01 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2219360A1 (en) | Single-chip software configurable transceiver for asymmetric communication system | |
| US6304597B1 (en) | Integrated modem and line-isolation circuitry with selective modem processing and associated method | |
| JPH0246047A (ja) | インターフェース用回路 | |
| US6714590B1 (en) | Integrated modem and line-isolation circuitry and associated method | |
| JP3201666B2 (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| US7020187B1 (en) | Integrated modem and line-isolation circuitry with HDLC framing and associated method | |
| US6662238B1 (en) | Integrated modem and line-isolation circuitry with command mode and data mode control and associated method | |
| US6195702B1 (en) | Modem for maintaining connection during loss of controller synchronism | |
| US6826225B1 (en) | Integrated modem and line-isolation circuitry with selective raw data or modem data communication and associated method | |
| US6735246B1 (en) | Integrated modem and line-isolation circuitry with data flow control and associated method | |
| EP0406187A1 (en) | Method and arrangement for encryption | |
| JPS615654A (ja) | デイジタル回線終端置の初期設定方式 | |
| KR100268072B1 (ko) | 종합정보통신망(isdn)용복합인터페이스카드 | |
| JP2575514B2 (ja) | データ通信装置 | |
| KR950003902Y1 (ko) | 겸용 포트 인테페이스 회로 | |
| JPS63246952A (ja) | 端末入出力処理システム | |
| JPS59178041A (ja) | 機能分散型交換機の信号方式 | |
| JPS62132456A (ja) | デ−タ伝送装置 | |
| JPS58195347A (ja) | 回線伝送速度の自動切換え方式 | |
| JPS62185448A (ja) | 構内交換機の音声蓄積情報転送方式 | |
| JPS61174847A (ja) | デ−タ伝送システム | |
| JPH0531408U (ja) | 多重通信回路 | |
| JPS61224545A (ja) | ビデオテツクス用モデム | |
| JPH06125336A (ja) | 送受信制御方式 | |
| JPH02100442A (ja) | 高能率ディジタル多重化伝送装置 |