JP2009225405A - 集積回路装置、電気光学装置及び電子機器 - Google Patents
集積回路装置、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2009225405A JP2009225405A JP2008070764A JP2008070764A JP2009225405A JP 2009225405 A JP2009225405 A JP 2009225405A JP 2008070764 A JP2008070764 A JP 2008070764A JP 2008070764 A JP2008070764 A JP 2008070764A JP 2009225405 A JP2009225405 A JP 2009225405A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- terminal
- guard
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dc Digital Transmission (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】本発明は、シリアルバスを介して差動信号を受信するレシーバ回路42を有する高速シリアルインターフェース回路40と、輻射防止用のガード用端子G1、G2と、G1とG2の間に配置され差動信号が入力される端子DP、DMと、レシーバ回路42用の高電圧側の電源電圧が供給される電源端子VDDAと、低電圧側の電源電圧が供給される電源端子VSSとを含む。ガード用端子G1からの配線GL1と電源端子VSSからの配線VSLとの間には、スイッチ素子T1が設けられ、ガード用端子G2からの配線GL2と電源端子VSSからの配線VSLとの間には、スイッチ素子T2が設けられる。そして、高速インターフェースモードにおいてスイッチ素子T1、T2がオンする。
【選択図】図2
Description
図1に本実施形態の電気光学装置の構成例を示す。図1の構成例には、本実施形態の集積回路装置を適用することができる。例えば、この構成例はプロジェクタの表示部に使用されるものであり、コネクタCNでプロジェクタ内部の電子基板に接続される。ただし、本実施形態の集積回路装置は、他の電子機器、例えば携帯電話などの表示部にも適用することができる。
図2に、このような課題を解決することができる本実施形態の集積回路装置の構成例を示す。図2の構成例は、高速シリアルインターフェースとパラレルインターフェースでインターフェース回路の端子を共用する。すなわち、高速シリアルインターフェースモードにおいては、端子DP、DMには図1の配線DPF、DMFを介して差動信号が入力され、ガード用端子G1、G2には図1のガード用配線GF1、GF2が接続されグランド電圧に固定される。一方、パラレルインターフェースモードにおいては、端子DP、DM、G1、G2には図1の配線DPF、DMF、GF1、GF2を介してCMOSレベルの信号(パラレルインターフェース信号)が入力される。また、端子VDDAには図1の電源配線VDFが接続され、端子VSSには図1のグランド配線VSF1又はVSF2が接続される。
図2に示すように、例えばトランジスタT1、T2はCMOSトランジスタで構成することができる。具体的には、トランジスタT1、T2のゲートには、電源端子VDDAに供給される電圧が入力される。すなわち、トランジスタT1、T2のゲートは電源端子VDDAからの配線VDLに接続されており、高速シリアルインターフェース回路40のレシーバ回路42用の電源電圧が入力される。
図2等で説明した本実施形態のトランジスタT1、T2は、静電気保護用のトランジスタとして兼用することもできる。例えば、ゲートコントロールデバイスである静電気保護用のトランジスタとして兼用することができる。
図6(A)、図6(B)に本実施形態におけるパラレルインターフェース回路60の構成例を示す。このパラレルインターフェース回路60は、第1、第2の入力バッファBFP、BFMを含む。入力バッファBFP、BFMにはそれぞれ端子DP、DMからの信号が入力される。またパラレルインターフェース回路60は、端子VDDAからの電圧が入力されるインバータINVを含むことができる。さらにパラレルインターフェース回路60は、端子G1、G2からの信号が入力される入力バッファBF1、BF2を含むことができる。ここで、図6(A)、図6(B)の端子VDDは、端子VDDAから供給されるレシーバ回路42用の電源電圧とは異なる電源電圧である。そして、入力バッファBFP、BFM、BF1、BF2、インバータINVは、この端子VDDから供給される電源電圧で動作する。
図7に高速シリアルインターフェース回路40の詳細な構成例を示す。この高速シリアルインターフェース回路40は、物理層回路50、ロジック回路70を含む。
図8に本実施形態の電気光学装置の詳細な構成例を示す。図8では本実施形態を液晶表示装置に適用した場合について説明する。ただし、本実施形態はEL素子等の発光素子を用いた表示装置に適用することもできる。
図9に、図8のデータドライバ20の構成例を示す。データドライバ20は、シフトレジスタ22、ラインラッチ24、26、多重化回路28、基準電圧発生回路38、DAC32(データ電圧生成回路)、データ線駆動回路34、マルチプレクス駆動制御部36を含む。
上述の液晶表示装置を用いて構成される電子機器として、例えばプロジェクタ(投写型表示装置)がある。図10に、本実施形態における液晶表示装置が適用されたプロジェクタの構成例のブロック図を示す。
44 差動アンプ、 60 パラレルインターフェース回路、
62−1,62−2,64−1,64−2 I/Oバッファ、
100 集積回路装置、 200 配線基板、 400 電気光学パネル、
DPF,DMF 第1,第2の配線、 GF1,GF2 第1,第2のガード用配線、
VDF 第1の電源配線、 VSF1 第2の電源配線、
DP,DM 第1,第2の端子、 G1,G2 第1,第2のガード用端子、
VDDA 第1の電源端子、 VSS 第2の電源端子、
T1,T2 第1,第2のトランジスタ、
GL1,GL2 第1,第2のガード用端子からの配線、 R 終端抵抗、
VSL 第2の電源端子からの配線、 TGC 静電気保護用のトランジスタ、
BFP,BFM 第1,第2の入力バッファ、 INV インバータ
Claims (12)
- シリアルバスを介して差動信号を受信するレシーバ回路を有する高速シリアルインターフェース回路と、
輻射防止用の第1、第2のガード用端子と、
前記第1、第2のガード用端子の間に配置され、前記差動信号を構成する第1の信号が入力される第1の端子と、
前記第1、第2のガード用端子の間に配置され、前記差動信号を構成する第2の信号が入力される第2の端子と、
前記レシーバ回路用の高電圧側の電源電圧が供給される第1の電源端子と、
低電圧側の電源電圧が供給される第2の電源端子と、
を含み、
前記第1のガード用端子からの配線と第2の電源端子からの配線との間には、第1のスイッチ素子が設けられ、前記第2のガード用端子からの配線と第2の電源端子からの配線との間には、第2のスイッチ素子が設けられ、高速インターフェースモードにおいて前記第1、第2のスイッチ素子がオンすることを特徴とする集積回路装置。 - 請求項1において、
パラレルインターフェース回路を含み、
パラレルインターフェースモードにおいて、前記第1、第2のスイッチ素子がオフし、前記パラレルインターフェース回路には前記第1、第2の端子と前記第1、第2のガード用端子を介して複数のパラレルインターフェース信号が入力されることを特徴とする集積回路装置。 - 請求項2において、
前記第1のスイッチ素子は、
第1のトランジスタによって構成され、
前記第2のスイッチ素子は、
第2のトランジスタによって構成され、
前記第1、第2のトランジスタのゲートに前記第1の電源端子からの前記高電圧側の電源電圧が入力されることを特徴とする集積回路装置。 - 請求項3において、
前記第1、第2の端子の間に終端抵抗が設けられ、前記第1、第2のトランジスタのオン抵抗は前記終端抵抗の抵抗値以下であることを特徴とする集積回路装置。 - 請求項3又は4において、
前記第1、第2のトランジスタは静電気保護用のトランジスタとして兼用されることを特徴とする集積回路装置。 - 請求項5において、
前記静電気保護用のトランジスタは、
ゲートコントロールデバイスであることを特徴とする集積回路装置。 - 請求項2乃至6のいずれかにおいて、
前記第1の端子から、前記複数のパラレルインターフェース信号のうちの第1のパラレルインターフェース信号が入力される第1の入力バッファと、
前記第2の端子から、前記複数のパラレルインターフェース信号のうちの第2のパラレルインターフェース信号が入力される第2の入力バッファと、
を含み、
前記第1、第2の入力バッファは、
高速シリアルインターフェースモードにおいて、前記第1の電源端子に供給される前記高電圧側の電源電圧に基づいて、固定レベルの信号を出力することを特徴とする集積回路装置。 - 請求項7において、
前記高電圧側の電源電圧と異なる電源電圧で動作するインバータを含み、
前記インバータには、
前記第1の電源端子に供給される前記高電圧側の電源電圧が入力され、
前記第1、第2の入力バッファは、
前記インバータの出力により制御されることを特徴とする集積回路装置。 - 請求項3乃至8のいずれかにおいて、
パラレルインターフェースモード時に、前記第1の電源端子に低電圧側の電源電圧が供給されることを特徴とする集積回路装置。 - 請求項1乃至9のいずれかに記載の集積回路装置と、
電気光学パネルと、
配線基板と、
を含み、
前記配線基板は、
前記第1の端子に接続される第1の配線と、前記第2の端子に接続される第2の配線と、前記第1のガード用端子に接続される第1のガード用配線と、前記第2のガード用端子に接続される第2のガード用配線と、前記第1の電源端子に接続される第1の電源配線と、前記第2の電源端子に接続される第2の電源配線を有し、
前記第1、第2の配線は、
前記第1、第2のガード用配線の間に配線されることを特徴とする電気光学装置。 - 請求項10において、
前記第2の電源配線は、
前記第1、第2のガード用配線に比べて配線抵抗が小さいことを特徴とする電気光学装置。 - 請求項10又は11に記載の電気光学装置を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070764A JP4434288B2 (ja) | 2008-03-19 | 2008-03-19 | 集積回路装置、電気光学装置及び電子機器 |
US12/404,806 US7741871B2 (en) | 2008-03-19 | 2009-03-16 | Integrated circuit device, electro-optical device, and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070764A JP4434288B2 (ja) | 2008-03-19 | 2008-03-19 | 集積回路装置、電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009225405A true JP2009225405A (ja) | 2009-10-01 |
JP4434288B2 JP4434288B2 (ja) | 2010-03-17 |
Family
ID=41241651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070764A Expired - Fee Related JP4434288B2 (ja) | 2008-03-19 | 2008-03-19 | 集積回路装置、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4434288B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009237083A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
WO2021117640A1 (ja) * | 2019-12-12 | 2021-06-17 | ローム株式会社 | タイミングコントローラおよびディスプレイシステム、自動車 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246047A (ja) * | 1988-08-08 | 1990-02-15 | Matsushita Electric Ind Co Ltd | インターフェース用回路 |
JP2000066288A (ja) * | 1998-08-25 | 2000-03-03 | Canon Inc | 撮影システム及びアダプター装置及びレンズ装置 |
JP2007019185A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | インターフェース回路を内蔵した集積回路装置及び電子機器 |
WO2007049455A1 (ja) * | 2005-10-28 | 2007-05-03 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリカード |
JP2008129426A (ja) * | 2006-11-22 | 2008-06-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
-
2008
- 2008-03-19 JP JP2008070764A patent/JP4434288B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246047A (ja) * | 1988-08-08 | 1990-02-15 | Matsushita Electric Ind Co Ltd | インターフェース用回路 |
JP2000066288A (ja) * | 1998-08-25 | 2000-03-03 | Canon Inc | 撮影システム及びアダプター装置及びレンズ装置 |
JP2007019185A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | インターフェース回路を内蔵した集積回路装置及び電子機器 |
WO2007049455A1 (ja) * | 2005-10-28 | 2007-05-03 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリカード |
JP2008129426A (ja) * | 2006-11-22 | 2008-06-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009237083A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
WO2021117640A1 (ja) * | 2019-12-12 | 2021-06-17 | ローム株式会社 | タイミングコントローラおよびディスプレイシステム、自動車 |
Also Published As
Publication number | Publication date |
---|---|
JP4434288B2 (ja) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8111227B2 (en) | Liquid crystal display system capable of improving display quality and method for driving the same | |
CN111048025B (zh) | 移位寄存器和使用该移位寄存器的显示装置 | |
US8035662B2 (en) | Integrated circuit device and electronic instrument | |
JP4544326B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
US8525822B2 (en) | LCD panel driving circuit having transition slope adjusting means and associated control method | |
US20130002621A1 (en) | Display device and driving circuit | |
JP4434289B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
US9396688B2 (en) | Image display device and method for driving the same | |
US7741871B2 (en) | Integrated circuit device, electro-optical device, and electronic instrument | |
US20090091523A1 (en) | Electrooptic device and electronic apparatus | |
US10714046B2 (en) | Display driver, electro-optical device, and electronic apparatus | |
US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
US8085231B2 (en) | Display device | |
US8587577B2 (en) | Signal transmission lines for image display device and method for wiring the same | |
US11501717B2 (en) | Gate driver that outputs gate voltage based on different signals and display device including the same | |
JP4434288B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
US20100265226A1 (en) | Display device | |
JP2010134107A (ja) | 集積回路装置、電気光学装置、及び電子機器 | |
JP5151604B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
JP2012159633A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
KR20070068030A (ko) | 액정표시장치 | |
US10672358B2 (en) | Driving circuit with filtering function and display device having the same | |
KR20190080292A (ko) | 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법 | |
US9111474B2 (en) | Display device | |
KR20040016184A (ko) | 제어신호발생회로와 구동회로가 일체화된 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4434288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |