CN111048025B - 移位寄存器和使用该移位寄存器的显示装置 - Google Patents

移位寄存器和使用该移位寄存器的显示装置 Download PDF

Info

Publication number
CN111048025B
CN111048025B CN201910940568.4A CN201910940568A CN111048025B CN 111048025 B CN111048025 B CN 111048025B CN 201910940568 A CN201910940568 A CN 201910940568A CN 111048025 B CN111048025 B CN 111048025B
Authority
CN
China
Prior art keywords
transistor
node
buffer
pull
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910940568.4A
Other languages
English (en)
Other versions
CN111048025A (zh
Inventor
卢石
金炅旼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111048025A publication Critical patent/CN111048025A/zh
Application granted granted Critical
Publication of CN111048025B publication Critical patent/CN111048025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

移位寄存器和使用该移位寄存器的显示装置。本公开提供了一种移位寄存器，该移位寄存器包括：节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和输出电路，该输出电路包括被配置为输出第一扫描信号的第一缓冲晶体管、被配置为输出第二扫描信号的第二缓冲晶体管、及被配置为响应于节点Q和节点QB的电位输出进位信号的第三缓冲晶体管。第一缓冲晶体管和第二缓冲晶体管具有不同的沟道区域宽度。输出电路还可以包括第一虚拟缓冲晶体管，该第一虚拟缓冲晶体管具有与第一缓冲晶体管共栅极和共漏极的连接结构。

Description

移位寄存器和使用该移位寄存器的显示装置
技术领域
本公开涉及移位寄存器和使用该移位寄存器的显示装置。
背景技术
随着信息技术的发展，作为用户与信息之间的连接媒介的显示装置的市场正在增长。因此，越来越多地使用诸如有机发光显示器(OLED)、量子点显示器(QDD)、液晶显示器(LCD)以及等离子体显示面板(PDP)的显示装置。
上述显示装置中的一些(例如，LCD或OLED)包括具有多个子像素的显示面板、输出用于驱动显示面板的驱动信号的驱动器、以及生成要提供给显示面板和驱动器的电力的电源。驱动器包括向显示面板提供扫描信号(或选通信号)的扫描驱动器和向显示面板提供数据信号的数据驱动器。
上述显示装置可以以以下这种方式来显示图像，即，所选择的子像素在将驱动信号(例如，扫描信号和数据信号)提供给在显示面板上形成的子像素时透光或直接发光。
发明内容
在一个方面中，本公开提供了一种移位寄存器，该移位寄存器包括：节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和输出电路，该输出电路包括被配置为输出第一扫描信号的第一缓冲晶体管、被配置为输出第二扫描信号的第二缓冲晶体管以及被配置为响应于节点Q和节点QB的电位输出进位信号的第三缓冲晶体管。第一缓冲晶体管和第二缓冲晶体管具有不同的沟道区域宽度。输出电路还可以包括第一虚拟缓冲晶体管，该第一虚拟缓冲晶体管具有与第一缓冲晶体管共栅极和共漏极的连接结构。
在另一个方面中，本公开提供了一种移位寄存器，该移位寄存器包括：节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和输出电路，该输出电路包括被配置为输出第一扫描信号的第一上拉晶体管、被配置为输出第二扫描信号的第二上拉晶体管以及被配置为响应于节点Q和节点QB的电位输出进位信号的第三上拉晶体管。第一上拉晶体管和第二上拉晶体管具有不同的沟道区域宽度。输出电路还包括第一虚拟缓冲晶体管，该第一虚拟缓冲晶体管具有与第一上拉晶体管共栅极和共漏极的连接结构。
在另一个方面中，本公开提供了一种显示装置，该显示装置包括：显示面板，该显示面板被配置为显示图像；数据驱动器，该数据驱动器被配置为向显示面板提供数据电压；以及扫描驱动器，该扫描驱动器具有被配置为输出用于向显示面板提供扫描信号的时钟信号的电平移位器和被配置为基于时钟信号输出扫描信号的移位寄存器。该移位寄存器包括：节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和输出电路，该输出电路包括被配置为输出第一扫描信号的第一上拉晶体管、被配置为输出第二扫描信号的第二上拉晶体管以及被配置为响应于节点Q和节点QB的电位输出进位信号的第三上拉晶体管。第一上拉晶体管和第二上拉晶体管具有不同的沟道区域宽度。输出电路还包括第一虚拟缓冲晶体管，该第一虚拟缓冲晶体管具有与第一上拉晶体管共栅极和共漏极的连接结构。
附图说明
附图被包括进来以提供对本发明的进一步理解，并且被并入且构成本说明书的一部分，附图例示了本发明的实施方式并且与说明书一起用来解释本发明的原理。
图1是示意性示出LCD装置的框图。
图2是示意性示出图1所示的子像素的电路图。
图3是示意性示出OLED装置的框图。
图4是示意性示出图3所示的子像素的配置的图。
图5是示出了面板中选通结构的扫描驱动器的布置的示例的图。
图6是例示了与面板中选通结构的扫描驱动器有关的装置的第一配置的图。
图7是例示了与面板中选通结构的扫描驱动器有关的装置的第二配置的图。
图8是示出了根据本公开的实验例的移位寄存器的一部分的图。
图9是示出了图8所示的移位寄存器的节点电压和输出波形的图。
图10和图11是用于与图8所示的移位寄存器的输出缓冲区有关的描述的图。
图12是示出了根据本公开的第一实施方式的移位寄存器的一部分的图。
图13是示出了图12所示的移位寄存器的节点电压和输出波形的图。
图14和图15是用于与图12所示的移位寄存器的输出缓冲区有关的描述的图。
图16是用于比较地描述实验例与第一实施方式之间的差异的图。
图17是示出了根据本公开的第二实施方式的移位寄存器的图。
图18是示出了图17所示的移位寄存器的节点电压和输出波形的图。
图19是示出了根据本公开的第三实施方式的移位寄存器的图。
图20是示出了图19所示的移位寄存器的节点电压和输出波形的图。
具体实施方式
现在将详细参照本公开的实施方式，附图中例示了实施方式的示例。
下文中，将参照附图描述本公开的具体实施方式。
随着信息技术的发展，作为用户与信息之间的连接媒介的显示装置的市场正在增长。因此，越来越多地使用诸如量子点显示器(QDD)、液晶显示器(LCD)、有机发光显示器(OLED)以及等离子体显示面板(PDP)的显示装置。
上述显示装置中的一些(例如，LCD或OLED)包括具有多个子像素的显示面板、输出用于驱动显示面板的驱动信号的驱动器、以及生成要供给显示面板和驱动器的电力的电源。驱动器包括向显示面板提供扫描信号(或选通信号)的扫描驱动器和向显示面板提供数据信号的数据驱动器。
上述显示装置可以以以下这种方式来显示图像，即，所选择的子像素在将驱动信号(例如，扫描信号和数据信号)提供给在显示面板上形成的子像素时透光或直接发光。
下文中，将把LCD装置和OLED装置用作示例来继续与本公开有关的描述。下面描述的本公开还可以应用于基于无机发光二极管以及有机发光二极管的显示装置。
此外，虽然下面将描述的扫描驱动器的移位寄存器使用n型薄膜晶体管作为示例来实现，但移位寄存器也可以使用p型薄膜晶体管来实现。薄膜晶体管是包括栅极、源极以及漏极的三电极元件。源极是向晶体管提供载流子的电极。载流子从薄膜晶体管中的源极流动。漏极是载流子从其流到薄膜晶体管的外部的电极。即，载流子从薄膜晶体管中的源极流到漏极。
在n型薄膜晶体管的情况下，源极电压低于漏极电压，使得电子可以从源极流到漏极，因为电子是载流子。因为电子在n型薄膜晶体管中从源极流到漏极，所以电流从漏极流到源极。另一方面，在p型薄膜晶体管的情况下，源极电压高于漏极电压，使得空穴可以从源极流到漏极，因为空穴是载流子。因为空穴在p型薄膜晶体管中从源极流到漏极，所以电流从源极流到漏极。然而，薄膜晶体管的源极和漏极可以根据施加的电压来切换。鉴于此，在下面的描述中，源极和漏极中的一个将被描述为第一电极，并且另一个将被描述为第二电极。
图1是示意性示出LCD装置的框图，并且图2是示意性示出图1所示的子像素的电路图。
如图1和图2所示，LCD装置包括图像提供器110、定时控制器120、扫描驱动器130、数据驱动器140、液晶面板150、背光单元170以及电源180。
图像提供器110将各种驱动信号连同从外部提供的图像数据信号或在内部存储器中存储的图像数据信号一起输出。图像提供器110将数据信号和各种驱动信号提供给定时控制器120。
定时控制器120输出用于控制扫描驱动器130的操作定时的选通定时控制信号GDC、用于控制数据驱动器140的操作定时的数据定时控制信号DDC、以及各种同步信号(垂直同步信号Vsync和水平同步信号Hsync)。定时控制器120将从图像提供器110提供的数据信号(或数据电压)DATA连同数据定时控制信号DDC一起提供给数据驱动器140。虽然定时控制器120可以以集成电路(IC)的形式来配置并安装在印刷电路板上，但本公开不限于此。
扫描驱动器130响应于从定时控制器120提供的选通定时控制信号GDC输出扫描信号(或选通信号)。扫描驱动器130借助选通线GL1至GLm将扫描信号提供给在液晶面板150中包括的子像素。扫描驱动器130可以以IC的形式来配置，或者可以以面板中选通(gate-in-panel)结构直接形成在液晶面板150上，但是本公开不限于此。
数据驱动器140响应于从定时控制器120提供的数据定时控制信号DDC采样并锁存数据信号DATA，基于伽马参考电压将数字数据信号转换为模拟数据信号并输出模拟数据信号。数据驱动器140借助数据线DL1至DLn向在液晶面板150中包括的子像素提供数据电压。数据驱动器140可以以IC的形式来配置并安装在显示面板150上或安装在印刷电路板上，但本公开不限于此。
电源180基于从外部提供的外部输入电压生成公共电压VCOM，并输出公共电压VCOM。电源180可以生成并输出驱动扫描驱动器130所必需的电压(例如，扫描高电压和扫描低电压)以及驱动数据驱动器140所必需的电压(例如，漏极电压和半漏极电压)以及公共电压VCOM。
液晶面板150响应于从扫描驱动器130提供的扫描信号、从数据驱动器140提供的数据电压以及从电源180提供的公共电压VCOM来显示图像。液晶面板150的子像素控制通过背光单元170提供的光。
例如，一个子像素SP包括开关晶体管SW、存储电容器Cst以及液晶层Clc。开关晶体管SW的栅极连接到扫描线GL1，并且其源极连接到数据线DL1。存储电容器Cst的一个端子连接到开关晶体管SW的漏极，并且其另一个端子连接到公共电压线Vcom。液晶层Clc形成在连接到开关晶体管SW的漏极的像素电极1和连接到公共电压线Vcom的公共电极2之间。
液晶面板150根据像素电极1和公共电极2的结构以扭曲向列(TN)模式、垂直对齐(VA)模式、共面转换(IPS)模式、边缘场开关(FFS)模式或电控双折射(ECB)模式实现。
背光单元170使用发光的光源向液晶面板150提供光。虽然背光单元170可以包括驱动发光二极管LED的LED驱动器、其上安装有LED的LED基板、将从LED发出的光转换成表面光的导光板、反射导光板下面的光的反射器以及凝聚和扩散从导光板发射的光的光学片，但本公开不限于此。
图3是示意性示出OLED装置的框图，并且图4是示意性示出图3所示的子像素的配置的图。
如图3和图4所示，OLED装置包括图像提供器110、定时控制器120、扫描驱动器130、数据驱动器140、显示面板150以及电源170。
在OLED装置中包括的图像提供器110、定时控制器120、扫描驱动器130以及数据驱动器140的基本配置和操作类似于图1所示的LCD装置的基本配置和操作，因此省略其详细描述。相反，将更详细地描述与LCD的部件不同的电源180和显示面板150。
电源180基于从外部提供的外部输入电压生成作为高电压的第一电源电压EVDD和作为低电压的第二电源电压EVSS，并且输出第一电源电压EVDD和第二电源电压EVSS。电源180可以生成并输出驱动扫描驱动器130所必需的电压(例如，扫描高电压和扫描低电压)以及驱动数据驱动器140所必需的电压(例如，漏极电压和半漏极电压)以及第一电源电压EVDD和第二电源电压EVSS。
显示面板150响应于从包括扫描驱动器130和数据驱动器140的驱动器输出的扫描信号和数据电压以及从电源180输出的第一电源电压EVDD和第二电源电压EVSS显示图像。显示面板150的子像素直接发光。
例如，一个子像素SP包括开关晶体管SW和包括驱动晶体管、存储电容器以及OLED的像素电路PC。在OLED装置中使用的子像素SP直接发光，由此具有与LCD相比复杂的电路配置。此外，不仅发光的OLED以复杂且各种各样的方式配置，而且用于补偿向OLED提供驱动电流的驱动晶体管的劣化的补偿电路以复杂且各种各样的方式配置。因此，在子像素SP中包括的像素电路PC以块的形式示出。
图5是示出了面板中选通结构的扫描驱动器的结构的示例的图，图6是例示了与面板中选通结构的扫描驱动器有关的装置的第一配置的图，并且图7是例示了与面板中选通结构的扫描驱动器有关的装置的第二配置的图。
如图5所示，面板中选通结构中的扫描驱动器130a和130b布置在显示面板150的非显示区域中。如图5的(a)所示，扫描驱动器130a和130b可以布置在显示面板150的左右非显示区域NA中。进一步地，如图5的(b)所示，扫描驱动器150a和150b可以布置在显示面板150的上下非显示区域NA中。
虽然已经例示并描述了一对扫描驱动器130a和130b布置在位于显示区域AA的左侧和右侧或上侧和下侧的非显示区域NA中的示例，但本公开不限于此。并且可以仅一个扫描驱动器布置在位于显示区域AA的左侧、右侧、上侧或下侧上的非显示区域NA中。
如图6所示，面板中选通结构中的扫描驱动器130可以包括移位寄存器131和电平移位器135。电平移位器135基于从定时控制器120输出的信号生成多个时钟信号GCLK并输出时钟信号GCLK。多个时钟信号GCLK被生成为具有N个不同的相位(N是等于或大于2的整数)，诸如2个相位、4个相位或8个相位。
移位寄存器131基于从电平移位器135输出的多个时钟信号GCLK操作，并且输出可以使在显示面板上形成的晶体管导通或截止的信号Scan 1至Scan m。移位寄存器131包括多个级。多个级具有级联结构，并且接收至少一个上个级或下个级的输出信号作为输入信号。一个级输出至少一个信号。例如，Scan 1对应于从第一级输出的信号，并且Scan m对应于从第m级输出的信号。
电平移位器135以IC的形式配置，而移位寄存器131以面板中选通结构中的薄膜的形式配置。即，在显示面板上的扫描驱动器130的一部分是移位寄存器131(图5中的130a和130b对应于131)。
与移位寄存器131不同，电平移位器135以IC的形式配置。因此，电平移位器135可以以如图6所示的单独IC的形式配置，并且可以被包括在电源180中，如图7所示。
图8是示出了根据本公开的实验例的移位寄存器的一部分的图，图9是示出了图8所示的移位寄存器的节点电压和输出波形的图，并且图10和图11是用于与图8所示的移位寄存器的输出缓冲区有关的描述的图。
如图8和9所示，根据实验例的移位寄存器131包括节点控制器132和输出电路134。节点控制器132用来控制输出电路134的Q节点Q和QB节点QB的充电/放电。输出电路134用来响应于Q节点Q和QB节点QB的电位输出进位信号C[n]以及扫描信号Scouta[n]和Scoutb[n]。
输出电路134包括输出第一扫描信号Scouta[a]的第一缓冲晶体管T6A和T7A、输出第二扫描信号Scoutb[n]的第二缓冲晶体管T6B和T7B、以及输出进位信号C[n]的第三缓冲晶体管T6cr和T7cr。
第一缓冲晶体管T6A和T7A基于借助第一时钟信号线SCCLKA[n]施加的第一时钟信号和借助第一低电压线GVSS0施加的第一低电压输出第一扫描信号Scouta[n]。响应于向/从Q节点Q和QB节点QB充电/放电的电位，第一缓冲晶体管T6A和T7A导通/截止。第一缓冲晶体管T6A和T7A包括响应于Q节点Q的电位导通的第一上拉晶体管T6A和响应于QB节点QB的电位导通的第一下拉晶体管T7A。
第二缓冲晶体管T6B和T7B基于借助第二时钟信号线SCCLKB[n]施加的第二时钟信号和借助第一低电压线GVSS0施加的第一低电压输出第二扫描信号Scoutb[n]。响应于向/从Q节点Q和QB节点QB充电/放电的电位，第二缓冲晶体管T6B和T7B导通/截止。第二缓冲晶体管T6B和T7B包括响应于Q节点Q的电位导通的第二上拉晶体管T6B和响应于QB节点QB的电位导通的第二下拉晶体管T7B。
第三缓冲晶体管T6cr和T7cr基于借助第三时钟信号线SRCLK[n]施加的第三时钟信号和借助第二低电压线GVSS1施加的第二低电压或第三低电压线GVSS2施加的第三低电压输出进位信号C[n]。响应于向/从Q节点Q和QB节点QB充电/放电的电位，第三缓冲晶体管T6cr和T7cr导通/截止。第三缓冲晶体管T6cr和T7cr包括响应于Q节点Q的电位导通的第三上拉晶体管T6cr和响应于QB节点QB的电位导通的第三下拉晶体管T7cr。
同时，例示了仅向第三缓冲晶体管T6cr和T7cr的输出端子设置用于稳定地维持进位信号C[n]的输出的电容器Cb和Cc的示例。“Cb”用来执行用于稳定输出进位信号的进位升压(carry boosting)(自举)，并且“Cc”用来维持用于稳定输出进位信号的输出。然而，电容器Cb和Cc还可以被包括在第一缓冲晶体管T6A和T7A或第二缓冲晶体管T6B和T7B中，并且本公开不限于图中所示的配置。
如图8、图10以及图11所示，根据实验例的移位寄存器131的第一至第三上拉晶体管T6A、T6B以及T6cr基于时钟信号输出进位信号C[n]以及逻辑高扫描信号Scouta[n]和Scoutb[n]。
进位信号C[n]的输出持续时间比第一扫描信号Scouta[n]和第二扫描信号Scoutb[n]的输出持续时间长。在这种情况下，如果在第三上拉晶体管T6cr的栅极与源极之间设置用于进位升压的升压电容器Cb，则可以稳定地输出进位信号C[n]。
第一扫描信号Scouta[n]和第二扫描信号Scoutb[n]在进位信号C[n]的输出持续时间内输出交叠。第一扫描信号Scouta[n]在第二扫描信号Scoutb[n]之前输出，并且在Q节点Q的充电电位足够的状态下执行输出。在这种情况下，即使输出缓冲区的沟道区域被设计为在“第一上拉晶体管T6A<第二上拉晶体管T6B”的条件下具有不同的宽度，也可以减小缓冲区驱动电压差，可以减小输出偏差，并且可以优化输出信号下降时间。
图12是示出了根据本公开的第一实施方式的移位寄存器的一部分的图，图13是示出了图12所示的移位寄存器的节点电压和输出波形的图，图14和图15是用于与图12所示的移位寄存器的输出缓冲区有关的描述的图，并且图16是用于比较地描述实验例与第一实施方式之间的差异的图。
如图12和图13所示，根据本公开的第一实施方式的移位寄存器131包括节点控制器132和输出电路134。节点控制器132用来控制输出电路134的Q节点Q和QB节点QB的充电/放电。输出电路134用来响应于Q节点Q和QB节点QB的电位输出进位信号C[n]以及扫描信号Scouta[n]和Scoutb[n]。
输出电路134包括输出第一扫描信号Scouta[a]的第一缓冲晶体管T6A、T7A以及T6C、输出第二扫描信号Scoutb[n]的第二缓冲晶体管T6B和T7B、以及输出进位信号C[n]的第三缓冲晶体管T6cr和T7cr。
第一缓冲晶体管T6A、T7A以及T6C基于借助第一时钟信号线SCCLKA[n]施加的第一时钟信号和借助第一低电压线GVSS0施加的第一低电压输出第一扫描信号Scouta[n]。响应于向/从Q节点Q和QB节点QB充电/放电的电位，第一缓冲晶体管T6A、T7A以及T6C导通/截止。第一缓冲晶体管T6A、T7A以及T6C包括第一虚拟缓冲晶体管T6C、响应于Q节点Q的电位导通的第一上拉晶体管T6A以及响应于QB节点QB的电位导通的第一下拉晶体管T7A。
第二缓冲晶体管T6B和T7B基于借助第二时钟信号线SCCLKB[n]施加的第二时钟信号和借助第一低电压线GVSS0施加的第一低电压输出第二扫描信号Scoutb[n]。响应于向/从Q节点Q和QB节点QB充电/放电的电位，第二缓冲晶体管T6B和T7B导通/截止。第二缓冲晶体管T6B和T7B包括响应于Q节点Q的电位导通的第二上拉晶体管T6B和响应于QB节点QB的电位导通的第二下拉晶体管T7B。
第三缓冲晶体管T6cr和T7cr基于借助第三时钟信号线SRCLK[n]施加的第三时钟信号和借助第二低电压线GVSS1施加的第二低电压或第三低电压线GVSS2施加的第三低电压输出进位信号C[n]。响应于向/从Q节点Q和QB节点QB充电/放电的电位，第三缓冲晶体管T6cr和T7cr导通/截止。第三缓冲晶体管T6cr和T7cr包括响应于Q节点Q的电位导通的第三上拉晶体管T6cr和响应于QB节点QB的电位导通的第三下拉晶体管T7cr。
另外，例示了仅向第三缓冲晶体管T6cr和T7cr的输出端子设置用于稳定地维持进位信号C[n]的输出的电容器Cb和Cc的示例。“Cb”用来执行用于稳定输出进位信号的进位升压(自举)，并且“Cc”用来维持用于稳定输出进位信号的输出。然而，电容器Cb和Cc还可以被包括在第一缓冲晶体管T6A和T7A或第二缓冲晶体管T6B和T7B中，并且本公开不限于图中所示的配置。
如图13、图14以及图15所示，根据本公开的实施方式的移位寄存器131的第一至第三上拉晶体管T6A、T6B以及T6cr基于时钟信号输出进位信号C[n]以及逻辑高扫描信号Scouta[n]和Scoutb[n]。
进位信号C[n]的输出持续时间比第一扫描信号Scouta[n]和第二扫描信号Scoutb[n]的输出持续时间长。在这种情况下，如果在第三上拉晶体管T6cr的栅极与源极之间设置用于进位升压的升压电容器Cb，则可以稳定地输出进位信号C[n]。
第一扫描信号Scouta[n]和第二扫描信号Scoutb[n]在进位信号C[n]的输出持续时间内输出交叠。第一扫描信号Scouta[n]在第二扫描信号Scoutb[n]之前输出，并且在Q节点Q的充电电位足够的状态下执行输出。在这种情况下，即使输出缓冲区的沟道区域被设计为在“第一上拉晶体管T6A<第二上拉晶体管T6B”的条件下具有不同的宽度，也可以减小缓冲区驱动电压差，可以减小输出偏差，并且可以优化输出信号下降时间。
根据本公开的第一实施方式的移位寄存器131包括第一虚拟缓冲晶体管T6C，该第一虚拟缓冲晶体管像第一上拉晶体管T6A一样，响应于Q节点Q导通，并且具有共同连接到第一时钟信号线SCCLKA[n]的第一电极。
第一虚拟缓冲晶体管T6C用来在“第一上拉晶体管T6A<第二上拉晶体管T6B”的条件下消除第一上拉晶体管T6A与第二上拉晶体管T6B之间的寄生电容(或TFT Cap)偏差。即，第一虚拟缓冲晶体管T6C用来将存在于两个输出缓冲区中的寄生电容调节为相似/相同，由此可以被定义为第一补偿晶体管。
当第一上拉晶体管T6A的沟道区域的宽度被定义为“缓冲区A”、第二上拉晶体管T6B的沟道区域的宽度被定义为“缓冲区B”、并且第一虚拟缓冲晶体管T6C的沟道区域的宽度被定义为“缓冲区C”时，沟道区域的宽度之间的关系可以表示为“缓冲区A+C(补偿)≒缓冲区B”。因为存在于构成输出缓冲区的晶体管中的寄生电容根据晶体管的沟道区域的宽度而变化，所以“缓冲区A+C(补偿)≒缓冲区B”可以被定义为对应晶体管的寄生电容之间的关系，然后被重新定义为“A+C≒B”。这里，“≒”表示“近似相同”、“几乎相同”或“类似”，并且可以表示为
Figure BDA0002222767220000101
。
因此，期望形成第一虚拟缓冲晶体管T6C，使得它形成预定的补偿电容器，以便执行如上所述的补偿晶体管的功能。另外，虽然第一虚拟缓冲晶体管T6C在所有的级中可以具有相同的沟道区域宽度，但第一虚拟缓冲晶体管T6C可以形成为对于级组(各级组具有K(K是等于或等于2的整数)个级)具有不同的沟道区域宽度以对输出偏差进行精细补偿。然而，第一虚拟缓冲晶体管T6C的沟道区域的宽度小于并且不超过第一上拉晶体管T6A或第二上拉晶体管T6B的沟道区域的宽度。
参照图11，自举电压反映在Q节点Q[n]的充电电位中，但电位在实验例中根据时段T1之后的时段T2中的第一时钟信号的下降而减小。另一方面，参照图15，自举电压反映在节点Q[n]的充电电位中，并且电位不根据第一时钟信号的下降而减小，并且即使在第一实施方式中的T1和T2中也维持。
如可以借助图16例示的实验例与第一实施方式之间的比较确定的，即使采用用于消除在显示面板的中部(基于垂直线中的像素的中点)的扫描驱动器的输出偏差的设计，在实验例中的输出偏差也高于第一实施方式中的输出偏差。另一方面，即使采用用于消除在显示面板的中部(基于垂直线中的像素的中点)的扫描驱动器的输出偏差的设计，在第一实施方式中的输出偏差也低于实验例中的输出偏差。
如可以借助实验例与第一实施方式之间的充电波形的比较和输出偏差的比较可以确定的，第一实施方式可以改善输出信号按位置的下降时间偏差，该偏差可能由输出缓冲区的不同设计引起。另外，第一实施方式可以补偿时钟信号线之间的寄生电容偏差，由此可以解决可能由输出缓冲区之间的寄生电容偏差引起的节点充电问题。此外，第一实施方式可以使用虚拟晶体管的补偿功能使时钟信号线之间的负载的影响最小化。另外，因为在第一实施方式中在输出缓冲级中执行补偿，所以可以在不增加边框区域的范围内执行补偿设计。
在下文中，将描述根据第二实施方式和第三实施方式的、移位寄存器和适用于其的虚拟晶体管连接结构的电路配置。
图17是示出了根据本公开的第二实施方式的移位寄存器的图，图18是示出了图17所示的移位寄存器的节点电压和输出波形的图，图19是示出了根据本公开的第三实施方式的移位寄存器的图，并且图20是示出了图19所示的移位寄存器的节点电压和输出波形的图。
如图17和图18所示，根据本公开的第二实施方式的移位寄存器131包括节点控制器132、复位电路133以及输出电路134。移位寄存器131基于第一时钟信号Scclka、第二时钟信号Scclkb、第三时钟信号Crclk、第一高电压、第一至第三高电压、第(N-2)进位信号C[n-2]、第(N+2)进位信号C[n+2]操作。
第一时钟信号Scclka和第二时钟信号Scclkb以其逻辑高时段部分交叠的方式来施加。第三时钟信号Crclk以它与第一时钟信号Scclka和第二时钟信号Scclkb的逻辑高时段这两者交叠的方式来施加。因为使用上个级和下个级两者，所以进位信号以逻辑高时段顺序发生而没有交叠的脉冲的形式施加。
节点控制器132用来控制输出电路134的Q节点Q和QB节点QB的充电和放电。复位电路133用来使QB节点QB复位。输出电路134用来响应于Q节点Q和QB节点QB的电位而输出进位信号C[n]以及扫描信号Scouta[n]和Scoutb[n]。
节点控制器132包括第一晶体管T1、第1A晶体管T1A、第三晶体管T3、第3A晶体管T3A、第3n晶体管T3n、第3nA晶体管T3nA、第3q晶体管T3q、第四晶体管T4、第4l晶体管T4l、第4q晶体管T4q、第五晶体管T5以及第5q晶体管T5q。
第一晶体管T1的栅极和第一晶体管T1的第一电极共同连接到第(N-2)进位信号线C[n-2]，并且第一晶体管T1的第二电极连接到Qh节点Qh。第一晶体管T1由借助第(N-2)进位信号线C[n-2]施加的第(N-2)进位信号而导通，并且用来向Qh节点Qh传输第(N-2)进位信号。
第1A晶体管T1A的栅极连接到第(N-2)进位信号线C[n-2]，第1A晶体管T1A的第一电极连接到第一晶体管T1的第二电极，并且第1A晶体管T1A的第二电极连接到Q节点Q。第1A晶体管T1A由借助第(N-2)进位信号线C[n-2]施加的第(N-2)进位信号导通，并且用来基于第(N-2)进位信号对Q节点Q充电。
第三晶体管T3的栅极连接到QB节点QB，第三晶体管T3的第一电极连接到Q节点Q，并且第三晶体管T3的第二电极连接到第3A晶体管T3A的第一电极。第三晶体管T3响应于QB节点QB的电位而导通，并且用来将Q节点Q以及第3A晶体管T3A一起放电到第三低电压线GVSS2的第三低电压。
第3A晶体管T3A的栅极连接到QB节点QB，第3A晶体管T3A的第一电极连接到第三晶体管T3的第二电极，并且第3A晶体管T3A的第二电极连接到第三低电压线GVSS2。第3A晶体管T3A响应于QB节点QB的电位而导通，并且用来将Q节点Q以及第三晶体管T3一起放电到第三低电压线GVSS2的第三低电压。
第3n晶体管T3n的栅极连接到第(N+2)进位信号线C[n+2]，第3n晶体管T3n的第一电极连接到Q节点Q，并且第3n晶体管T3n的第二电极连接到第3nA晶体管T3nA的第一电极。第3n晶体管T3n由借助第(N+2)进位信号线C[n+2]施加的第(N+2)进位信号导通，并且用来将Q节点Q以及第3nA晶体管T3nA一起放电至第三低电压线GVSS2的第三低电压。
第3nA晶体管T3nA的栅极连接到第(N+2)进位信号线C[n+2]，第3nA晶体管T3nA的第一电极连接到第3n晶体管T3n的第二电极，并且第3nA晶体管T3nA的第二电极连接到第三低电压线GVSS2。第3nA晶体管T3nA由借助第(N+2)进位信号线C[n+2]施加的第(N+2)进位信号导通，并且用来将Q节点Q以及第3n晶体管T3n一起放电至第三低电压线GVSS2的第三低电压。
第3q晶体管T3q的栅极连接到Q节点Q，第3q晶体管T3q的第一电极连接到第一高电压线GVDD，并且第3q晶体管T3q的第二电极连接到Qh节点Qh。第3q晶体管T3q响应于Q节点Q的电位而导通，并且用来将第一高电压线GVDD的第一高电压传输到Qh节点Qh。
第四晶体管T4的栅极连接到第一电容器Ca的一个端子和第4l晶体管T4l的第二电极，第四晶体管T4的第一电极连接到第一高电压线GVDD，并且第四晶体管T4的第二电极连接到第一电容器Ca的另一个端子和QB节点QB。第四晶体管T4由借助第4l晶体管T41传输的第一高电压导通，并且用来利用第一高电压线GVDD的第一高电压对QB节点QB充电。第一电容器Ca用来在第四晶体管T4的栅极节点处生成自举电压。
第4l晶体管T41的栅极和第4l晶体管T41的第一电极连接到第一高电压线GVDD，并且第4l晶体管T41的第二电极连接到第四晶体管T4的栅极和第4q晶体管T4q的第一电极。第4l晶体管T41通过第一高电压而导通，并且用来将第一高电压线GVDD的第一高电压传输到第四晶体管T4的栅极节点。
第4q晶体管T4q的栅极连接到Q节点Q，第4q晶体管T4q的第一电极连接到第四晶体管T4的栅极和第4l晶体管T4l的第二电极，并且第4q晶体管T4q的第二电极连接到第二低电压线GVSS1。第4q晶体管T4q响应于Q节点Q的电位导通，并且用来将第二低电压线GVSS1的第二低电压传输到第四晶体管T4的栅极节点(以使T4的栅极节点放电)。
第五晶体管T5的栅极连接到第(N-2)进位信号线C[n-2]，第五晶体管T5的第一电极连接到QB节点QB，并且第五晶体管T5的第二电极连接到第三低电压线GVSS2。第五晶体管T5通过第(N-2)进位信号线C[n-2]的第(N-1)进位信号导通，并且用来将QB节点QB放电至第三低电压线GVSS2的第三低电压。
第5q晶体管T5q的栅极连接到Q节点Q，第5q晶体管T5q的第一电极连接到第四晶体管T4的第二电极、第一电容器Ca的一个端子以及QB节点QB，第5q晶体管T5q的第二电极连接到第三低电压线GVSS2。第5q晶体管T5q响应于Q节点Q的电位而导通，并且用来将QB节点QB放电到第三低电压线GVSS2的第三低电压。
复位电路133包括第5A晶体管T5A和第5B晶体管T5B中的至少一个。在复位电路133中可以省略第5B晶体管T5B。
第5A晶体管T5A的栅极连接到复位信号线RST，第5A晶体管T5A的第一电极连接到QB节点QB，并且第5A晶体管T5A的第二电极连接到第5B晶体管T5B的第一电极。第5A晶体管T5A通过复位信号线RST的复位信号而导通，并且用来将QB节点QB以及第5B晶体管T5B一起复位到第三低电压线GVSS2的第三低电压。
第5B晶体管T5B的栅极连接到节点M(节点M通常可以被选择作为进位信号被传输到的节点，但它取决于节点控制器的设计)，第5B晶体管T5B的第一电极连接到第5A晶体管T5A的第二电极，并且第5B晶体管T5B的第二电极连接到第三低电压线GVSS2。第5B晶体管T5B响应于节点M的电位而导通，并且用来将QB节点QB连同第5A晶体管T5A一起复位到第三低电压线GVSS2的第三低电压。
输出电路134包括输出第一扫描信号Scouta[b]的第一缓冲晶体管T6A、T7A以及T6C、输出第二扫描信号Scoutb[n]的第二缓冲晶体管T6B和T7B、以及输出进位信号C[n]的第三缓冲晶体管T6cr和T7cr。
第一缓冲晶体管T6A和T7A包括响应于Q节点Q的电位导通的第一上拉晶体管T6A和响应于QB节点QB的电位导通的第一下拉晶体管T7A。第一上拉晶体管T6A的栅极连接到Q节点Q，第一上拉晶体管T6A的第一电极连接到第一时钟信号线SCCLKA[n]，并且第一上拉晶体管T6A的第二电极连接到第一输出端子SCOUTA[n]。第一下拉晶体管T7A的栅极连接到QB节点QB，第一下拉晶体管T7A的第一电极连接到第一输出端子SCOUTA[n]，并且第一下拉晶体管T7A的第二电极连接到第一低电压线GVSS0。第一缓冲晶体管T6A和T7A基于通过第一时钟信号线SCCLKA[n]施加的第一时钟信号和通过第一低电压线GVSS0施加的第一低电压输出第一扫描信号Scouta[n]。
第二缓冲晶体管T6B和T7B包括响应于Q节点Q的电位导通的第二上拉晶体管T6B和响应于QB节点QB的电位导通的第二下拉晶体管T7B。第二上拉晶体管T6B的栅极连接到Q节点Q，第二上拉晶体管T6B的第一电极连接到第二时钟信号线SCCLKB[n]，并且第二上拉晶体管T6B的第二电极连接到第二输出端子SCOUTB[n]。第二下拉晶体管T7B的栅极连接到QB节点QB，第二下拉晶体管T7B的第一电极连接到第二输出端子SCOUTB[n]，并且第二下拉晶体管T7B的第二电极连接到第一低电压线GVSS0。第二缓冲晶体管T6B和T7B基于借助第二时钟信号线SCCLKB[n]施加的第二时钟信号和借助第一低电压线GVSS0施加的第一低电压输出第二扫描信号Scoutb[n]。
第三缓冲晶体管T6cr和T7cr包括响应于Q节点Q的电位导通的第三上拉晶体管T6cr和响应于QB节点QB的电位导通的第三下拉晶体管T7cr。第三上拉晶体管T6cr的栅极连接到Q节点Q和第二电容器Cb(升压电容器)的一个端子，第三上拉晶体管T6cr的第一电极连接到第三时钟信号线SRCLK[n]，并且第三上拉晶体管T6cr的第二电极连接到第三输出端子C[n]、第二电容器Cb的另一端子以及第三电容器Cc的一个端子。第三下拉晶体管T7cr的栅极连接到QB节点QB，第三下拉晶体管T7cr的第一电极连接到第三输出端子C[n]和第三电容器Cc的一个端子，并且第三下拉晶体管T7cr的第二电极连接第三低电压线GVSS2和第三电容器Cc的另一端子。第三缓冲晶体管T6cr和T7cr基于借助第三时钟信号线SRCLK[n]施加的第三时钟信号和借助第三低电压线GVSS2施加的第三低电压输出进位信号C[n]。
第二实施方式包括第一虚拟缓冲晶体管T6C，且该晶体管的一个电极浮置，以便在输出缓冲区被设计为使得它们的沟道区域在诸如“第一上拉晶体管T6A<第二上拉晶体管T6B”的条件下具有不同的宽度时，消除第一上拉晶体管T6A与第二上拉晶体管T6B之间的寄生电容(或TFT Cap)偏差。
第一虚拟缓冲晶体管T6C用来补偿第一上拉晶体管T6A的寄生电容的不足。当第一虚拟缓冲晶体管T6C的栅极连接到Q节点Q并且第一虚拟缓冲晶体管T6C的第一电极连接到第一时钟信号线SCCLKA[n]时，第一虚拟缓冲晶体管T6C的第二电极保持在浮置状态下。
当第一上拉晶体管T6A的沟道区域的宽度被定义为“缓冲区A”、第二上拉晶体管T6B的沟道区域的宽度被定义为“缓冲区B”、并且第一虚拟缓冲晶体管T6C的沟道区域的宽度被定义为“缓冲区C”时，沟道区域的宽度之间的关系可以表示为“缓冲区A+C(补偿)
Figure BDA0002222767220000151
缓冲区B”。
因此，第一虚拟缓冲晶体管T6C形成为具有与第一上拉晶体管T6A共栅极和共漏极的连接结构且源极(源极)处于浮置状态下，以便执行作为如上所述的补偿晶体管的功能(形成补偿电容器)。
如图19和图20所示，根据第三实施方式的移位寄存器131包括节点控制器132、复位电路133以及输出电路134。在将根据第三实施方式的移位寄存器131与根据第二实施方式的移位寄存器131进行比较时，仅第一虚拟缓冲晶体管T6C具有不同的配置，并且根据第二和第三实施方式的移位寄存器131大致相同。因此，仅描述与第一虚拟缓冲晶体管T6C相关的部分，并且对于剩余部分参考第二实施方式。
第三实施方式包括第一虚拟缓冲晶体管T6C，该晶体管为二极管连接的，以便在输出缓冲区被设计为使得它们的沟道区域在诸如“第一上拉晶体管T6A<第二上拉晶体管T6B”的条件下具有不同的宽度时，消除第一上拉晶体管T6A与第二上拉晶体管T6B之间的寄生电容(或TFT Cap)偏差。
第一虚拟缓冲晶体管T6C用来补偿第一上拉晶体管T6A的寄生电容的不足。第一虚拟缓冲晶体管T6C的栅极连接到Q节点Q并且第一虚拟缓冲晶体管T6C的第一电极和第二电极连接到第一时钟信号线SCCLKA[n]，使得第一虚拟缓冲晶体管T6C处于二极管连接状态下。
当第一上拉晶体管T6A的沟道区域的宽度被定义为“缓冲区A”、第二上拉晶体管T6B的沟道区域的宽度被定义为“缓冲区B”、并且第一虚拟缓冲晶体管T6C的沟道区域的宽度被定义为“缓冲区C”时，沟道区域的宽度之间的关系可以被表示为“缓冲区A+(缓冲区C(补偿))×2
Figure BDA0002222767220000161
缓冲区B”。
因此，第一虚拟缓冲晶体管T6C被形成为二极管连接结构，在该结构中，第一虚拟缓冲晶体管T6C与第一上拉晶体管T6A共栅极和共漏极且源极(源极)连接到漏极(漏极)，以便执行作为如上所述的补偿晶体管(形成补偿电容器)的功能。
如上所述，本公开可以解决输出信号按位置的下降时间偏差的问题，该问题可能在移位寄存器的输出缓冲区被设计为使得它们的沟道区域具有不同的宽度时引起。另外，本公开可以补偿移位寄存器的时钟信号线之间的寄生电容偏差，由此可以解决可能由输出缓冲区中的寄生电容偏差引起的节点充电问题。此外，本公开可以根据添加到移位寄存器的虚拟晶体管的补偿功能来使时钟信号线之间的负载的影响最小化。另外，本公开可以在不增加边框区域的范围内执行补偿设计，因为补偿在移位寄存器的输出缓冲级中执行。
相关申请的交叉引用
本申请要求2018年10月12日提交的韩国专利申请No.10-2018-0121868的权益，此处出于所有目的以引证的方式将该申请并入，如同在这里充分阐述一样。

Claims (11)

1.一种移位寄存器，该移位寄存器包括：
节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和
输出电路，该输出电路包括被配置为输出第一扫描信号的第一缓冲晶体管、被配置为输出第二扫描信号的第二缓冲晶体管以及被配置为响应于所述节点Q和所述节点QB的电位输出进位信号的第三缓冲晶体管，
其中，所述第一缓冲晶体管和所述第二缓冲晶体管具有不同的沟道区域宽度，
其中，所述输出电路还包括第一虚拟缓冲晶体管，所述第一虚拟缓冲晶体管具有与所述第一缓冲晶体管共栅极和共漏极的连接结构，并且
其中，所述第一虚拟缓冲晶体管的源极处于浮置状态。
2.一种移位寄存器，该移位寄存器包括：
节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和
输出电路，该输出电路包括被配置为输出第一扫描信号的第一缓冲晶体管、被配置为输出第二扫描信号的第二缓冲晶体管以及被配置为响应于所述节点Q和所述节点QB的电位输出进位信号的第三缓冲晶体管，
其中，所述第一缓冲晶体管和所述第二缓冲晶体管具有不同的沟道区域宽度，
其中，所述输出电路还包括第一虚拟缓冲晶体管，所述第一虚拟缓冲晶体管具有与所述第一缓冲晶体管共栅极和共漏极的连接结构，并且
其中，所述第一虚拟缓冲晶体管的源极连接到所述第一虚拟缓冲晶体管的漏极。
3.一种移位寄存器，该移位寄存器包括：
节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和
输出电路，该输出电路包括被配置为输出第一扫描信号的第一上拉晶体管、被配置为输出第二扫描信号的第二上拉晶体管以及被配置为响应于所述节点Q和所述节点QB的电位输出进位信号的第三上拉晶体管，
其中，所述第一上拉晶体管和所述第二上拉晶体管具有不同的沟道区域宽度，并且所述输出电路还包括第一虚拟缓冲晶体管，该第一虚拟缓冲晶体管具有与所述第一上拉晶体管共栅极和共漏极的连接结构，
其中，所述第一虚拟缓冲晶体管的源极处于浮置状态。
4.根据权利要求3所述的移位寄存器，其中，当所述第一上拉晶体管的沟道区域的宽度被定义为“缓冲区A”，所述第二上拉晶体管的沟道区域的宽度被定义为“缓冲区B”，并且所述第一虚拟缓冲晶体管的沟道区域的宽度被定义为“缓冲区C”时，所述沟道区域的宽度具有
Figure FDA0004081981650000022
的关系。
5.根据权利要求3所述的移位寄存器，其中，当所述第一上拉晶体管的沟道区域的宽度被定义为“缓冲区A”，所述第二上拉晶体管的沟道区域的宽度被定义为“缓冲区B”，并且所述第一虚拟缓冲晶体管的沟道区域的宽度被定义为“缓冲区C”时，所述沟道区域的宽度具有
Figure FDA0004081981650000021
的关系。
6.根据权利要求3所述的移位寄存器，其中，所述第一上拉晶体管具有连接到所述节点Q的栅极、连接到第一时钟信号线的第一电极以及连接到输出所述第一扫描信号的第一输出端子的第二电极，
所述第二上拉晶体管具有连接到所述节点Q的栅极、连接到第二时钟信号线的第一电极以及连接到输出所述第二扫描信号的第二输出端子的第二电极，并且
所述第一虚拟缓冲晶体管具有连接到所述节点Q的栅极和连接到所述第一时钟信号线的第一电极。
7.一种移位寄存器，该移位寄存器包括：
节点控制器，该节点控制器被配置为控制节点Q和节点QB的充电和放电；和
输出电路，该输出电路包括被配置为输出第一扫描信号的第一上拉晶体管、被配置为输出第二扫描信号的第二上拉晶体管以及被配置为响应于所述节点Q和所述节点QB的电位输出进位信号的第三上拉晶体管，
其中，所述第一上拉晶体管和所述第二上拉晶体管具有不同的沟道区域宽度，并且所述输出电路还包括第一虚拟缓冲晶体管，该第一虚拟缓冲晶体管具有与所述第一上拉晶体管共栅极和共漏极的连接结构，并且
其中，所述第一虚拟缓冲晶体管的源极连接到所述第一虚拟缓冲晶体管的漏极。
8.根据权利要求7所述的移位寄存器，其中，当所述第一上拉晶体管的沟道区域的宽度被定义为“缓冲区A”，所述第二上拉晶体管的沟道区域的宽度被定义为“缓冲区B”，并且所述第一虚拟缓冲晶体管的沟道区域的宽度被定义为“缓冲区C”时，所述沟道区域的宽度具有
Figure FDA0004081981650000023
的关系。
9.根据权利要求7所述的移位寄存器，其中，当所述第一上拉晶体管的沟道区域的宽度被定义为“缓冲区A”，所述第二上拉晶体管的沟道区域的宽度被定义为“缓冲区B”，并且所述第一虚拟缓冲晶体管的沟道区域的宽度被定义为“缓冲区C”时，所述沟道区域的宽度具有
Figure FDA0004081981650000031
的关系。
10.根据权利要求7所述的移位寄存器，其中，所述第一上拉晶体管具有连接到所述节点Q的栅极、连接到第一时钟信号线的第一电极以及连接到输出所述第一扫描信号的第一输出端子的第二电极，
所述第二上拉晶体管具有连接到所述节点Q的栅极、连接到第二时钟信号线的第一电极以及连接到输出所述第二扫描信号的第二输出端子的第二电极，并且
所述第一虚拟缓冲晶体管具有连接到所述节点Q的栅极和连接到所述第一时钟信号线的第一电极。
11.一种显示装置，该显示装置包括：
显示面板，该显示面板被配置为显示图像；
数据驱动器，该数据驱动器被配置为向所述显示面板提供数据电压；以及
扫描驱动器，该扫描驱动器具有被配置为输出用于向所述显示面板提供扫描信号的时钟信号的电平移位器和根据权利要求1-10中的任一项所述的移位寄存器，所述移位寄存器被配置为基于所述时钟信号输出所述扫描信号。
CN201910940568.4A 2018-10-12 2019-09-30 移位寄存器和使用该移位寄存器的显示装置 Active CN111048025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0121868 2018-10-12
KR1020180121868A KR102522804B1 (ko) 2018-10-12 2018-10-12 시프트 레지스터 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
CN111048025A CN111048025A (zh) 2020-04-21
CN111048025B true CN111048025B (zh) 2023-05-23

Family

ID=70160294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910940568.4A Active CN111048025B (zh) 2018-10-12 2019-09-30 移位寄存器和使用该移位寄存器的显示装置

Country Status (3)

Country Link
US (1) US11244644B2 (zh)
KR (1) KR102522804B1 (zh)
CN (1) CN111048025B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3092685B1 (fr) * 2019-02-11 2021-07-02 Isorg Système de reconnaissance d’empreinte digitale équipé d’un dispositif amélioré d’adressage de lignes
CN111445830B (zh) * 2020-04-23 2021-09-03 深圳市华星光电半导体显示技术有限公司 驱动电路及显示装置
CN113674708B (zh) * 2020-05-14 2023-04-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及其驱动方法
CN111599315B (zh) * 2020-06-19 2021-11-16 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及其驱动方法
KR20220069365A (ko) * 2020-11-20 2022-05-27 엘지디스플레이 주식회사 게이트 드라이버 회로 및 그를 포함하는 표시장치
WO2022134111A1 (zh) * 2020-12-26 2022-06-30 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
KR20220096088A (ko) 2020-12-30 2022-07-07 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20220141366A (ko) 2021-04-12 2022-10-20 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법
EP4170718A3 (en) 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107545862A (zh) * 2016-06-27 2018-01-05 乐金显示有限公司 显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0417132D0 (en) 2004-07-31 2004-09-01 Koninkl Philips Electronics Nv A shift register circuit
KR101160836B1 (ko) * 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101281498B1 (ko) * 2006-10-31 2013-07-02 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
CN101604551B (zh) 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US9330782B2 (en) * 2010-07-13 2016-05-03 Sharp Kabushiki Kaisha Shift register and display device having the same
KR101992889B1 (ko) * 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140052454A (ko) 2012-10-24 2014-05-07 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
KR102108880B1 (ko) * 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN104282279B (zh) * 2014-09-28 2016-09-28 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
KR102360787B1 (ko) * 2015-06-30 2022-02-10 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 그를 이용한 표시 장치
KR102329977B1 (ko) * 2015-08-13 2021-11-23 엘지디스플레이 주식회사 게이트구동부 및 이를 포함하는 표시장치
KR102560314B1 (ko) * 2015-12-29 2023-07-28 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107545862A (zh) * 2016-06-27 2018-01-05 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
CN111048025A (zh) 2020-04-21
KR20200041605A (ko) 2020-04-22
US11244644B2 (en) 2022-02-08
KR102522804B1 (ko) 2023-04-19
US20200118509A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
CN111048025B (zh) 移位寄存器和使用该移位寄存器的显示装置
US10102793B2 (en) Built-in gate driver and display device using the same
US10276121B2 (en) Gate driver with reduced number of thin film transistors and display device including the same
US8786538B2 (en) Display device and method for controlling gate pulse
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
US9268419B2 (en) Display panel and driving circuit thereof
US8963823B2 (en) Liquid crystal display panel and gate driver circuit of a liquid crystal display panel including shift registers
KR20070013013A (ko) 표시 장치
JP2015161945A (ja) 表示装置
KR20180066375A (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR102104979B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
US8054262B2 (en) Circuit for stabilizing common voltage of a liquid crystal display device
KR102527510B1 (ko) 시프트레지스터 및 이를 이용한 표시장치
US7893914B2 (en) Liquid crystal display device including gate voltage output unit and method of driving the same
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
US20100265226A1 (en) Display device
US10930218B2 (en) Gate driver for improving luminance and display device including the same
US9256088B2 (en) Three-level-driven array substrate row driving circuit
US8441431B2 (en) Backlight unit and liquid crystal display using the same
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20190036447A (ko) 표시패널과 이를 이용한 oled 표시 장치
US9311879B2 (en) Liquid crystal display device and driving method thereof
US20220208138A1 (en) Display apparatus
KR102274434B1 (ko) 표시장치
KR20240079626A (ko) 디스플레이 장치 및 디스플레이 패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant