JPS6057748A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6057748A JPS6057748A JP16456683A JP16456683A JPS6057748A JP S6057748 A JPS6057748 A JP S6057748A JP 16456683 A JP16456683 A JP 16456683A JP 16456683 A JP16456683 A JP 16456683A JP S6057748 A JPS6057748 A JP S6057748A
- Authority
- JP
- Japan
- Prior art keywords
- attention
- signal
- level
- output
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は装置間のＥＣＬドライバによるデータ転送方式
に関し、送信側の電源断及びケーブル未接続で割込み信
号がトルー（Ｔｒｕｅ）となってしまわないようにする
ものである。
に関し、送信側の電源断及びケーブル未接続で割込み信
号がトルー（Ｔｒｕｅ）となってしまわないようにする
ものである。
従来技術と問題点
端末とホスト間など装置間のデータ転送にはドライバに
ＴＴＬまたはオープンコレクタなどが多く用いられてい
るが、データ転送の高速化を図る場合はＥＣＬドライバ
が用いられる。装置間にはデータ伝送用の信号線の他、
端末からのアテンション割込みなど各種制御信号線も設
けられ、これらは送信側ドライバで駆動され、受信側レ
シーバで受信されるが、ドライバにＥ ＣＬ （Ｂｍｉ
ｔｌｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）を用いる場合
は全信号線のドライバをＥＣＬにするのが普通で、一部
はＴＴＬにする等、混用することは稀である。
ＴＴＬまたはオープンコレクタなどが多く用いられてい
るが、データ転送の高速化を図る場合はＥＣＬドライバ
が用いられる。装置間にはデータ伝送用の信号線の他、
端末からのアテンション割込みなど各種制御信号線も設
けられ、これらは送信側ドライバで駆動され、受信側レ
シーバで受信されるが、ドライバにＥ ＣＬ （Ｂｍｉ
ｔｌｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）を用いる場合
は全信号線のドライバをＥＣＬにするのが普通で、一部
はＴＴＬにする等、混用することは稀である。
ところでＥＣＬドライバを用いると送信側の電源断また
はケーブル開放でアテンション割込みが発生する。第２
図でこれを説明すると１０は送信側のＥＣＬドライバ、
１２は信号線、２４はレシーバ、２６．２８はバイアス
用抵抗である。平衡伝送するので信号線はｌｌ＋、β２
の２本からなり、装置間にはか−る信号線対が各制御信
号及びデータに対応して複数対設けられる。図示信号線
対がアテンション割込み用であるとすると、端末側のド
ライバ１０の入力端子には、アテンション信号ＡＴＴ−
ＯＵＴが加えられ、レシーバ２４からその伝送出力ＡＴ
Ｔ−ＩＮが出力されこれはホス）ＣＰＵに対する割込み
信号となる。ＥＣＬドライバは第２図ｆｂ）の如き構成
をしており、Ｑｌ、Ｑ２゜ＲＩ”Ｒ３は差動アンプ（Ｅ
ＣＬ本体）を構成するトランジスタ及び抵抗、Ｑａ、Ｑ
ａはオープンエミッタの出力段トランジスタである。ア
テンション割込みはＡＴＴ−ＯＵＴがＨ（ハイ）レベル
で表わされ、このときＱ１オン−、Ｑ ２オフ、Ｑ３オ
フ、Ｑ４オンとなり、１１はＨレベル、β２はＬ（ロー
）レベルとなり、ドライバ２４はＨレベルのＡＴＴ−Ｉ
Ｎを生じる。
はケーブル開放でアテンション割込みが発生する。第２
図でこれを説明すると１０は送信側のＥＣＬドライバ、
１２は信号線、２４はレシーバ、２６．２８はバイアス
用抵抗である。平衡伝送するので信号線はｌｌ＋、β２
の２本からなり、装置間にはか−る信号線対が各制御信
号及びデータに対応して複数対設けられる。図示信号線
対がアテンション割込み用であるとすると、端末側のド
ライバ１０の入力端子には、アテンション信号ＡＴＴ−
ＯＵＴが加えられ、レシーバ２４からその伝送出力ＡＴ
Ｔ−ＩＮが出力されこれはホス）ＣＰＵに対する割込み
信号となる。ＥＣＬドライバは第２図ｆｂ）の如き構成
をしており、Ｑｌ、Ｑ２゜ＲＩ”Ｒ３は差動アンプ（Ｅ
ＣＬ本体）を構成するトランジスタ及び抵抗、Ｑａ、Ｑ
ａはオープンエミッタの出力段トランジスタである。ア
テンション割込みはＡＴＴ−ＯＵＴがＨ（ハイ）レベル
で表わされ、このときＱ１オン−、Ｑ ２オフ、Ｑ３オ
フ、Ｑ４オンとなり、１１はＨレベル、β２はＬ（ロー
）レベルとなり、ドライバ２４はＨレベルのＡＴＴ−Ｉ
Ｎを生じる。
送信側で電源（−■）が断になるとＱａ、Ｑａがオンと
なり（このオンは２６．２８を通して１１゜１２が一■
に引っ張られることによる）信号線ｊ２１゜１２は共に
Ｈレベル、Ａ、ＴＴ−ＩＮはＨレベルになる。信号線１
２が開放、即ち未接続、断線などの場合は抵抗２６．２
８を通して一■に引っ張られてレシーバ２４の入力は共
にＬとなり、ＡＴＴ−ＩＮはＬレベルでアテンションは
発生しない。
なり（このオンは２６．２８を通して１１゜１２が一■
に引っ張られることによる）信号線ｊ２１゜１２は共に
Ｈレベル、Ａ、ＴＴ−ＩＮはＨレベルになる。信号線１
２が開放、即ち未接続、断線などの場合は抵抗２６．２
８を通して一■に引っ張られてレシーバ２４の入力は共
にＬとなり、ＡＴＴ−ＩＮはＬレベルでアテンションは
発生しない。
アテンションがレシーバ２４のＬレベル出力で生じるよ
うにすれば送信側電源断の場合はアテンションが生じな
いが、今度はケーブル（信号線）開放でアテンションを
生じる。アテンシ式ン割込みＡＴＴ−ＩＮがホストに入
力するとポストはその割込みを処理しなければならない
から、ホストの負担が増大する。
うにすれば送信側電源断の場合はアテンションが生じな
いが、今度はケーブル（信号線）開放でアテンションを
生じる。アテンシ式ン割込みＡＴＴ−ＩＮがホストに入
力するとポストはその割込みを処理しなければならない
から、ホストの負担が増大する。
発明の目的
本発明は、アテンション割込みは正常に転送でき、送信
側電源断やケーブル開放ではアテンション割込みを生じ
ることがないデータ伝送方式を提供しようとするもので
ある。
側電源断やケーブル開放ではアテンション割込みを生じ
ることがないデータ伝送方式を提供しようとするもので
ある。
発明の構成
本発明はアテンション割込み信号を含む各種制御信号及
びデータを、ＥＣＬドライバで駆動される信号線対を含
むケーブルで伝送するデータ転送方式において、受信側
に、アテンション割込み信号を伝送する一対の信号線の
各々のＨ，Ｌレベルを検出するレシーバと、これらのレ
シーバの出力を受けてアテンション割込み出、力を生じ
る論理ゲートを設けたことを特徴とするが、次に実施例
を参照しながらこれを説明する。
びデータを、ＥＣＬドライバで駆動される信号線対を含
むケーブルで伝送するデータ転送方式において、受信側
に、アテンション割込み信号を伝送する一対の信号線の
各々のＨ，Ｌレベルを検出するレシーバと、これらのレ
シーバの出力を受けてアテンション割込み出、力を生じ
る論理ゲートを設けたことを特徴とするが、次に実施例
を参照しながらこれを説明する。
発明の実施例
第１図は本発明の実施例を示す。第２図と同じ部分には
同じ符号が付してあり、そして１４．１６はレシーバで
第２図の２４に相当する。１８，２０は終端回路で第２
図の抵抗２６．２８に相当し、信号線１１．β２を電源
（−■）にプルダウンする。レシーバ１４．１６は本例
では差動アンプ又はコンパレークであり、自身が出力す
る電圧ＶＢＢを基準として入力がそれよりＨかしかを検
出し、レシーバ１４はＨ入力でＨ出力、Ｌ入力でＬ出力
を生じ、レシーバ１６はその逆の出力即ちＨ入力でＬ出
力、Ｌ入力でＨ出力を生じる。２２はこれらのレシーバ
の出力を受けるアンドゲートで、その出力がＡＴＴ−Ｉ
Ｎになる。
同じ符号が付してあり、そして１４．１６はレシーバで
第２図の２４に相当する。１８，２０は終端回路で第２
図の抵抗２６．２８に相当し、信号線１１．β２を電源
（−■）にプルダウンする。レシーバ１４．１６は本例
では差動アンプ又はコンパレークであり、自身が出力す
る電圧ＶＢＢを基準として入力がそれよりＨかしかを検
出し、レシーバ１４はＨ入力でＨ出力、Ｌ入力でＬ出力
を生じ、レシーバ１６はその逆の出力即ちＨ入力でＬ出
力、Ｌ入力でＨ出力を生じる。２２はこれらのレシーバ
の出力を受けるアンドゲートで、その出力がＡＴＴ−Ｉ
Ｎになる。
この第１図のデータ伝送システムではアテンション信号
ＡＴＴ−ＯＵＴがＨなら信号線ＣＩはＨ１１２はＬルシ
ーバ１４の出力ＡＴＴａはＨルシーバ１６の出力はＨ，
アンドゲート２２の出力ＡＴＴ−ＩＮはＨとなり、逆な
ら逆となる。即ちアテンション信号は正常に伝送される
。送信側で電源が断になるとＩｌ＋、１２２は共にＨと
なり、ＡＴＴａはＨ，ＡＴＴｂはＬとなりアンドゲート
２２の出力ＡＴＴ−ＩＮはＬとなる。またケーブルが開
放するとβｌ、Ａ２（レシーバ１４．１６の入力側）は
共にり、ＡＴＴａはＬＳＡＴＴｂはＨとなり、アンドゲ
ート２２の出力ＡＴＴ−ＩＮはＬとなる。即ち送信側電
源断でもケーブル開放でもホストにアテンション割込み
がか＼ることはない。次表は上記各部のＨ，Ｌレベルを
一括して示すものである。
ＡＴＴ−ＯＵＴがＨなら信号線ＣＩはＨ１１２はＬルシ
ーバ１４の出力ＡＴＴａはＨルシーバ１６の出力はＨ，
アンドゲート２２の出力ＡＴＴ−ＩＮはＨとなり、逆な
ら逆となる。即ちアテンション信号は正常に伝送される
。送信側で電源が断になるとＩｌ＋、１２２は共にＨと
なり、ＡＴＴａはＨ，ＡＴＴｂはＬとなりアンドゲート
２２の出力ＡＴＴ−ＩＮはＬとなる。またケーブルが開
放するとβｌ、Ａ２（レシーバ１４．１６の入力側）は
共にり、ＡＴＴａはＬＳＡＴＴｂはＨとなり、アンドゲ
ート２２の出力ＡＴＴ−ＩＮはＬとなる。即ち送信側電
源断でもケーブル開放でもホストにアテンション割込み
がか＼ることはない。次表は上記各部のＨ，Ｌレベルを
一括して示すものである。
この表に示されるようにレシーバ１４．１６の出力ＡＴ
Ｔａ、ＡＴＴｂはＡ Ｔ、Ｔ −ＯＵ ＴがＨならＨ，
ＬならＬであり、これに対してケーブル開放ならり、
Ｈ，送信側電源断ならＨ，Ｌであるからこれをデコード
してＡＴＴ−ＯＵＴ正常、ケーブル開放、送信側電源断
を検出することができる。
Ｔａ、ＡＴＴｂはＡ Ｔ、Ｔ −ＯＵ ＴがＨならＨ，
ＬならＬであり、これに対してケーブル開放ならり、
Ｈ，送信側電源断ならＨ，Ｌであるからこれをデコード
してＡＴＴ−ＯＵＴ正常、ケーブル開放、送信側電源断
を検出することができる。
発明の詳細
な説明したように本発明によれば平衡信号伝送線のレベ
ルを各信号線別に検出し、その論理をとる回路を設ける
という少しの冗長回路の付加でＥＣＬレヘレベアテンシ
ョン信号の正規の応答のみならず、ケーブルの未接続及
び送信側の電源断検出、か＼る場合のアテンション発生
回避を行なうことができ、甚だ有効である。
ルを各信号線別に検出し、その論理をとる回路を設ける
という少しの冗長回路の付加でＥＣＬレヘレベアテンシ
ョン信号の正規の応答のみならず、ケーブルの未接続及
び送信側の電源断検出、か＼る場合のアテンション発生
回避を行なうことができ、甚だ有効である。
なおＥＣＬデータ伝送系では装置間ケーブルには前述の
ように各種制御信号及びデータ伝送用の複数の信号線対
が含まれるが、本発明（第１図回路）はその中のアテン
ション信号伝送線対に適用すればよく、他のデータ伝送
用信号線対は従来形式のＥＣＬ伝送系とすればよい。
ように各種制御信号及びデータ伝送用の複数の信号線対
が含まれるが、本発明（第１図回路）はその中のアテン
ション信号伝送線対に適用すればよく、他のデータ伝送
用信号線対は従来形式のＥＣＬ伝送系とすればよい。
第１図は本発明の実施例を示す回路図、第２図（ａ）
（ｂ）は従来例を示す回路図である。 図面で、１０はＥＣＬドライバ、ｌｌ＋、β２は信号線
対、ＡＴＴ−ＯＵＴは端末が発生するアテンション割込
み信号、ＡＴＴ−ＩＮはホストへ入力されるアテンシコ
ン割込み信号、１４．１６はレシーバ、ＡＴＴａ、ＡＴ
Ｔｂはレシーバの出力、２２は論理ゲートである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
（ｂ）は従来例を示す回路図である。 図面で、１０はＥＣＬドライバ、ｌｌ＋、β２は信号線
対、ＡＴＴ−ＯＵＴは端末が発生するアテンション割込
み信号、ＡＴＴ−ＩＮはホストへ入力されるアテンシコ
ン割込み信号、１４．１６はレシーバ、ＡＴＴａ、ＡＴ
Ｔｂはレシーバの出力、２２は論理ゲートである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 アテンション割込み信号を含む各種制御信号及びデータ
を、ＥＣＬドライバで駆動される信号線対を含むケーブ
ルで伝送するデータ転送方式において、 受信側に、アテンション割込み信号を伝送する一対の信
号線の各々のＨ，Ｌレヘルを検出するレシーバと、これ
らのレシーバの出力を受けてアテンション割込み出力を
生じる論理ゲートを設しナたことを特徴とするＥＣＬド
ライバによるデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16456683A JPS6057748A (ja) | 1983-09-07 | 1983-09-07 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16456683A JPS6057748A (ja) | 1983-09-07 | 1983-09-07 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057748A true JPS6057748A (ja) | 1985-04-03 |
Family
ID=15795595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16456683A Pending JPS6057748A (ja) | 1983-09-07 | 1983-09-07 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057748A (ja) |
-
1983
- 1983-09-07 JP JP16456683A patent/JPS6057748A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292573B1 (ko) | 고속차동라인구동기 | |
| JP3943574B2 (ja) | ２進データ送信モードおよび３進制御送信モードを有するバス・トランシーバ | |
| WO1994022092A2 (en) | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode | |
| JPH0535668A (ja) | 信号処理装置 | |
| US6339622B1 (en) | Data transmission device | |
| US5436887A (en) | Digital full-duplex transceiver | |
| JPH04218855A (ja) | スプリット・レベル・バス | |
| US10686441B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
| US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
| US3673326A (en) | Communication system | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| JPS6057748A (ja) | デ−タ転送方式 | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| JP3201666B2 (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JPH0749734A (ja) | Ｍｉｄｉ−ｒｓ２３２間インタフェース | |
| JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
| GB2074426A (en) | Logic circuitry for intercommunication between distant bus systems | |
| KR20090036243A (ko) | 고속 신호 전송과 저전력 소비를 구현하는 수신기 | |
| KR940006657Y1 (ko) | 정보 송.수신 방법의 선택회로 | |
| JP2712263B2 (ja) | インターフエース方式 | |
| JPH05314036A (ja) | 通信用インタフェイス装置 | |
| JPH02266609A (ja) | セット・リセット式フリップフロップ回路 | |
| JP2590410B2 (ja) | カウントデータ出力回路 | |
| JPS6189741A (ja) | 双方向デ−タ伝送回路 | |
| JPS62131646A (ja) | デ−タ通信システム |