JP2503600Y2 - ユニットの自動切替機構 - Google Patents
ユニットの自動切替機構Info
- Publication number
- JP2503600Y2 JP2503600Y2 JP11038890U JP11038890U JP2503600Y2 JP 2503600 Y2 JP2503600 Y2 JP 2503600Y2 JP 11038890 U JP11038890 U JP 11038890U JP 11038890 U JP11038890 U JP 11038890U JP 2503600 Y2 JP2503600 Y2 JP 2503600Y2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- terminal
- state
- hardware
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Hardware Redundancy (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は装置内で冗長構成をとる挿抜可能なユニット
の自動切替機構に関する。
の自動切替機構に関する。
従来、この種の冗長構成をとるユニットでは、各ユニ
ットへの入力信号はすべてのユニットに同じものを与
え、個々のユニットの出力を３ステート回路で制御して
現用ユニットからのみ出力信号を得ている。そして、現
用ユニットと予備ユニットの切替方法には、ソフトウェ
アによるプロビジョニングで各ユニットの出力３ステー
ト回路を制御する第１の方法と、ハードウェアによる第
２の方法とが採られている。第２の方法は第１の方法と
共存するもので、現用ユニット引抜時にソフトウェアの
手順を踏まずに速やかにユニットの切替を行うことがで
きる。
ットへの入力信号はすべてのユニットに同じものを与
え、個々のユニットの出力を３ステート回路で制御して
現用ユニットからのみ出力信号を得ている。そして、現
用ユニットと予備ユニットの切替方法には、ソフトウェ
アによるプロビジョニングで各ユニットの出力３ステー
ト回路を制御する第１の方法と、ハードウェアによる第
２の方法とが採られている。第２の方法は第１の方法と
共存するもので、現用ユニット引抜時にソフトウェアの
手順を踏まずに速やかにユニットの切替を行うことがで
きる。
第２図は従来のユニットの自動切替機構の一例を示す
ブロック図である。
ブロック図である。
冗長構成をとるユニットA11とB12が装置架３に実装さ
れている。入力信号S0は両ユニットA11,B12に同等に供
給される。ソフトウェア（以下S/W）制御信号C1，C2に
よりどちらのユニットを現用または予備にするかが決定
され、例えばユニットA11が現用ユニットと決定される
と、ユニットA11から出力信号S1が出力される。この状
態から現用ユニットA11を引抜いた時、装置架３内の配
線を通じて現用ユニットA11側で地気が与えられていた
予備ユニットB12のハードウェア（以下H/W）制御端子４
の信号は開放状態となり、予備ユニットB12の出力３ス
テート回路５が強制的に稼動状態にされ、ユニットB12
は予備から現用に切り替えられる。
れている。入力信号S0は両ユニットA11,B12に同等に供
給される。ソフトウェア（以下S/W）制御信号C1，C2に
よりどちらのユニットを現用または予備にするかが決定
され、例えばユニットA11が現用ユニットと決定される
と、ユニットA11から出力信号S1が出力される。この状
態から現用ユニットA11を引抜いた時、装置架３内の配
線を通じて現用ユニットA11側で地気が与えられていた
予備ユニットB12のハードウェア（以下H/W）制御端子４
の信号は開放状態となり、予備ユニットB12の出力３ス
テート回路５が強制的に稼動状態にされ、ユニットB12
は予備から現用に切り替えられる。
この従来のユニットの自動切替機構では、予備側のユ
ニットの活線挿抜を行った時に、瞬間的に現用，予備双
方のユニットが稼動状態となるので、出力信号に擾乱が
生じるという問題点があった。
ニットの活線挿抜を行った時に、瞬間的に現用，予備双
方のユニットが稼動状態となるので、出力信号に擾乱が
生じるという問題点があった。
即ちハードウェアによる第２の方法で切替えを実現す
るために設けたH/W制御端子の挿抜が、ユニット電源
（＋Ｖ），地気（GND）端子の装置架への挿抜と同時で
はなく、相前後して行われると、ユニットに＋V,GNDが
印加された状態でかつH/W制御端子が未接続である間、
予備側ユニットが稼動状態となり、現用，予備双方のユ
ニットの出力が衝突して出力信号の擾乱が生じる。
るために設けたH/W制御端子の挿抜が、ユニット電源
（＋Ｖ），地気（GND）端子の装置架への挿抜と同時で
はなく、相前後して行われると、ユニットに＋V,GNDが
印加された状態でかつH/W制御端子が未接続である間、
予備側ユニットが稼動状態となり、現用，予備双方のユ
ニットの出力が衝突して出力信号の擾乱が生じる。
本考案のユニットの自動切替機構は、装置架に挿抜可
能な冗長構成をとる各ユニットは相手側ユニットの未実
装状態を検出したときに自ユニットを強制的に現用状態
にするハードウェア制御端子と、前記自ユニットの前記
装置架との嵌合状態が不完全であることを検出したとき
に前記自ユニットを強制的に予備状態にするハードウェ
ア切替禁止端子と、前記ハードウェア切替禁止端子から
の信号による制御を前記ハードウェア制御端子からの信
号による制御より優先して前記自ユニットの現用，予備
状態を決定する出力３ステート回路とを備えることを特
徴とする。また、前記ハードウェア制御端子と地気との
間に接続したコンデンサを有している。
能な冗長構成をとる各ユニットは相手側ユニットの未実
装状態を検出したときに自ユニットを強制的に現用状態
にするハードウェア制御端子と、前記自ユニットの前記
装置架との嵌合状態が不完全であることを検出したとき
に前記自ユニットを強制的に予備状態にするハードウェ
ア切替禁止端子と、前記ハードウェア切替禁止端子から
の信号による制御を前記ハードウェア制御端子からの信
号による制御より優先して前記自ユニットの現用，予備
状態を決定する出力３ステート回路とを備えることを特
徴とする。また、前記ハードウェア制御端子と地気との
間に接続したコンデンサを有している。
次に、本考案について第１図を参照して説明する。
第１図は本考案のユニットの自動切替機構の一実施例
を示すブロック図である。
を示すブロック図である。
第１図において従来例と同じ構成要件には第２図と同
じ符号を付してある。すなわち、本実施例は装置架３に
二重化構成をとるユニットA1とユニットB2とが実装され
ており、入力信号S0は両ユニットA1,B2に同等に供給さ
れる。S/W制御信号C1，C2によりどちらのユニットを現
用または予備にするかが決定される。例えばユニットA1
が現用ユニットと決定されると、ユニットA1から出力信
号S1が出力される。
じ符号を付してある。すなわち、本実施例は装置架３に
二重化構成をとるユニットA1とユニットB2とが実装され
ており、入力信号S0は両ユニットA1,B2に同等に供給さ
れる。S/W制御信号C1，C2によりどちらのユニットを現
用または予備にするかが決定される。例えばユニットA1
が現用ユニットと決定されると、ユニットA1から出力信
号S1が出力される。
各ユニットA1,B2はH/W制御端子４とH/W切替禁止端子
６を有し、H/W制御端子４は装置架３内の配線を通じて
現用，予備双方のユニットの嵌合が完全であるとき接地
される。
６を有し、H/W制御端子４は装置架３内の配線を通じて
現用，予備双方のユニットの嵌合が完全であるとき接地
される。
各ユニットA1,B2内ではH/W制御端子４はインバータIN
Vの入力と接続されると共に抵抗RAを介して電源＋Ｖと
接続され、またコンデンサＣを介して接地されている。
H/W切替禁止端子６は抵抗RBを介して電源＋Ｖに接続さ
れている。インバータINVの出力とH/W切替端子６はオア
ゲートORで論理和がとられ、さらにオアゲートORの出力
とS/W制御信号C1，C2はアンドゲートANDで論理積がとら
れ、アンドゲートANDの出力で出力３ステート回路５の
出力制御を行う。
Vの入力と接続されると共に抵抗RAを介して電源＋Ｖと
接続され、またコンデンサＣを介して接地されている。
H/W切替禁止端子６は抵抗RBを介して電源＋Ｖに接続さ
れている。インバータINVの出力とH/W切替端子６はオア
ゲートORで論理和がとられ、さらにオアゲートORの出力
とS/W制御信号C1，C2はアンドゲートANDで論理積がとら
れ、アンドゲートANDの出力で出力３ステート回路５の
出力制御を行う。
続いて本実施例の動作について説明する。
今、ユニットB2が予備ユニットであるとし、ユニット
２の装置架３への嵌合が不完全である（白抜き四角で表
示）とすると、ユニットB2のH/W制御端子４はこのユニ
ットB2を強制的に現用状態に切り替えようとする。しか
しH/W切替禁止端子６の端子位置をH/W制御端子４と同じ
条件（嵌合不完全の状態）にすることで、H/W制御端子
４が未接続の時にはH/W切替禁止端子６も未接続とな
り、しかもH/W切替禁止端子６からの信号が優先される
ようになる。従ってユニットB2が誤稼動することはな
い。つまり予備ユニットの誤った稼動状態の発生が防止
される。
２の装置架３への嵌合が不完全である（白抜き四角で表
示）とすると、ユニットB2のH/W制御端子４はこのユニ
ットB2を強制的に現用状態に切り替えようとする。しか
しH/W切替禁止端子６の端子位置をH/W制御端子４と同じ
条件（嵌合不完全の状態）にすることで、H/W制御端子
４が未接続の時にはH/W切替禁止端子６も未接続とな
り、しかもH/W切替禁止端子６からの信号が優先される
ようになる。従ってユニットB2が誤稼動することはな
い。つまり予備ユニットの誤った稼動状態の発生が防止
される。
次に、例えばユニットA1の活線抜去の際に、嵌合状態
にある（黒四角で表示）H/W制御端子４とH/W切替禁止端
子６の嵌合解除の順序が時間的に競合するときは、H/W
制御端子４に付加したコンデンサＣの放電によってH/W
制御端子４が開放状態になるのがH/W切替禁止端子６の
地気の解放時点より必ず遅くなるので、H/W切替禁止端
子６の効果はなお有効である。
にある（黒四角で表示）H/W制御端子４とH/W切替禁止端
子６の嵌合解除の順序が時間的に競合するときは、H/W
制御端子４に付加したコンデンサＣの放電によってH/W
制御端子４が開放状態になるのがH/W切替禁止端子６の
地気の解放時点より必ず遅くなるので、H/W切替禁止端
子６の効果はなお有効である。
以上説明したように本考案は、相手ユニットの実装状
態を検出すると同時に自ユニットの嵌合状態も検出し、
その両方の状態によってユニットの自動切替えを行うよ
うにしたので、自ユニットの嵌合の不完全さによる誤っ
た切替えを防止できる。従って、予備ユニット挿抜によ
る出力信号の擾乱を防ぐという効果を有する。
態を検出すると同時に自ユニットの嵌合状態も検出し、
その両方の状態によってユニットの自動切替えを行うよ
うにしたので、自ユニットの嵌合の不完全さによる誤っ
た切替えを防止できる。従って、予備ユニット挿抜によ
る出力信号の擾乱を防ぐという効果を有する。
第１図は本考案のユニットの自動切替機構の一実施例を
示すブロック図、第２図は従来のユニットの自動切替機
構の一例を示すブロック図である。 1,11…ユニットＡ、2,12…ユニットＢ、３…装置架、４
…H/W制御端子、５…出力３ステート回路、６…H/W切替
禁止端子、Ｃ…コンデンサ。
示すブロック図、第２図は従来のユニットの自動切替機
構の一例を示すブロック図である。 1,11…ユニットＡ、2,12…ユニットＢ、３…装置架、４
…H/W制御端子、５…出力３ステート回路、６…H/W切替
禁止端子、Ｃ…コンデンサ。
Claims (2)
- 【請求項１】装置架に挿抜可能な冗長構成をとる各ユニ
ットは相手側ユニットの未実装状態を検出したときに自
ユニットを強制的に現用状態にするハードウェア制御端
子と、前記自ユニットの前記装置架との嵌合状態が不完
全であることを検出したときに前記自ユニットを強制的
に予備状態にするハードウェア切替禁止端子と、前記ハ
ードウェア切替禁止端子からの信号による制御を前記ハ
ードウェア制御端子からの信号による制御より優先して
前記自ユニットの現用，予備状態を決定する出力３ステ
ート回路とを備えることを特徴とするユニットの自動切
替機構。 - 【請求項２】前記ハードウェア制御端子と地気との間に
接続したコンデンサを有することを特徴とする請求項１
記載のユニットの自動切替機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038890U JP2503600Y2 (ja) | 1990-10-22 | 1990-10-22 | ユニットの自動切替機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038890U JP2503600Y2 (ja) | 1990-10-22 | 1990-10-22 | ユニットの自動切替機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0467395U JPH0467395U (ja) | 1992-06-15 |
| JP2503600Y2 true JP2503600Y2 (ja) | 1996-07-03 |
Family
ID=31857718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11038890U Expired - Lifetime JP2503600Y2 (ja) | 1990-10-22 | 1990-10-22 | ユニットの自動切替機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503600Y2 (ja) |
-
1990
- 1990-10-22 JP JP11038890U patent/JP2503600Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467395U (ja) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503600Y2 (ja) | ユニットの自動切替機構 | |
| JPS63174519A (ja) | 出力回路の異常検出報知回路 | |
| EP1333360B1 (en) | Electrical apparatus and operation of peripheral devices therewith | |
| US4943961A (en) | Memory retention system for volatile memory devices | |
| JP2000244369A (ja) | 伝送装置 | |
| US5866958A (en) | Power control device for redundant reset outputs in an ATM system and method of power control thereof | |
| JP2570764B2 (ja) | コールドスタンバイをとる装置の冗長切替方式 | |
| JP2538697B2 (ja) | 情報処理装置 | |
| JPH0430617B2 (ja) | ||
| JPS6229822B2 (ja) | ||
| JPH0426914Y2 (ja) | ||
| JPH0879970A (ja) | 電源装置 | |
| JP3045748B2 (ja) | 電源切り換え方法 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPH05227056A (ja) | 冗長構成回路のアラーム検出方式 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPH02141848A (ja) | 記憶消去回路 | |
| JPH0594341A (ja) | メモリダンプ制御方式 | |
| JP2552755B2 (ja) | 検出スイッチ回路 | |
| JPS5910820Y2 (ja) | タイマ−信号入出力回路 | |
| JPH0783539B2 (ja) | 電源制御方式 | |
| JP2592676B2 (ja) | 系切り替え方式 | |
| JPH0457116A (ja) | パッケージ挿抜方式 | |
| JPS62252244A (ja) | 回線切替え装置の回路分割方式 |