JP2552755B2

JP2552755B2 - 検出スイッチ回路

Info

Publication number: JP2552755B2
Application number: JP2169625A
Authority: JP
Inventors: 誠川口; 孝至里井; 邦夫大井
Original assignee: Idec Izumi Corp
Current assignee: Idec Izumi Corp
Priority date: 1990-06-27
Filing date: 1990-06-27
Publication date: 1996-11-13
Anticipated expiration: 2011-11-13
Also published as: JPH0457512A

Description

【発明の詳細な説明】（ａ）産業上の利用分野この発明は、光電スイッチなどの検出手段の検出結果
に応じて出力信号を出力する検出スイッチ回路に関す
る。

（ｂ）従来の技術一般に、従来の検出スイッチ回路は第５図に示すよう
に、検出手段２と検出スイッチ回路をなすIC3とにより
構成されている。このIC3は内部に増幅回路４、積分回
路５、出力回路６、電源リセット回路７および定電圧回
路８を備えている。ここで、増幅回路４および積分回路
５は検出回路を構成しており、積分回路５は必ずしも必
要でない場合もある。検出スイッチ１は通常は直流電源
をIC3のVCC端子９に接続し定電圧出力端子18と外部電源
入力端子17とを短絡している。外部の直流電源を使用す
る場合には、上記の短絡を外してこの外部電源入力端子
17に直流電源の出力端子を接続する。

また、IC3の積分回路５の出力端子13は出力回路６の
入力端子12に接続されており、積分回路５から出力され
た判定信号に応じた出力信号が出力回路６から出力され
る。この出力回路６の出力信号を端子11から取り出して
検出スイッチ１の出力としている。これはIC3の積分回
路５のみでは出力電流容量が不足するためであり、大電
流を駆動でき且つ短絡保護機能などを持った出力回路６
に積分回路５から出力された判定信号を入力し、その出
力信号を利用している。

また、検出スイッチの応答速度の高速化に伴い、検出
スイッチの検出信号を利用するプログラマブルコントロ
ーラがこのスピードに追いつけず、検出スイッチの出力
信号の信号幅をオフディレイなどの機能を用いて引き延
ばす必要が生じており、この場合には積分回路５の出力
端子13と出力回路６の入力端子12との間にタイマ回路を
外付けすることによりタイマ機能を実現している。この
タイマ回路の具体例を第６図に示す。第６図に示すタイ
マ回路のIN側を第５図の検出スイッチ１の出力端子13に
接続し、タイマ回路のOUT側を同じく入力端子12にそれ
ぞれ接続することにより、検出スイッチ１にオフディレ
イ機能を与えている。この場合、タイマ回路の抵抗R1、
コンデンサC1およびコンパレータ22によって時限設定を
行い、抵抗R3〜R5によってコンパレータ22にヒステリシ
スを付加し、検出スイッチのチャタリングを防止してい
る。

さらに、検出スイッチ１を交流２線式の回路中で、負
荷が動作しない程度の低い漏れ電流で動作させるように
して用いる場合には、リレー等の負荷のオフ時にもかか
わらず動作してしまうような電流が流れることによって
その負荷装置が完全にオフしなくなることを防止するた
め、低消費電力化が要求される。このため、上述のよう
に交流２線式の回路中で検出スイッチを使用する場合に
は、IC3が有する出力回路６、電源リセット回路７およ
び定電圧回路８は用いず、交流電源から定電圧を作り出
す定電圧源（外部直流電源）を別途作成し、この定電圧
源の出力を外部電源入力端子17に接続している。また、
検出スイッチ１の出力としては積分回路５の出力を端子
13から取り出してそのまま利用している。一般に、IC内
部の定電圧回路からの直流電源で用いた場合に比べて、
この様な外部直流電源を用いた検出スイッチ１の出力を
利用する制御機器類の起動時間は、長くかかる場合が多
い。そのため、交流２線式等のように検出スイッチ１を
用いる場合には、IC3に備えられた電源リセット回路７
の電源リセット時間（通常、数ms程度である。）では足
りないので使用することができず、別途タイマ回路を外
付けして、より長い電源リセット時間（100〜数100ms程
度である。）を実現するようにしている。

（ｃ）発明が解決しようとする課題上述のように、従来の検出スイッチでは出力信号のオ
フディレイ機能を得るために、時限要素と比較回路を組
み合わせた回路またはタイマICを外付けしなければなら
ず、外付けされる部品点数の増加に伴って組立作業が煩
雑になるとともに、コストの上昇を招く問題があった。
また、検出スイッチを交流２線式等で用いる場合には、
直流電源で用いる場合に比べて長い電源リセット時間が
必要になり、このために別途タイマ回路を構成しなけれ
ばならず、同様に組立作業の煩雑化およびコストの上昇
を招く問題があった。この発明の目的は、検出スイッチ
回路を構成するIC内に比較回路を備えることにより、検
出スイッチにオフディレイ機能を付与する場合、および
より長い電源リセット時間を与える場合に、この比較回
路を用いることにより、ICに外付けされる部品点数を削
減し、組立作業の簡略化およびコストの削減を実現でき
る検出スイッチ回路を提供することにある。

（ｄ）課題を解決するための手段請求項（１）に記載した発明の検出スイッチは、検出
手段の検出信号が入力し、判定信号を判定信号出力端子
に出力するとともに定電圧入力端子から電源供給を受け
る検出回路と、判定信号入力端子から入力する判定信号を所定レベル
に増幅する等の信号処理を行って出力信号端子に出力す
る出力回路と、直流電源入力端子に接続され、定電圧出力端子と前記
出力回路に電源電圧を供給する定電圧回路と、該定電圧回路の出力の立ち上がり時から一定時間だけ
前記出力回路の動作をオフする電源リセット回路と、を
備え、前記判定信号出力端子と判定信号入力端子との間、お
よび、前記定電圧出力端子と定電圧入力端子との間が接
離自在になっている検出スイッチ回路において、前記出力回路の前段に配置され、前記判定信号入力端
子に入力する信号と基準電圧とを比較する比較回路と、前記比較回路の出力と前記定電圧出力端子の電圧レベ
ルとを論理和し、その出力を前記検出回路の出力の論理
積条件とするオア回路と、を設けたことを特徴とする。

また、請求項（２）に記載した発明に係る検出スイッ
チ回路は、前記判定信号出力端子を外付けした第１のCR
回路を介して前記判定信号入力端子に接続したことを特
徴とする。

さらに、請求項（３）に記載した発明に係る検出スイ
ッチ回路は、前記定電圧回路でない外部の直流電源を外
付けした第２のCR回路を介して前記判定信号入力端子に
接続したことを特徴とする。

（ｅ）作用この発明においては、定電圧回路を利用した直流電源
時に、判定信号出力端子と判定信号入力端子とを接続す
るとともに、定電圧出力端子と定電圧入力端子とを接続
すると、検出回路から出力された判定信号が比較回路に
おいて基準電圧と比較されるとともに、定電圧回路の電
源電圧が検出回路、出力回路、比較回路および電源リセ
ット回路に供給される。また、オア回路に入力される定
電圧出力端子の電圧レベルは常時定電圧回路の電源電圧
となり、オア回路からは検出回路に対して動作信号が常
時出力され、検出回路からは検出信号に基づく判定信号
が常時出力される。検出回路から出力された判定信号
は、比較回路において基準電圧と比較される。この判定
信号と基準信号との比較結果が出力回路に入力される。
出力回路には、定電圧回路から直流電源が供給されてお
り、定電圧回路の電源電圧が所定電圧を超えた時に電源
リセット回路から出力される動作信号によって動作す
る。したがって、定電圧回路を利用した直流電源時に、
定電圧出力端子と定電圧入力端子との間を接続し、オア
回路に定電圧回路の電圧レベルを入力することにより、
CR回路を構成する少量の部品を外付けするのみでオフデ
ィレイ機能を実現することができる。

また、交流電源を使用する場合のように、前記定電圧
回路でない外部の直流電源を利用した時には、判定信号
出力端子と判定信号入力端子との間を切断するととも
に、定電圧出力端子と定電圧入力端子との間を切断し、
定電圧入力端子および判定信号入力端子に外部の直流電
源を接続する。さらに、定電圧出力端子を接地すると、
オア回路に入力される定電圧出力端子の電圧レベルは接
地電圧となる。このため、外部の直流電源が比較回路に
おいて基準電圧と比較され、この比較回路の出力信号が
オア回路を介して動作信号として検出回路に入力され
る。したがって、比較回路の判定信号入力端子を外部の
直流電源に接続するとともに、定電圧出力端子を接地す
ることにより、比較回路の出力信号を検出回路の出力の
論理積条件として出力することができ、電源リセット時
間の設定に比較回路を転用することができ、小量の部品
を外付けするのみで電源リセット機能を得ることができ
る。

（ｆ）実施例第１図は、この発明の実施例である検出スイッチ回路
のブロック図である。

検出スイッチ31は検出手段32と検出スイッチ回路をな
すIC33とにより構成されている。IC33は、内部に増幅回
路34、積分回路35、出力ブロック36、電源リセット回路
37および定電圧回路38を備えている。増幅回路34および
積分回路35は検出回路を構成しており、また出力ブロッ
ク36は前段の比較回路49と後段の出力回路50とによって
構成されている。さらに、定電圧回路38の出力と、比較
回路49の出力とを入力とするオア回路51が設けられてお
り、このオア回路51の出力は積分回路35に入力される。
積分回路35では、増幅回路34から入力された検出信号の
積分結果とオア回路51の出力との論理積を判定信号とし
て出力する。

検出スイッチ31をIC内蔵の定電圧回路を利用した直流
電源で使用する場合には、IC33のVCC端子39に電源を接
続し、定電圧出力端子48と定電圧入力端子47とを短絡す
る。また、積分回路35の出力端子43を出力ブロック36の
入力端子42に接続し、検出スイッチ31の出力としては出
力ブロック36の出力端子41から取り出して利用する。こ
れは、第５図に示した従来例と同様の理由によるもので
あり、検出スイッチ31の出力に充分な電流容量を与える
ようにしている。ここで積分回路35はオア回路51の出力
が“Hi"の時には検出状態に応じて判定信号を端子43に
出力するが、オア回路51の出力が“Lo"の時には常に端
子43の非検出の信号を出力するように構成されている。
即ち、オア回路51の出力は積分回路35の出力の論理積条
件として用いられるようにされている。VCCに直流電源
が接続されている状態では定電圧回路38からオア回路51
の入力52は常に“Hi"であるため、他方の入力53に関わ
らず、オア回路51の出力は常に“Hi"であり、積分回路3
5は検出状態に応じた判定信号を判定信号出力端子43に
出力している。

第２図は、上記検出スイッチ回路の出力ブロックの構
成を示す図である。

出力ブロック36の前段に設けられた比較回路49は、抵
抗R7〜R9、コンパレータ55およびインバータ56によって
構成されている。コンパレータ55は判定信号入力端子42
に入力される判定信号を抵抗R7〜R9によって設定される
しきい値と比較する。このしきい値はコンパレータ55の
出力が“Hi"の時と“Lo"の時とで異なり、コンパレータ
55の出力にヒステリシスを付加して検出スイッチ31の出
力のチャタリングを防止している。また検出スイッチ31
にオフディレイ機能を与える場合には、判定信号入力端
子43と判定信号入力端子42との間にタイマ回路61を接続
する。このタイマ回路61は、請求項２に記載した発明の
第１のCR回路であり、第３図に示すCR回路によって構成
することができる。このタイマ回路61のIN側57を判定信
号出力端子43に接続し、OUT側58を判定信号入力端子42
に接続する。このタイマ回路61を接続することにより、
検出スイッチ31は、抵抗R11、コンデンサC2およびコン
パレータ55によって時限設定されたオフディレイ機能を
持つことになる。

第４図は、上記検出スイッチ回路を交流２線式電源で
用いる場合の接続状態を示す図である。

検出スイッチ31を低消費電力化が要求される交流２線
式等の検出スイッチとして用いる場合には、IC33の出力
回路50、電源リセット回路37および定電圧回路38は使用
せず、交流電源から定電圧を作成する定電圧源を別途設
け、この定電圧源の出力をIC33の定電圧入力端子47に接
続する。また、検出スイッチ31の出力としては、積分回
路35の出力を判定信号出力端子43から取り出してそのま
ま使用する。検出スイッチ31を第４図に示すように交流
２線式電源に接続すると、電源投入時に比較回路49の判
定信号入力端子42の電位は指数曲線状に遅延しながら定
電圧入力端子47の電位まで上昇していく。そして、判定
信号入力端子42の電位が比較回路49のしきい値に達する
と、比較回路49の出力、すなわちオア回路51の入力53が
“Hi"になる（第１図および第２図参照）。一方、オア
回路51の入力52はIC内部の定電圧回路でない外部の直流
電源を使用する場合には常に、“Lo"であり、入力53が
“Hi"になった時にオア回路51の出力54が“Hi"になる。
従って電源投入後、抵抗R13、コンデンサC3および比較
回路49のしきい値により設定される時間後に検出スイッ
チ31の出力が現れることになる。このことから、抵抗R1
3およびコンデンサ３を適当に選ぶことにより、任意の
リセット時間を設定して電源リセット機能を与えること
ができる。この抵抗R13およびコンデンサC3が請求項３
に記載した発明の第２のCR回路である。

（ｇ）発明の効果この発明によれば、定電圧回路を直流電源として使用
する場合に、定電圧出力端子と定電圧入力端子との間を
接続し、オア回路に定電圧回路の電圧レベルを入力する
ことにより、CR回路を構成する少量の部品を外付けする
のみでオフディレイ機能を実現することができ、部品点
数の削減によって組立作業の簡略化およびコストダウン
を図ることができる。また、定電圧回路でない外部の直
流電源を使用する場合、比較回路の判定信号入力端子を
外部の直流電源に接続するとともに、定電圧出力端子を
接地することにより、比較回路の出力信号を検出回路の
出力の論理積条件として出力することができ、電源リセ
ット時間の設定に比較回路を転用することができ、少量
の部品を外付けするのみで電源リセット機能を得ること
ができる。

また、定電圧回路を直流電源として使用する場合に、
検出回路の判定信号出力端子と比較回路の判定信号入力
端子との間に接続される第１のCR回路の抵抗値およびコ
ンデンサ容量を適当に設定することにより正確な時限設
定を行うことができる。

さらに、定電圧回路でない外部の直流電源を使用する
場合、外付けされる第２のCR回路の抵抗値およびコンデ
ンサ容量を適当に設定することにより、任意のリセット
時間を設定することができる。

【図面の簡単な説明】

第１図はこの発明の実施例である検出スイッチ回路の構
成を示すブロック図、第２図は同検出スイッチ回路の出
力ブロックの構成を示す図、第３図は同検出スイッチ回
路に外付けされるCR回路を示す図、第４図は同検出スイ
ッチ回路を交流２線式電源で使用する場合の接続状態を
示す図である。また、第５図は従来の電源スイッチ回路
の構成を示すブロック図、第６図は同従来の電源スイッ
チ回路にオフディレイ機能を与える際に外付けされるタ
イマ回路の回路図である。 31……検出スイッチ、32……検出手段、 33……IC、34……増幅回路、 35……積分回路、 37……電源リセット回路、 38……定電圧回路、49……比較回路、 50……出力回路、51……オア回路、 61……タイマ回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭62−210723（ＪＰ，Ａ) 特開昭60−46119（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】検出手段32の検出信号が入力し、判定信号
を判定信号出力端子43に出力するとともに定電圧入力端
子47から電源供給を受ける検出回路34,35と、判定信号入力端子42から入力する判定信号を所定レベル
に増幅する等の信号処理を行って出力信号端子41に出力
する出力回路50と、直流電源入力端子39に接続され、定電圧出力端子48と前
記出力回路50に電源電圧を供給する定電圧回路38と、該定電圧回路38の出力の立ち上がり時から一定時間だけ
前記出力回路50の動作をオフする電源リセット回路37
と、を備え、前記判定信号出力端子43と判定信号入力端子42との間、
および、前記定電圧出力端子48と定電圧入力端子47との
間が接離自在になっている検出スイッチ回路において、前記出力回路50の前段に配置され、前記判定信号入力端
子42に入力する信号と基準電圧とを比較する比較回路49
と、前記比較回路49の出力と前記定電圧出力端子48の電圧レ
ベルとを論理和し、その出力を前記検出回路34,35の出
力の論理積条件とするオア回路51と、を設けたことを特徴とする検出スイッチ回路。
【請求項２】前記判定信号出力端子43を外付けした第１
のCR回路を介して前記判定信号入力端子42に接続した請
求項（１）に記載の検出スイッチ回路。
【請求項３】前記定電圧回路38でない外部の直流電源を
外付けした第２のCR回路を介して前記判定信号入力端子
42に接続した請求項（１）に記載の検出スイッチ回路。