JPH0457512A - 検出スイッチ回路 - Google Patents
検出スイッチ回路Info
- Publication number
- JPH0457512A JPH0457512A JP16962590A JP16962590A JPH0457512A JP H0457512 A JPH0457512 A JP H0457512A JP 16962590 A JP16962590 A JP 16962590A JP 16962590 A JP16962590 A JP 16962590A JP H0457512 A JPH0457512 A JP H0457512A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- detection
- signal
- detection switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 95
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 244000145845 chattering Species 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)産業上の利用分野
この発明は、光電スイッチなどの検出手段の検出結果に
応じて出力信号を出力する検出スイッチ回路に関する。
応じて出力信号を出力する検出スイッチ回路に関する。
(ロ)従来の技術
−gに、従来の検出スイッチ回路は第5図に示すように
、検出手段2と検出スイッチ回路をなすIC3とにより
構成されている。このIC3は内部に増幅回路4、積分
回路5、出力回路6、taIリセット回路7および定電
圧回路8を備えている。ここで、増幅回路4および積分
回路5は検出回路を構成しており、積分回路5は必ずし
も必要でナイtJ% 合もある。検出スイッチ1は通常
は直流電源をIC3の■CC端子9に接続し、定電圧出
力端子18と外部電源入力端子17とを短絡している。
、検出手段2と検出スイッチ回路をなすIC3とにより
構成されている。このIC3は内部に増幅回路4、積分
回路5、出力回路6、taIリセット回路7および定電
圧回路8を備えている。ここで、増幅回路4および積分
回路5は検出回路を構成しており、積分回路5は必ずし
も必要でナイtJ% 合もある。検出スイッチ1は通常
は直流電源をIC3の■CC端子9に接続し、定電圧出
力端子18と外部電源入力端子17とを短絡している。
また、IC3の積分回路5の出力端子13は出力回路6
の入力端子12に接続されており、積分回路5から出力
された判定信号に応じた出力信号が出力回路6から出力
される。この出力回路6の出力信号を端子11から取り
出して検出スイ・ンチ1の出力としている。これはIC
3の積分回路5のみでは出力電流容量が不足するためで
あり、大電流を駆動でき且つ短絡保護機能などを持った
出力回路6に積分回路5から出力された判定信号を入力
し、その出力信号を利用している。
の入力端子12に接続されており、積分回路5から出力
された判定信号に応じた出力信号が出力回路6から出力
される。この出力回路6の出力信号を端子11から取り
出して検出スイ・ンチ1の出力としている。これはIC
3の積分回路5のみでは出力電流容量が不足するためで
あり、大電流を駆動でき且つ短絡保護機能などを持った
出力回路6に積分回路5から出力された判定信号を入力
し、その出力信号を利用している。
また、検出スイッチの応答速度の高速化に伴い、検出ス
イッチの検出信号を机用するプログラマブルコントロー
ラがこのスピードに追いつけず、検出スイッチの出力信
号の信号幅をオフデイレイなどの機能を用いて引き延ば
す必要が生じており、この場合には積分回路5の出力端
子13と出力回路60入力端子12との間にタイマ回路
を外付けすることによりタイマ機能を実現している。こ
のタイマ回路の具体例を第6図に示す。第6図に示すタ
イマ回路のIN側を第1図の検出スイッチ1の出力端子
13に接続し、タイマ回路のOUT側を同じ(入力端子
12にそれぞれ接続することにより、検出スイッチ1に
オフデイレイ機能を与えている。この場合、タイマ回路
の抵抗R1、コンデンサC1およびコンパレータ22に
よって時限設定を行い、抵抗R3〜R5によってコンパ
レータ22にヒステリシスを付加し、検出スイッチのチ
ャタリングを防止している。
イッチの検出信号を机用するプログラマブルコントロー
ラがこのスピードに追いつけず、検出スイッチの出力信
号の信号幅をオフデイレイなどの機能を用いて引き延ば
す必要が生じており、この場合には積分回路5の出力端
子13と出力回路60入力端子12との間にタイマ回路
を外付けすることによりタイマ機能を実現している。こ
のタイマ回路の具体例を第6図に示す。第6図に示すタ
イマ回路のIN側を第1図の検出スイッチ1の出力端子
13に接続し、タイマ回路のOUT側を同じ(入力端子
12にそれぞれ接続することにより、検出スイッチ1に
オフデイレイ機能を与えている。この場合、タイマ回路
の抵抗R1、コンデンサC1およびコンパレータ22に
よって時限設定を行い、抵抗R3〜R5によってコンパ
レータ22にヒステリシスを付加し、検出スイッチのチ
ャタリングを防止している。
さらに、検出スイッチ1を交流2線式の回路中で用いる
場合には、リレー等の負荷のオフ時に大電流が流れるこ
とによってその付加装置が完全にオフしなくなることを
防止するため、低消費電力化が要求される。このため、
交流2線式の回路中で検出スイッチを使用する場合には
IC3が有する出力回路6、電源リセット回路7および
定電圧回路8は用いず、交流電源から定電圧を作り出す
定電圧源を別途作成し、この定電圧源の出力を外部電源
入力端子17に接続している。また、検出スイッチlの
出力としては積分回路5の出力を端子13から取り出し
てそのまま利用している。この場合において、低消費電
力化のため検出スイッチ1の応答速度は直流電源で用い
る場合よりも遅くなっており、交流2線式などのように
低消費電力で検出スイッチ1を用いる場合には、IC3
に備えられたt源回路7を使用することができず、別途
タイマ回路を外付けして通常より長い電源リセット時間
を実現するようにしている。
場合には、リレー等の負荷のオフ時に大電流が流れるこ
とによってその付加装置が完全にオフしなくなることを
防止するため、低消費電力化が要求される。このため、
交流2線式の回路中で検出スイッチを使用する場合には
IC3が有する出力回路6、電源リセット回路7および
定電圧回路8は用いず、交流電源から定電圧を作り出す
定電圧源を別途作成し、この定電圧源の出力を外部電源
入力端子17に接続している。また、検出スイッチlの
出力としては積分回路5の出力を端子13から取り出し
てそのまま利用している。この場合において、低消費電
力化のため検出スイッチ1の応答速度は直流電源で用い
る場合よりも遅くなっており、交流2線式などのように
低消費電力で検出スイッチ1を用いる場合には、IC3
に備えられたt源回路7を使用することができず、別途
タイマ回路を外付けして通常より長い電源リセット時間
を実現するようにしている。
(e)発明が解決しようとする課題
上述のように、従来の検出スイッチでは出力信号のオフ
デイレイ機能を得るために、時限要素と比較回路を組み
合わせた回路またはタイマICを外付けしなければなら
ず、外付けされる部品点数の増加に伴って組立作業が煩
雑になるとともに、コストの上昇を招(問題があった。
デイレイ機能を得るために、時限要素と比較回路を組み
合わせた回路またはタイマICを外付けしなければなら
ず、外付けされる部品点数の増加に伴って組立作業が煩
雑になるとともに、コストの上昇を招(問題があった。
また、検出スイッチを交流2 ′fa式等の低消費電力
で用いる場合には、直流電源で用いる場合に比べて長い
tfAリセット時間が必要になり、このために別途タイ
マ回路を構成しなければならず、同様に組立作業の煩雑
化およびコストの上昇を招く問題があった。
で用いる場合には、直流電源で用いる場合に比べて長い
tfAリセット時間が必要になり、このために別途タイ
マ回路を構成しなければならず、同様に組立作業の煩雑
化およびコストの上昇を招く問題があった。
この発明の目的は、検出スイッチ回路を構成するIC内
に比較回路を備えることにより、検出スイッチにオフデ
イレイ機能を付与する場合、およびより長い電源リセッ
ト時間を与える場合に、この比較回路を用いることによ
り、ICに外付けされる部品点数を削減し、組立作業の
簡略化およびコストの削減を実現できる検出スイッチ回
路を提供することにある。
に比較回路を備えることにより、検出スイッチにオフデ
イレイ機能を付与する場合、およびより長い電源リセッ
ト時間を与える場合に、この比較回路を用いることによ
り、ICに外付けされる部品点数を削減し、組立作業の
簡略化およびコストの削減を実現できる検出スイッチ回
路を提供することにある。
(d)課題を解決するための手段
請求項(1)に記載した発明の検出スイッチは、検出手
段の検出信号が入力されるICを有し、このICに、検
出信号に基づいて判定信号を出力する検出回路、判定信
号に基づいて出力信号を発生する出力回路、検出回路お
よび出力回路に直流電源を供給する定電圧回路、および
電源電圧が所定電圧を超えた時に出力回路に動作信号を
出力する電源リセット回路を備えた検出スイッチ回路に
おいて、 IC内の出力回路の前段に配置され、直流を源時には判
定信号を基準電圧と比較し、交流tai時には電源電圧
を所定電圧と比較する比較回路と、比較回路の出力およ
び定電圧回路の出力を入力として検出回路に動作信号を
出力するオア回路とを設けたことを特徴とする。
段の検出信号が入力されるICを有し、このICに、検
出信号に基づいて判定信号を出力する検出回路、判定信
号に基づいて出力信号を発生する出力回路、検出回路お
よび出力回路に直流電源を供給する定電圧回路、および
電源電圧が所定電圧を超えた時に出力回路に動作信号を
出力する電源リセット回路を備えた検出スイッチ回路に
おいて、 IC内の出力回路の前段に配置され、直流を源時には判
定信号を基準電圧と比較し、交流tai時には電源電圧
を所定電圧と比較する比較回路と、比較回路の出力およ
び定電圧回路の出力を入力として検出回路に動作信号を
出力するオア回路とを設けたことを特徴とする。
また、請求項(2)に記載した発明に係る検出スイッチ
回路は上記請求項(1)の構成において、前記検出回路
と前記比較回路との間に接続されるCR回路を前記IC
に外付けしたことを特徴とする。
回路は上記請求項(1)の構成において、前記検出回路
と前記比較回路との間に接続されるCR回路を前記IC
に外付けしたことを特徴とする。
さらに請求項(3)に記載した発明に係る検出スイッチ
回路は、上記請求項(1)に記載した構成において、前
記比較回路の入力端子をCR回路を介して外部交流電源
に接続したことを特徴とする。
回路は、上記請求項(1)に記載した構成において、前
記比較回路の入力端子をCR回路を介して外部交流電源
に接続したことを特徴とする。
(e)作用
請求項(11に記載した発明においては、検出手段の検
出信号がICの検出回路に入力され、この検出回路から
、検出信号に基づく判定信号が出力される。この判定信
号は比較回路において基1!電圧と比較され、直流電源
時には比較回路の出力が出力回路に入力され、出力回路
は比較回路の出力に基づいた出力信号を発生する。この
出力回路には検出回路とともに定電圧回路から直流電源
が供給されており、さらに定電圧回路の電源電圧が所定
電圧を越えた時に電源リセット回路から出力される動作
信号の入力を受けて動作する。従って、直流電源時には
電源電圧が所定電圧を越えて安定したのちに出力回路か
ら安定信号に基づいた出力信号が出力される。
出信号がICの検出回路に入力され、この検出回路から
、検出信号に基づく判定信号が出力される。この判定信
号は比較回路において基1!電圧と比較され、直流電源
時には比較回路の出力が出力回路に入力され、出力回路
は比較回路の出力に基づいた出力信号を発生する。この
出力回路には検出回路とともに定電圧回路から直流電源
が供給されており、さらに定電圧回路の電源電圧が所定
電圧を越えた時に電源リセット回路から出力される動作
信号の入力を受けて動作する。従って、直流電源時には
電源電圧が所定電圧を越えて安定したのちに出力回路か
ら安定信号に基づいた出力信号が出力される。
この場合において、検出回路と比較回路との間にCR回
路を設け、適当な時定数を与えることによって、出力回
路の出力信号を制御装置に入力する際に要求されるオフ
デイレイ機能を実現できるまた、交流電源時には電源電
圧が比較回路において所定電圧と比較され、この比較回
路の出力がオア回路を介して動作信号として検出回路に
入力される。従って、比較回路において電源電圧が所定
電圧を越えたときに初めて検出回路から検出信号が出力
されることになり、比較回路によって電源リセット時間
を与えることができる。
路を設け、適当な時定数を与えることによって、出力回
路の出力信号を制御装置に入力する際に要求されるオフ
デイレイ機能を実現できるまた、交流電源時には電源電
圧が比較回路において所定電圧と比較され、この比較回
路の出力がオア回路を介して動作信号として検出回路に
入力される。従って、比較回路において電源電圧が所定
電圧を越えたときに初めて検出回路から検出信号が出力
されることになり、比較回路によって電源リセット時間
を与えることができる。
請求項(2)に記載した発明においては、検出回路と比
較回路との間に接続されるCR回路の抵抗およびコンデ
ンサによってオフデイレイ機能における時限設定を行う
ことができる。
較回路との間に接続されるCR回路の抵抗およびコンデ
ンサによってオフデイレイ機能における時限設定を行う
ことができる。
請求項(3)に記載した発明においては、交流電源回路
と比較回路との間に接続されるCR回路の抵抗およびコ
ンデンサによって適当な電源リセット時間を与えること
ができる。
と比較回路との間に接続されるCR回路の抵抗およびコ
ンデンサによって適当な電源リセット時間を与えること
ができる。
(f)実施例
第1図は、この発明の実施例である検出スイッチ回路の
プロンク図である。
プロンク図である。
検出スイッチ31は検出手段32と検出スイ・7千回路
をなすIC33とにより構成されている。
をなすIC33とにより構成されている。
IC33は、内部に増幅回路34、積分回路35、出力
ブロック36、電源リセット回路37および定電圧回路
38を備えている。増幅回路34および積分回路35は
検出回路を構成しており、また出カブ0.7り36は前
段の比較回路49と後段の出力回路50とによって構成
されている。さらに、定電圧回路38の出力と、比較回
路49の出力とを入力とするオア回路51が設けられて
おり、このオア回路51の出力は積分回路35に入力さ
れる。積分回路35ては、増幅回路34から入力された
検出信号の積分結果とオアゲート51の出力との論理積
を判定信号として出力する。
ブロック36、電源リセット回路37および定電圧回路
38を備えている。増幅回路34および積分回路35は
検出回路を構成しており、また出カブ0.7り36は前
段の比較回路49と後段の出力回路50とによって構成
されている。さらに、定電圧回路38の出力と、比較回
路49の出力とを入力とするオア回路51が設けられて
おり、このオア回路51の出力は積分回路35に入力さ
れる。積分回路35ては、増幅回路34から入力された
検出信号の積分結果とオアゲート51の出力との論理積
を判定信号として出力する。
検出スイッチ31を直流電源で使用する場合には、IC
33のVCC端子39に電源を接続し、定電圧端子48
と内部電源入力端子47とを短絡する。また、積分回路
35の出力端子43を出力フロック36の入力端子42
に接続し、検出スイッチ31の出力としては出力ブロッ
ク36の出力を端子41から取り出して利用する。これ
は、第5図に示した従来例と同様の理由によるものであ
り、検出スイッチ31の出力に充分な電流容量を与える
ようにしている。ここで積分回路35はオア回路51の
出力めげHi”の時には検出状態に応して判定信号を端
子43に出力するが、オア回路51の出力が“L O”
の時には常に端子43に非検出の信号を出力するように
構成されている。
33のVCC端子39に電源を接続し、定電圧端子48
と内部電源入力端子47とを短絡する。また、積分回路
35の出力端子43を出力フロック36の入力端子42
に接続し、検出スイッチ31の出力としては出力ブロッ
ク36の出力を端子41から取り出して利用する。これ
は、第5図に示した従来例と同様の理由によるものであ
り、検出スイッチ31の出力に充分な電流容量を与える
ようにしている。ここで積分回路35はオア回路51の
出力めげHi”の時には検出状態に応して判定信号を端
子43に出力するが、オア回路51の出力が“L O”
の時には常に端子43に非検出の信号を出力するように
構成されている。
■CCに直流電源が接続されている状態では定電圧回路
38からオア回路51の入力52は常に“Hi”である
ため、他方の入力53に関わらず、オア回路51の出力
は常にHiIIであり、積分回路35は検出状態に応し
た判定信号を端子43に出力している。
38からオア回路51の入力52は常に“Hi”である
ため、他方の入力53に関わらず、オア回路51の出力
は常にHiIIであり、積分回路35は検出状態に応し
た判定信号を端子43に出力している。
第2図は、上記検出スイッチ回路の出力ブロックの構成
を示す図である。
を示す図である。
出力ブロック36の前段に設けられた比較回路49は、
抵抗R7〜R9、コンパレータ55およびインバータ5
6によって構成されている。コンパレータ55は入力端
子42に入力される判定信号を抵抗R7〜R9によって
設定されるしきい値と比較する。このしきい値はコンパ
レータ55の出力が“Hi”の時と“LO”の時とで異
なり、コンパレータ55の出力にヒステリシスを付加し
て検出スイッチ31の出力のチャタリングを防止してい
る。また検出スイッチ31にオフデイレイ機能を与える
場合には、出力端子43と入力端子42との闇にタイマ
回路61を接続する。このタイマ回路61は、第3図に
示すCR回路によって構成することができる。このタイ
マ回路61のIN側57を出力端子43に接続し、OU
T側58を入力端子42に接続する。このタイマ回路6
1を接続することにより、検出スイッチ31は、抵抗R
11、コンデンサC2およびコンパレータ55によって
時限設定されたオフデイレイ機能を持つことになる。
抵抗R7〜R9、コンパレータ55およびインバータ5
6によって構成されている。コンパレータ55は入力端
子42に入力される判定信号を抵抗R7〜R9によって
設定されるしきい値と比較する。このしきい値はコンパ
レータ55の出力が“Hi”の時と“LO”の時とで異
なり、コンパレータ55の出力にヒステリシスを付加し
て検出スイッチ31の出力のチャタリングを防止してい
る。また検出スイッチ31にオフデイレイ機能を与える
場合には、出力端子43と入力端子42との闇にタイマ
回路61を接続する。このタイマ回路61は、第3図に
示すCR回路によって構成することができる。このタイ
マ回路61のIN側57を出力端子43に接続し、OU
T側58を入力端子42に接続する。このタイマ回路6
1を接続することにより、検出スイッチ31は、抵抗R
11、コンデンサC2およびコンパレータ55によって
時限設定されたオフデイレイ機能を持つことになる。
第4図は、上記検出スイッチ回路を交流2線式電源で用
いる場合の接続状態を示す図である。
いる場合の接続状態を示す図である。
検出スイッチ31を低消費電力化が要求される交流2′
dA式等の検出スイッチとして用いる場合には、1C3
3の出力回路50、電源リセット回路37および定電圧
回路38は使用せず、交流電源から定電圧を作成する定
電圧源を別途設け、この定電圧源の出力をIC33の入
力端子43に接続する。また、検出スイッチ31の出力
としては、積分回路35の出力を端子47から取り出し
てそのまま使用する。検出スイッチ31を第4図に示す
ように交流2線式電源に接続すると、電源投入時に比較
回路49の入力端子42の電位は指数曲線状に遅延しな
がら入力端子47の電位まで上昇していく、そして、端
子42の電位が比較回路49のしきい値に達すると、比
較回路49の出力、すなわちオア回路51の入力53が
“Hi”になる(第1図および第2図参照)、一方、オ
ア回路51の入力52は交流電源を使用する場合には常
にLo”であり、入力53が“Hi”になった時にオア
回路51の出力54が“Hi”になる。
dA式等の検出スイッチとして用いる場合には、1C3
3の出力回路50、電源リセット回路37および定電圧
回路38は使用せず、交流電源から定電圧を作成する定
電圧源を別途設け、この定電圧源の出力をIC33の入
力端子43に接続する。また、検出スイッチ31の出力
としては、積分回路35の出力を端子47から取り出し
てそのまま使用する。検出スイッチ31を第4図に示す
ように交流2線式電源に接続すると、電源投入時に比較
回路49の入力端子42の電位は指数曲線状に遅延しな
がら入力端子47の電位まで上昇していく、そして、端
子42の電位が比較回路49のしきい値に達すると、比
較回路49の出力、すなわちオア回路51の入力53が
“Hi”になる(第1図および第2図参照)、一方、オ
ア回路51の入力52は交流電源を使用する場合には常
にLo”であり、入力53が“Hi”になった時にオア
回路51の出力54が“Hi”になる。
従って電源投入後、抵抗R13、コンデンサC3および
比較回路49のしきい値により設定される時間後に検出
スイッチ31の出力が現れることになる。このことから
、抵抗R13およびコンデンサ3を適当に選ぶことによ
り、任意のリセット時間を設定して電源リセット機能を
与えることができる。
比較回路49のしきい値により設定される時間後に検出
スイッチ31の出力が現れることになる。このことから
、抵抗R13およびコンデンサ3を適当に選ぶことによ
り、任意のリセット時間を設定して電源リセット機能を
与えることができる。
(g)発明の効果
この発明によれば、検出スイッチ回路を構成するICの
内部において出力回路の前段に比較回路を備えることに
より、CR回路を構成する少2の部品を外付けするのみ
でオフデイレイ機能を実現でき、部品点数の削減によっ
て組立作業の簡略化およびコストダうン図ることができ
る。この場合において、検出回路と比較回路との間に接
続されるCR回路の抵抗値およびコンデンサ容量によっ
て正確な時限設定を行うことができる。
内部において出力回路の前段に比較回路を備えることに
より、CR回路を構成する少2の部品を外付けするのみ
でオフデイレイ機能を実現でき、部品点数の削減によっ
て組立作業の簡略化およびコストダうン図ることができ
る。この場合において、検出回路と比較回路との間に接
続されるCR回路の抵抗値およびコンデンサ容量によっ
て正確な時限設定を行うことができる。
また、交流電源で使用する場合、電源リセ7)時間の設
定に比較回路を転用することができ、少量の部品を外付
けするだけで電源リセット機能を得ることができる。こ
の場合において、外付けされる抵抗およびコンデンサを
適当に選択することにより、任意のリセット時間を設定
することができる。
定に比較回路を転用することができ、少量の部品を外付
けするだけで電源リセット機能を得ることができる。こ
の場合において、外付けされる抵抗およびコンデンサを
適当に選択することにより、任意のリセット時間を設定
することができる。
第1図はこの発明の実施例である検出スイッチ回路の構
成を示すブロック図、第2図は同検出スイッチ回路の出
力ブロックの構成を示す図、第3図は同検出スイッチ回
路に外付けされるCR回路を示す図、第4図は同検出ス
イッチ回路を交流2線式電源で使用する場合の接続状態
を示す図である。また、第5図は従来の電源スイツチ回
路の構成を示すブロック図、第6図は同従来の電源スイ
ツチ回路にオフデイレイ機能を与える際に外付けされる
タイマ回路の回路図である。 31−検出スイッチ、 32−検出手段、33 I
C134−増幅回路、 35−積分回路、 37−を源リセット回路、 38一定電圧回路、 49−比較回路、5〇−出力回
路、 51−オア回路、61−タイマ回路。
成を示すブロック図、第2図は同検出スイッチ回路の出
力ブロックの構成を示す図、第3図は同検出スイッチ回
路に外付けされるCR回路を示す図、第4図は同検出ス
イッチ回路を交流2線式電源で使用する場合の接続状態
を示す図である。また、第5図は従来の電源スイツチ回
路の構成を示すブロック図、第6図は同従来の電源スイ
ツチ回路にオフデイレイ機能を与える際に外付けされる
タイマ回路の回路図である。 31−検出スイッチ、 32−検出手段、33 I
C134−増幅回路、 35−積分回路、 37−を源リセット回路、 38一定電圧回路、 49−比較回路、5〇−出力回
路、 51−オア回路、61−タイマ回路。
Claims (3)
- (1)検出手段の検出信号が入力されるICを有し、こ
のICに、検出信号に基づいて判定信号を出力する検出
回路、判定信号に基づいて出力信号を発生する出力回路
、検出回路および出力回路に直流電源を供給する定電圧
回路、および電源電圧が所定電圧を超えた時に出力回路
に動作信号を出力する電源リセット回路を備えた検出ス
イッチ回路において、IC内の出力回路の前段に配置さ
れ、直流電源時には判定信号を基準電圧と比較し、交流
電源時には電源電圧を所定電圧と比較する比較回路と、
比較回路の出力および定電圧回路の出力を入力として検
出回路に動作信号を出力するオア回路とを設けたことを
特徴とする検出スイッチ回路。 - (2)前記検出回路と前記比較回路との間に接続される
CR回路を前記ICに外付けした請求項(1)に記載の
検出スイッチ回路。 - (3)前記比較回路の入力端子をCR回路を介して外部
交流電源に接続した請求項(1)に記載の検出スイッチ
回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2169625A JP2552755B2 (ja) | 1990-06-27 | 1990-06-27 | 検出スイッチ回路 |
US07/720,668 US5283474A (en) | 1990-06-27 | 1991-06-25 | Circuit for driving a load by using selectively one of two different DC power sources |
DE69128002T DE69128002T2 (de) | 1990-06-27 | 1991-06-26 | Detektor-Schaltkreis |
EP19910305777 EP0468642B1 (en) | 1990-06-27 | 1991-06-26 | Detection switch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2169625A JP2552755B2 (ja) | 1990-06-27 | 1990-06-27 | 検出スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0457512A true JPH0457512A (ja) | 1992-02-25 |
JP2552755B2 JP2552755B2 (ja) | 1996-11-13 |
Family
ID=15889976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2169625A Expired - Fee Related JP2552755B2 (ja) | 1990-06-27 | 1990-06-27 | 検出スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2552755B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008225574A (ja) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Works Ltd | 2線式スイッチ装置 |
-
1990
- 1990-06-27 JP JP2169625A patent/JP2552755B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008225574A (ja) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Works Ltd | 2線式スイッチ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2552755B2 (ja) | 1996-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7795950B2 (en) | Temperature detection circuit | |
JPH026085B2 (ja) | ||
JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
US4780788A (en) | Two-wire switch with a power transistor | |
JPH0457512A (ja) | 検出スイッチ回路 | |
NL8302197A (nl) | Beveiligingsschakeling. | |
US4595967A (en) | Electronic control circuit for the performing of a monostable switching function in a bistable relay | |
JP3166385B2 (ja) | 検出スイッチ | |
JPH0331011B2 (ja) | ||
JP2683608B2 (ja) | オン.ディレー回路 | |
EP0006287B1 (en) | Master-slave flip-flop circuits | |
JP3813451B2 (ja) | ビデオ入出力回路 | |
JPH11168369A (ja) | 濾波された基準量を有するスイッチングシステム用の集積装置 | |
JP2814749B2 (ja) | 2線式伝送器 | |
JPS5930581Y2 (ja) | 電源保護回路 | |
US5428313A (en) | Closed loop pressure transducer with improved start-up settling | |
JPS63253420A (ja) | 二線式スイツチ | |
JPS5842971B2 (ja) | 近接スイッチ | |
SU1170583A2 (ru) | Усилитель с защитой от перегрузки | |
JP3520128B2 (ja) | プログラマブル直流電源装置 | |
SU1508262A1 (ru) | Импульсный стабилизатор напр жени | |
JPH04354114A (ja) | 有極性コンデンサ回路 | |
JP2631519B2 (ja) | 電位保持回路 | |
SU1188718A1 (ru) | Двухступенчатый стабилизатор напр жени посто нного тока | |
JP2633455B2 (ja) | 短絡保護システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |