JP3813451B2 - ビデオ入出力回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ビデオ入出力回路に関する。
【０００２】
【従来の技術】
図３は従来のビデオ入力回路１００を示している。
【０００３】
入力用ビデオ端子１０１に入力されたビデオ信号は、７５Ωの終端抵抗１０２にインピーダンス整合された後、コンデンサ１０３を介して入力バッファ１０４に与えられて、増幅される。
【０００４】
図４は従来のビデオ出力回路２００を示している。
【０００５】
ビデオ信号は、出力バッファ２０１で増幅された後、７５Ωの抵抗２０２およびコンデンサ２０３を介して、出力用ビデオ端子２０４に与えられる。
【０００６】
図３および図４に示すように、従来は、ビデオ入力回路およびビデオ出力回路にそれぞれビデオ端子が必要があった。また、ビデオ端子が使用されていない場合にも、ビデオ入力回路およびビデオ出力回路は作動状態となっている。
【０００７】
ＩＣやトランジスタ、抵抗、コンデンサ等の回路部品は、小型化しているが、汎用の端子類については接続ケーブルの汎用性の都合上、小型化は進んでいない。
【０００８】
ビデオ入力回路やビデオ出力回路では、回路に比べてビデオ端子の回路基板上における占有面積が大きく、小型化の妨げになっている。また、ビデオ信号ラインに使用されるコンデンサは、信号が歪まないようにするために容量が必要であり、電解コンデンサが一般に使用されているが、この電解コンデンサも比較的大きな基板面積を必要とするため、小型化の妨げになっている。
【０００９】
【発明が解決しようとする課題】
この発明は、１つのビデオ端子を入出力で共用できるビデオ入出力回路を提供することを目的とする。
【００１０】
また、この発明は、省電力化が図れるビデオ入出力回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するための手段は、ビデオ端子にコンデンサを介して半導体スイッチが接続されており、半導体スイッチに入力バッファおよび出力バッファが接続されており、ビデオ端子が外部のビデオ出力端子に接続されたときに、半導体スイッチを入力バッファ側に接続し、ビデオ端子が外部のビデオ入力回路に接続されたときに、半導体スイッチを出力バッファ側に接続する切り替え制御回路が設けられているビデオ入出力回路において、
前記ビデオ端子として、ビデオ端子が外部のビデオ入力回路またはビデオ出力回路に接続されたときにビデオラインとバイアスがかけられた端子とを接続する内臓スイッチを備えているものが用いられており、内臓スイッチがオフのときに入力バッファおよび出力バッファを非作動状態とする回路、ビデオ端子が外部のビデオ入力回路に接続されたときに、出力バッファを作動状態とし、入力バッファを非作動状態とする回路およびビデオ端子が外部のビデオ出力回路に接続されたときに、入力バッファを作動状態とし、出力バッファを非作動状態とする回路が設けられていることを特徴とする。
【００１５】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
【００１６】
〔１〕第１の実施の形態の説明
【００１７】
図１は、ビデオ入出力回路の第１の実施の形態を示している。
【００１８】
ビデオ端子１は、コンデンサ（Ｃ２）２、Ｃ−ＭＯＳアナログスイッチＩＣからなるスイッチ３、スイッチ３のバイアスを保つためのバイアス回路４を介して入力バッファ５に接続されている。出力バッファ６は、抵抗（Ｒ８）７を介して切替スイッチ３に接続されている。
【００１９】
他の機器にビデオ信号を出力する際には、ビデオ端子１はケーブルを介して他の機器のビデオ入力回路１００の入力用ビデオ端子１０１に接続され、他の機器からビデオ信号を入力する際には、ビデオ端子１はケーブルを介して他の機器のビデオ出力回路２００の出力用ビデオ端子２０４に接続される。
【００２０】
他の機器のビデオ入力回路１００は、従来と同様に、入力用ビデオ端子１０１、７５Ωの終端抵抗１０２、コンデンサ１０３および入力バッファ１０４から構成されている。他の機器のビデオ出力回路２００は、従来と同様に、出力バッファ２０１、コンデンサ２０２、抵抗２０３および出力用ビデオ端子２０４から構成されている。
【００２１】
スイッチ３は、常時は、入力バッファ５側に接続されており、ビデオ端子１が他の機器のビデオ入力回路１００に接続された際には、出力バッファ６側に切り替えられる。スイッチ３の切り替えは、抵抗Ｒ１〜Ｒ４、コンデンサＣ１およびスイッチングトランジスタＴｒ１からなる切り替え制御回路によって制御される。スイッチ３の切り替えは、抵抗Ｒ１〜Ｒ４、コンデンサＣ１およびスイッチングトランジスタＴｒ１からなる切り替え制御回路によって制御される。
【００２２】
スイッチ３内の抵抗Ｒ５は、Ｃ−ＭＯＳアナログスイッチＩＣから構成されているスイッチ３のオン抵抗を示している。スイッチ３のオン抵抗は通常、３〜４Ωであるが、技術が進めば、オン抵抗が１Ωクラス程度のスイッチも開発されると思われる。
【００２３】
バイアス回路４は、電源と接地間に直列接続された抵抗Ｒ６、Ｒ７から構成されている。バイアス回路４は、スイッチ３のバイアスを保つための回路であるが、同時に、７５Ωの終端抵抗回路をも構成している。
【００２４】
〔１−１〕 ビデオ端子１に他の機器のビデオ入力回路１００およびビデオ出力回路２００が接続されていない場合、またはビデオ端子１が他の機器のビデオ出力回路２００に接続された場合の動作の説明
【００２５】
ビデオ端子１に他の機器のビデオ入力回路１００およびビデオ出力回路２００が接続されていない場合、またはビデオ端子１が他の機器のビデオ出力回路２００に接続された場合には、ビデオ端子１の電位は、ほぼ、抵抗Ｒ１、Ｒ２、Ｒ３で決まる電位となる。この際、スイッチングトランジスタＴｒ１のベースには、抵抗Ｒ１、抵抗Ｒ２、Ｒ３の抵抗値に応じて定まる電圧が印加され、スイッチングトランジスタＴｒ１がオンする。スイッチングトランジスタＴｒ１がオンしている場合には、スイッチ３は入力バッファ側に接続される。
【００２６】
このため、ビデオ端子１が他の機器のビデオ出力回路２００に接続された場合には、他の機器のビデオ出力回路２００からビデオ端子１に与えられるビデオ信号は、コンデンサ（Ｃ２）２、スイッチ３および入力バッファ５を介して内部に供給される。
【００２７】
〔１−２〕 ビデオ端子１が他の機器のビデオ入力回路１００に接続された場合の動作の説明
【００２８】
一方、ビデオ端子１が他の機器のビデオ入力回路１００に接続された場合には、抵抗Ｒ２、Ｒ３に対して７５Ωの終端抵抗１０２が並列に接続されることになる。抵抗Ｒ２、Ｒ３はそれぞれ、７５Ωに対して２００倍以上の抵抗値（１５ｋΩ以上）に設定されているため、ビデオ端子１の電位は、ほぼ０Ｖとなり、スイッチングトランジスタＴｒ１がオフする。これにより、スイッチ３は出力バッファ６側に切り替えられる。この結果、出力バッファ６で増幅されたビデオ信号は、抵抗８Ｒ８）７、スイッチ３、コンデンサ（Ｃ２）２を介してビデオ端子１に与えられる。
【００２９】
なお、コンデンサＣ１は、ビデオ信号によってスイッチングトランジスタＴｒ１の動作が不安定になるのを防止するために設けられている。
【００３０】
スイッチ３は、以上のように自動的に切り替えられるが、図１に示すように、使用者が任意に切り替えれるように、ＣＰＵからスイッチングトランジスタＴｒ１のベースに使用者によって設定されたモードに応じて切り替え電圧を付与するようにしてもよい。
【００３１】
〔２〕第２の実施の形態の説明
【００３２】
図２は、ビデオ入出力回路の第２の実施の形態を示している。
【００３３】
ビデオ端子１は、コンデンサ（Ｃ２）２、Ｃ−ＭＯＳアナログスイッチＩＣからなるスイッチ３、スイッチ３のバイアスを保つためのバイアス回路４を介して入力バッファ５に接続されている。出力バッファ６は、抵抗（Ｒ８）７を介して切替スイッチ３に接続されている。
【００３４】
ビデオ端子１としては、ビデオ端子が外部のビデオ入力回路またはビデオ出力回路に接続されたときにビデオラインとバイアスがかけられた端子とを接続する内蔵スイッチ１ａを備えているものが用いられている。
【００３５】
入力バッファ５は、イネーブル機能付オペアンプ５ａを中心とする回路から構成されている。オペアンプ５ａのゲインは、｛１＋（Ｒ１４／Ｒ１５）｝で決定される。イネーブル信号ｅｎがＨレベルの時に、オペアンプ５ａは非作動状態となる。つまり、オペアンプ５ａの出力がハイ・インピーダンスとなり、ＩＣとしては消費電流が１／１０となる。
【００３６】
また、出力バッファ６は、イネーブル機能付オペアンプ６ａを中心とする回路から構成されている。オペアンプ６ａのゲインは、｛１＋（Ｒ２１／Ｒ２２）｝で決定される。イネーブル信号ｅｎがＨレベルの時に、オペアンプ６ａは非作動状態となる。つまり、オペアンプ６ａの出力がハイ・インピーダンスとなり、ＩＣとしては消費電流が１／１０となる。
【００３７】
スイッチ３は、ビデオ端子１が他の機器のビデオ入力回路１００に接続された際には、出力バッファ６側に切り替えられ、ビデオ端子１が他の機器のビデオ出力回路２００に接続された際には、入力バッファ５側に切り替えられる。スイッチ３の切り替えは、抵抗Ｒ１〜Ｒ４、ダイオードＤ１、コンデンサＣ１およびスイッチングトランジスタＴｒ１からなる切り替え制御回路によって制御される。
【００３８】
このビデオ入出力回路では、オペアンプ５ａ、６ａのイネーブル信号ｅｎを制御するために、上記スイッチングトラインジスタＴｒ１の他、スイッチングトラインジスタＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５が設けられている。
【００３９】
以下、ビデオ入出力回路の動作を、次の３つの状態に分けて説明する。
【００４０】
（１）ビデオ端子１内のスイッチ１ａがオフの場合
（２）ビデオ端子１が他の機器のビデオ出力回路２００に接続されている場合
（３）ビデオ端子１が他の機器のビデオ入力回路１００に接続されている場合
【００４１】
〔２−１〕ビデオ端子１内のスイッチ１ａがオフの場合についての説明
【００４２】
この場合、スイッチングトランジスタＴｒ１のベースには、電圧が印加されないため、スイッチングトランジスタＴｒ１はオフとなる。このため、スイッチ３は出力バッファ６側に接続されている。
【００４３】
ビデオ端子１内のスイッチ１ａがオフの場合には、スイッチングトラインジスタＴｒ５のベースに、抵抗Ｒ１、Ｒ９およびＲ１１から構成される分圧回路の出力が印加されるので、スイッチングトラインジスタＴｒ５がオンとなる。スイッチングトラインジスタＴｒ５のコレクタ電圧はＬレベルとなる。
【００４４】
スイッチングトランジスタＴｒ１がオフとなっているため、スイッチングトランジスタＴｒ３のベースに抵抗Ｒ４およびＲ２３から構成される分圧回路の出力が印加されるので、スイッチングトランジスタＴｒ３はオンとなる。スイッチングトランジスタＴｒ３がオンとなるため、スイッチングトランジスタＴｒ４はオフとなり、オペアンプ５ａに対するイネーブル信号ｅｎはＨレベルとなる。したがって、オペアンプ５ａは非作動状態となる。
【００４５】
スイッチングトランジスタＴｒ２は、そのバイアス回路を構成する抵抗Ｒ１７、Ｒ１８、Ｒ１９の抵抗値により、スイッチングトランジスタＴｒ５およびスイッチングトランジスタＴｒ１が共にオフのときのみ、オンするようになっている。この場合には、スイッチングトランジスタＴｒ５がオンとなっているため、スイッチングトランジスタＴｒ２はオフとなる。この結果、オペアンプ６ａに対するイネーブル信号ｅｎはＨレベルとなる。したがって、オペアンプ６ａは非作動状態となる。
【００４６】
〔２−２〕ビデオ端子１が他の機器のビデオ出力回路２００に接続されている場合についての説明
【００４７】
この場合には、ビデオ端子１内のスイッチ１ａがオンとなる。ただし、ビデオ端子１には、他の機器のビデオ入力回路１００の終端抵抗１０２は接続されていない。
【００４８】
この場合には、抵抗Ｒ９および抵抗Ｒ１１の直列回路に対して並列に、ダイオードＤ１、抵抗Ｒ２および抵抗Ｒ３からなる直列回路が接続され、これによりスイッチングトランジスタＴｒ５がオフとなる。スイッチングトランジスタＴｒ５のコレクタ電圧はＨレベルとなる。
【００４９】
スイッチングトランジスタＴｒ１のベースには、電圧が印加されるため、スイッチングトランジスタＴｒ１はオンとなる。このため、スイッチ３は、入力バッファ５側に接続される。
【００５０】
スイッチングトランジスタＴｒ１がオンとなっているため、スイッチングトランジスタＴｒ３のベースに電圧は印加されなくなり、スイッチングトランジスタＴｒ３はオフとなる。この結果、スイッチングトランジスタＴｒ４はオンとなり、オペアンプ５ａに対するイネーブル信号ｅｎはＬレベルとなり、オペアンプ５ａは作動状態となる。したがって、他の機器のビデオ出力回路２００からビデオ端子１に与えられたビデオ信号は、コンデンサ（Ｃ２）２、スイッチ３および入力バッファ５を介して内部に供給される。
【００５１】
一方、スイッチングトランジスタＴｒ２は、スイッチングトランジスタＴｒ１がオンとなっているため、オフとなる。この結果、オペアンプ６ａに対するイネーブル信号ｅｎはＨレベルとなり、オペアンプ６ａは非作動状態となる。
【００５２】
〔２−３〕ビデオ端子１が他の機器のビデオ入力回路１００に接続されている場合についての説明
【００５３】
この場合には、ビデオ端子１内のスイッチ１ａがオンとなる。また、ビデオ端子１に他の機器のビデオ入力回路１００の終端抵抗が接続される。
【００５４】
この場合には、抵抗Ｒ９および抵抗Ｒ１１の直列回路に対して並列に、ダイオードＤ１、抵抗Ｒ２および抵抗Ｒ３からなる直列回路が接続されとともに、ダイオードＤ１、抵抗Ｒ２および抵抗Ｒ３からなる直列回路に対して７５Ωの終端抵抗１０２が並列に接続されることになる。
【００５５】
これによりスイッチングトラインジスタＴｒ５がオフとなる。スイッチングトラインジスタＴｒ５のコレクタ電圧はＨレベルとなる。
【００５６】
また、抵抗Ｒ１、Ｒ２はそれぞれ、７５Ωに対して２００倍以上の抵抗値（１５ｋΩ以上）に設定されているため、ビデオ端子１の電位は、ほぼ０Ｖとなり、スイッチングトランジスタＴｒ１はオフとなる。したがって、スイッチ３は出力バッファ６側に接続される。
【００５７】
スイッチングトランジスタＴｒ１がオフとなるので、スイッチングトランジスタＴｒ３のベースに電圧が印加され、スイッチングトランジスタＴｒ３がオンとなる。この結果、スイッチングトランジスタＴｒ４はオフとなり、オペアンプ５ａに対するイネーブル信号ｅｎはＨレベルとなり、オペアンプ５ａは非作動状態となる。
【００５８】
一方、スイッチングトランジスタＴｒ２は、スイッチングトランジスタＴｒ１およびスイッチングトランジスタＴｒ５が共にオフとなるため、オンとなる。この結果、オペアンプ６ａに対するイネーブル信号ｅｎはＬレベルとなり、オペアンプ６ａが作動状態となる。したがって、出力バッファ６で増幅されたビデオ信号は、抵抗（Ｒ８）７、スイッチ３、コンデンサ（Ｃ２）２を介してビデオ端子１に与えられる。
【００５９】
スイッチ３は、以上のように自動的に切り替えられるが、図２に示すように、使用者が任意に切り替えれるように、ＣＰＵからスイッチングトランジスタＴｒ１のベースに使用者によって設定されたモードに応じて切り替え電圧を付与するようにしてもよい。
【００６０】
【発明の効果】
この発明によれば、１つのビデオ端子を入出力で共用できるビデオ入出力回路が実現する。また、この発明によれば、省電力化が図れるビデオ入出力回路が実現する。
【図面の簡単な説明】
【図１】ビデオ入出力回路の第１の実施の形態を示す電気回路図である。
【図２】ビデオ入出力回路の第２の実施の形態を示す電気回路図である。
【図３】従来のビデオ入力回路１００を示す電気回路図である。
【図４】従来のビデオ出力回路２００を示す電気回路図である。
【符号の説明】
１ ビデオ端子
３ スイッチ
４ バイアス回路
５ 入力バッファ
６ 出力バッファ
Ｔｒ１〜Ｔｒ５ スイッチングトランジスタ

Claims (1)

1. ビデオ端子にコンデンサを介して半導体スイッチが接続されており、半導体スイッチに入力バッファおよび出力バッファが接続されており、ビデオ端子が外部のビデオ出力端子に接続されたときに、半導体スイッチを入力バッファ側に接続し、ビデオ端子が外部のビデオ入力回路に接続されたときに、半導体スイッチを出力バッファ側に接続する切り替え制御回路が設けられているビデオ入出力回路において、
   前記ビデオ端子として、ビデオ端子が外部のビデオ入力回路またはビデオ出力回路に接続されたときにビデオラインとバイアスがかけられた端子とを接続する内臓スイッチを備えているものが用いられており、内臓スイッチがオフのときに入力バッファおよび出力バッファを非作動状態とする回路、ビデオ端子が外部のビデオ入力回路に接続されたときに、出力バッファを作動状態とし、入力バッファを非作動状態とする回路およびビデオ端子が外部のビデオ出力回路に接続されたときに、入力バッファを作動状態とし、出力バッファを非作動状態とする回路が設けられていることを特徴とするビデオ入出力回路。

Images