JP2002262129A - ビデオ入出力回路 - Google Patents
ビデオ入出力回路Info
- Publication number
- JP2002262129A JP2002262129A JP2001054070A JP2001054070A JP2002262129A JP 2002262129 A JP2002262129 A JP 2002262129A JP 2001054070 A JP2001054070 A JP 2001054070A JP 2001054070 A JP2001054070 A JP 2001054070A JP 2002262129 A JP2002262129 A JP 2002262129A
- Authority
- JP
- Japan
- Prior art keywords
- video
- circuit
- input
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 この発明は、１つのビデオ端子を入出力で共
用できるビデオ入出力回路を提供することを目的とす
る。 【解決手段】 ビデオ入出力回路において、ビデオ端子
にコンデンサを介して半導体スイッチが接続されてお
り、半導体スイッチに入力バッファおよび出力バッファ
が接続されており、ビデオ端子が外部のビデオ出力回路
に接続されたときに、半導体スイッチを入力バッファ側
に接続し、ビデオ端子が外部のビデオ入力回路に接続さ
れたときに、半導体スイッチを出力バッファ側に接続す
る切り替え制御回路が設けられている。
用できるビデオ入出力回路を提供することを目的とす
る。 【解決手段】 ビデオ入出力回路において、ビデオ端子
にコンデンサを介して半導体スイッチが接続されてお
り、半導体スイッチに入力バッファおよび出力バッファ
が接続されており、ビデオ端子が外部のビデオ出力回路
に接続されたときに、半導体スイッチを入力バッファ側
に接続し、ビデオ端子が外部のビデオ入力回路に接続さ
れたときに、半導体スイッチを出力バッファ側に接続す
る切り替え制御回路が設けられている。
Description
【０００１】
【発明の属する技術分野】この発明は、ビデオ入出力回
路に関する。
路に関する。
【０００２】
【従来の技術】図３は従来のビデオ入力回路１００を示
している。
している。
【０００３】入力用ビデオ端子１０１に入力されたビデ
オ信号は、７５Ωの終端抵抗１０２にインピーダンス整
合された後、コンデンサ１０３を介して入力バッファ１
０４に与えられて、増幅される。
オ信号は、７５Ωの終端抵抗１０２にインピーダンス整
合された後、コンデンサ１０３を介して入力バッファ１
０４に与えられて、増幅される。
【０００４】図４は従来のビデオ出力回路２００を示し
ている。
ている。
【０００５】ビデオ信号は、出力バッファ２０１で増幅
された後、７５Ωの抵抗２０２およびコンデンサ２０３
を介して、出力用ビデオ端子２０４に与えられる。
された後、７５Ωの抵抗２０２およびコンデンサ２０３
を介して、出力用ビデオ端子２０４に与えられる。
【０００６】図３および図４に示すように、従来は、ビ
デオ入力回路およびビデオ出力回路にそれぞれビデオ端
子が必要があった。また、ビデオ端子が使用されていな
い場合にも、ビデオ入力回路およびビデオ出力回路は作
動状態となっている。
デオ入力回路およびビデオ出力回路にそれぞれビデオ端
子が必要があった。また、ビデオ端子が使用されていな
い場合にも、ビデオ入力回路およびビデオ出力回路は作
動状態となっている。
【０００７】ＩＣやトランジスタ、抵抗、コンデンサ等
の回路部品は、小型化しているが、汎用の端子類につい
ては接続ケーブルの汎用性の都合上、小型化は進んでい
ない。
の回路部品は、小型化しているが、汎用の端子類につい
ては接続ケーブルの汎用性の都合上、小型化は進んでい
ない。
【０００８】ビデオ入力回路やビデオ出力回路では、回
路に比べてビデオ端子の回路基板上における占有面積が
大きく、小型化の妨げになっている。また、ビデオ信号
ラインに使用されるコンデンサは、信号が歪まないよう
にするために容量が必要であり、電解コンデンサが一般
に使用されているが、この電解コンデンサも比較的大き
な基板面積を必要とするため、小型化の妨げになってい
る。
路に比べてビデオ端子の回路基板上における占有面積が
大きく、小型化の妨げになっている。また、ビデオ信号
ラインに使用されるコンデンサは、信号が歪まないよう
にするために容量が必要であり、電解コンデンサが一般
に使用されているが、この電解コンデンサも比較的大き
な基板面積を必要とするため、小型化の妨げになってい
る。
【０００９】
【発明が解決しようとする課題】この発明は、１つのビ
デオ端子を入出力で共用できるビデオ入出力回路を提供
することを目的とする。
デオ端子を入出力で共用できるビデオ入出力回路を提供
することを目的とする。
【００１０】また、この発明は、省電力化が図れるビデ
オ入出力回路を提供することを目的とする。
オ入出力回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１の発明は、ビデ
オ端子にコンデンサを介して半導体スイッチが接続され
ており、半導体スイッチに入力バッファおよび出力バッ
ファが接続されており、ビデオ端子が外部のビデオ出力
回路に接続されたときに、半導体スイッチを入力バッフ
ァ側に接続し、ビデオ端子が外部のビデオ入力回路に接
続されたときに、半導体スイッチを出力バッファ側に接
続する切り替え制御回路が設けられていることを特徴と
する。
オ端子にコンデンサを介して半導体スイッチが接続され
ており、半導体スイッチに入力バッファおよび出力バッ
ファが接続されており、ビデオ端子が外部のビデオ出力
回路に接続されたときに、半導体スイッチを入力バッフ
ァ側に接続し、ビデオ端子が外部のビデオ入力回路に接
続されたときに、半導体スイッチを出力バッファ側に接
続する切り替え制御回路が設けられていることを特徴と
する。
【００１２】請求項２の発明は、請求項１に記載のビデ
オ入出力回路において、半導体スイッチと入力バッファ
との間に、半導体スイッチのバイアスを保つための回路
が設けられており、この回路が７５Ω終端抵抗回路を兼
用していることを特徴とする。
オ入出力回路において、半導体スイッチと入力バッファ
との間に、半導体スイッチのバイアスを保つための回路
が設けられており、この回路が７５Ω終端抵抗回路を兼
用していることを特徴とする。
【００１３】請求項３の発明は、請求項１乃至請求項２
に記載のビデオ入出力回路において、切り替え制御回路
は、ビデオ端子に外部のビデオ入力回路の７５Ω終端抵
抗が接続されたことを検出する検出回路と、検出回路の
出力に基づいて半導体スイッチを出力バッファ側に切り
替える回路とを備えていることを特徴とする。
に記載のビデオ入出力回路において、切り替え制御回路
は、ビデオ端子に外部のビデオ入力回路の７５Ω終端抵
抗が接続されたことを検出する検出回路と、検出回路の
出力に基づいて半導体スイッチを出力バッファ側に切り
替える回路とを備えていることを特徴とする。
【００１４】請求項４の発明は、請求項１乃至請求項３
に記載のビデオ入出力回路において、ビデオ端子とし
て、ビデオ端子が外部のビデオ入力回路またはビデオ出
力回路に接続されたときにビデオラインとバイアスがか
けられた端子とを接続する内蔵スイッチを備えているも
のが用いられており、内蔵スイッチがオフのときに入力
バッファおよび出力バッファを非作動状態とする回路、
ビデオ端子が外部のビデオ入力回路に接続されたとき
に、出力バッファを作動状態とし、入力バッファを非作
動状態とする回路およびビデオ端子が外部のビデオ出力
回路に接続されたときに、入力バッファを作動状態と
し、出力バッファを非作動状態とする回路が設けられて
いることを特徴とする。
に記載のビデオ入出力回路において、ビデオ端子とし
て、ビデオ端子が外部のビデオ入力回路またはビデオ出
力回路に接続されたときにビデオラインとバイアスがか
けられた端子とを接続する内蔵スイッチを備えているも
のが用いられており、内蔵スイッチがオフのときに入力
バッファおよび出力バッファを非作動状態とする回路、
ビデオ端子が外部のビデオ入力回路に接続されたとき
に、出力バッファを作動状態とし、入力バッファを非作
動状態とする回路およびビデオ端子が外部のビデオ出力
回路に接続されたときに、入力バッファを作動状態と
し、出力バッファを非作動状態とする回路が設けられて
いることを特徴とする。
【００１５】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。
の実施の形態について説明する。
【００１６】〔１〕第１の実施の形態の説明
【００１７】図１は、ビデオ入出力回路の第１の実施の
形態を示している。
形態を示している。
【００１８】ビデオ端子１は、コンデンサ（Ｃ２）２、
Ｃ−ＭＯＳアナログスイッチＩＣからなるスイッチ３、
スイッチ３のバイアスを保つためのバイアス回路４を介
して入力バッファ５に接続されている。出力バッファ６
は、抵抗（Ｒ８）７を介して切替スイッチ３に接続され
ている。
Ｃ−ＭＯＳアナログスイッチＩＣからなるスイッチ３、
スイッチ３のバイアスを保つためのバイアス回路４を介
して入力バッファ５に接続されている。出力バッファ６
は、抵抗（Ｒ８）７を介して切替スイッチ３に接続され
ている。
【００１９】他の機器にビデオ信号を出力する際には、
ビデオ端子１はケーブルを介して他の機器のビデオ入力
回路１００の入力用ビデオ端子１０１に接続され、他の
機器からビデオ信号を入力する際には、ビデオ端子１は
ケーブルを介して他の機器のビデオ出力回路２００の出
力用ビデオ端子２０４に接続される。
ビデオ端子１はケーブルを介して他の機器のビデオ入力
回路１００の入力用ビデオ端子１０１に接続され、他の
機器からビデオ信号を入力する際には、ビデオ端子１は
ケーブルを介して他の機器のビデオ出力回路２００の出
力用ビデオ端子２０４に接続される。
【００２０】他の機器のビデオ入力回路１００は、従来
と同様に、入力用ビデオ端子１０１、７５Ωの終端抵抗
１０２、コンデンサ１０３および入力バッファ１０４か
ら構成されている。他の機器のビデオ出力回路２００
は、従来と同様に、出力バッファ２０１、コンデンサ２
０２、抵抗２０３および出力用ビデオ端子２０４から構
成されている。
と同様に、入力用ビデオ端子１０１、７５Ωの終端抵抗
１０２、コンデンサ１０３および入力バッファ１０４か
ら構成されている。他の機器のビデオ出力回路２００
は、従来と同様に、出力バッファ２０１、コンデンサ２
０２、抵抗２０３および出力用ビデオ端子２０４から構
成されている。
【００２１】スイッチ３は、常時は、入力バッファ５側
に接続されており、ビデオ端子１が他の機器のビデオ入
力回路１００に接続された際には、出力バッファ６側に
切り替えられる。スイッチ３の切り替えは、抵抗Ｒ１〜
Ｒ４、コンデンサＣ１およびスイッチングトランジスタ
Ｔｒ１からなる切り替え制御回路によって制御される。
スイッチ３の切り替えは、抵抗Ｒ１〜Ｒ４、コンデンサ
Ｃ１およびスイッチングトランジスタＴｒ１からなる切
り替え制御回路によって制御される。
に接続されており、ビデオ端子１が他の機器のビデオ入
力回路１００に接続された際には、出力バッファ６側に
切り替えられる。スイッチ３の切り替えは、抵抗Ｒ１〜
Ｒ４、コンデンサＣ１およびスイッチングトランジスタ
Ｔｒ１からなる切り替え制御回路によって制御される。
スイッチ３の切り替えは、抵抗Ｒ１〜Ｒ４、コンデンサ
Ｃ１およびスイッチングトランジスタＴｒ１からなる切
り替え制御回路によって制御される。
【００２２】スイッチ３内の抵抗Ｒ５は、Ｃ−ＭＯＳア
ナログスイッチＩＣから構成されているスイッチ３のオ
ン抵抗を示している。スイッチ３のオン抵抗は通常、３
〜４Ωであるが、技術が進めば、オン抵抗が１Ωクラス
程度のスイッチも開発されると思われる。
ナログスイッチＩＣから構成されているスイッチ３のオ
ン抵抗を示している。スイッチ３のオン抵抗は通常、３
〜４Ωであるが、技術が進めば、オン抵抗が１Ωクラス
程度のスイッチも開発されると思われる。
【００２３】バイアス回路４は、電源と接地間に直列接
続された抵抗Ｒ６、Ｒ７から構成されている。バイアス
回路４は、スイッチ３のバイアスを保つための回路であ
るが、同時に、７５Ωの終端抵抗回路をも構成してい
る。
続された抵抗Ｒ６、Ｒ７から構成されている。バイアス
回路４は、スイッチ３のバイアスを保つための回路であ
るが、同時に、７５Ωの終端抵抗回路をも構成してい
る。
【００２４】〔１−１〕 ビデオ端子１に他の機器のビ
デオ入力回路１００およびビデオ出力回路２００が接続
されていない場合、またはビデオ端子１が他の機器のビ
デオ出力回路２００に接続された場合の動作の説明
デオ入力回路１００およびビデオ出力回路２００が接続
されていない場合、またはビデオ端子１が他の機器のビ
デオ出力回路２００に接続された場合の動作の説明
【００２５】ビデオ端子１に他の機器のビデオ入力回路
１００およびビデオ出力回路２００が接続されていない
場合、またはビデオ端子１が他の機器のビデオ出力回路
２００に接続された場合には、ビデオ端子１の電位は、
ほぼ、抵抗Ｒ１、Ｒ２、Ｒ３で決まる電位となる。この
際、スイッチングトランジスタＴｒ１のベースには、抵
抗Ｒ１、抵抗Ｒ２、Ｒ３の抵抗値に応じて定まる電圧が
印加され、スイッチングトランジスタＴｒ１がオンす
る。スイッチングトランジスタＴｒ１がオンしている場
合には、スイッチ３は入力バッファ側に接続される。
１００およびビデオ出力回路２００が接続されていない
場合、またはビデオ端子１が他の機器のビデオ出力回路
２００に接続された場合には、ビデオ端子１の電位は、
ほぼ、抵抗Ｒ１、Ｒ２、Ｒ３で決まる電位となる。この
際、スイッチングトランジスタＴｒ１のベースには、抵
抗Ｒ１、抵抗Ｒ２、Ｒ３の抵抗値に応じて定まる電圧が
印加され、スイッチングトランジスタＴｒ１がオンす
る。スイッチングトランジスタＴｒ１がオンしている場
合には、スイッチ３は入力バッファ側に接続される。
【００２６】このため、ビデオ端子１が他の機器のビデ
オ出力回路２００に接続された場合には、他の機器のビ
デオ出力回路２００からビデオ端子１に与えられるビデ
オ信号は、コンデンサ（Ｃ２）２、スイッチ３および入
力バッファ５を介して内部に供給される。
オ出力回路２００に接続された場合には、他の機器のビ
デオ出力回路２００からビデオ端子１に与えられるビデ
オ信号は、コンデンサ（Ｃ２）２、スイッチ３および入
力バッファ５を介して内部に供給される。
【００２７】〔１−２〕 ビデオ端子１が他の機器のビ
デオ入力回路１００に接続された場合の動作の説明
デオ入力回路１００に接続された場合の動作の説明
【００２８】一方、ビデオ端子１が他の機器のビデオ入
力回路１００に接続された場合には、抵抗Ｒ２、Ｒ３に
対して７５Ωの終端抵抗１０２が並列に接続されること
になる。抵抗Ｒ２、Ｒ３はそれぞれ、７５Ωに対して２
００倍以上の抵抗値（１５ｋΩ以上）に設定されている
ため、ビデオ端子１の電位は、ほぼ０Ｖとなり、スイッ
チングトランジスタＴｒ１がオフする。これにより、ス
イッチ３は出力バッファ６側に切り替えられる。この結
果、出力バッファ６で増幅されたビデオ信号は、抵抗８
Ｒ８）７、スイッチ３、コンデンサ（Ｃ２）２を介して
ビデオ端子１に与えられる。
力回路１００に接続された場合には、抵抗Ｒ２、Ｒ３に
対して７５Ωの終端抵抗１０２が並列に接続されること
になる。抵抗Ｒ２、Ｒ３はそれぞれ、７５Ωに対して２
００倍以上の抵抗値（１５ｋΩ以上）に設定されている
ため、ビデオ端子１の電位は、ほぼ０Ｖとなり、スイッ
チングトランジスタＴｒ１がオフする。これにより、ス
イッチ３は出力バッファ６側に切り替えられる。この結
果、出力バッファ６で増幅されたビデオ信号は、抵抗８
Ｒ８）７、スイッチ３、コンデンサ（Ｃ２）２を介して
ビデオ端子１に与えられる。
【００２９】なお、コンデンサＣ１は、ビデオ信号によ
ってスイッチングトランジスタＴｒ１の動作が不安定に
なるのを防止するために設けられている。
ってスイッチングトランジスタＴｒ１の動作が不安定に
なるのを防止するために設けられている。
【００３０】スイッチ３は、以上のように自動的に切り
替えられるが、図１に示すように、使用者が任意に切り
替えれるように、ＣＰＵからスイッチングトランジスタ
Ｔｒ１のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
替えられるが、図１に示すように、使用者が任意に切り
替えれるように、ＣＰＵからスイッチングトランジスタ
Ｔｒ１のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
【００３１】〔２〕第２の実施の形態の説明
【００３２】図２は、ビデオ入出力回路の第２の実施の
形態を示している。
形態を示している。
【００３３】ビデオ端子１は、コンデンサ（Ｃ２）２、
Ｃ−ＭＯＳアナログスイッチＩＣからなるスイッチ３、
スイッチ３のバイアスを保つためのバイアス回路４を介
して入力バッファ５に接続されている。出力バッファ６
は、抵抗（Ｒ８）７を介して切替スイッチ３に接続され
ている。
Ｃ−ＭＯＳアナログスイッチＩＣからなるスイッチ３、
スイッチ３のバイアスを保つためのバイアス回路４を介
して入力バッファ５に接続されている。出力バッファ６
は、抵抗（Ｒ８）７を介して切替スイッチ３に接続され
ている。
【００３４】ビデオ端子１としては、ビデオ端子が外部
のビデオ入力回路またはビデオ出力回路に接続されたと
きにビデオラインとバイアスがかけられた端子とを接続
する内蔵スイッチ１ａを備えているものが用いられてい
る。
のビデオ入力回路またはビデオ出力回路に接続されたと
きにビデオラインとバイアスがかけられた端子とを接続
する内蔵スイッチ１ａを備えているものが用いられてい
る。
【００３５】入力バッファ５は、イネーブル機能付オペ
アンプ５ａを中心とする回路から構成されている。オペ
アンプ５ａのゲインは、｛１＋（Ｒ１４／Ｒ１５）｝で
決定される。イネーブル信号ｅｎがＨレベルの時に、オ
ペアンプ５ａは非作動状態となる。つまり、オペアンプ
５ａの出力がハイ・インピーダンスとなり、ＩＣとして
は消費電流が１／１０となる。
アンプ５ａを中心とする回路から構成されている。オペ
アンプ５ａのゲインは、｛１＋（Ｒ１４／Ｒ１５）｝で
決定される。イネーブル信号ｅｎがＨレベルの時に、オ
ペアンプ５ａは非作動状態となる。つまり、オペアンプ
５ａの出力がハイ・インピーダンスとなり、ＩＣとして
は消費電流が１／１０となる。
【００３６】また、出力バッファ６は、イネーブル機能
付オペアンプ６ａを中心とする回路から構成されてい
る。オペアンプ６ａのゲインは、｛１＋（Ｒ２１／Ｒ２
２）｝で決定される。イネーブル信号ｅｎがＨレベルの
時に、オペアンプ６ａは非作動状態となる。つまり、オ
ペアンプ６ａの出力がハイ・インピーダンスとなり、Ｉ
Ｃとしては消費電流が１／１０となる。
付オペアンプ６ａを中心とする回路から構成されてい
る。オペアンプ６ａのゲインは、｛１＋（Ｒ２１／Ｒ２
２）｝で決定される。イネーブル信号ｅｎがＨレベルの
時に、オペアンプ６ａは非作動状態となる。つまり、オ
ペアンプ６ａの出力がハイ・インピーダンスとなり、Ｉ
Ｃとしては消費電流が１／１０となる。
【００３７】スイッチ３は、ビデオ端子１が他の機器の
ビデオ入力回路１００に接続された際には、出力バッフ
ァ６側に切り替えられ、ビデオ端子１が他の機器のビデ
オ出力回路２００に接続された際には、入力バッファ５
側に切り替えられる。スイッチ３の切り替えは、抵抗Ｒ
１〜Ｒ４、ダイオードＤ１、コンデンサＣ１およびスイ
ッチングトランジスタＴｒ１からなる切り替え制御回路
によって制御される。
ビデオ入力回路１００に接続された際には、出力バッフ
ァ６側に切り替えられ、ビデオ端子１が他の機器のビデ
オ出力回路２００に接続された際には、入力バッファ５
側に切り替えられる。スイッチ３の切り替えは、抵抗Ｒ
１〜Ｒ４、ダイオードＤ１、コンデンサＣ１およびスイ
ッチングトランジスタＴｒ１からなる切り替え制御回路
によって制御される。
【００３８】このビデオ入出力回路では、オペアンプ５
ａ、６ａのイネーブル信号ｅｎを制御するために、上記
スイッチングトラインジスタＴｒ１の他、スイッチング
トラインジスタＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５が設け
られている。
ａ、６ａのイネーブル信号ｅｎを制御するために、上記
スイッチングトラインジスタＴｒ１の他、スイッチング
トラインジスタＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５が設け
られている。
【００３９】以下、ビデオ入出力回路の動作を、次の３
つの状態に分けて説明する。
つの状態に分けて説明する。
【００４０】（１）ビデオ端子１内のスイッチ１ａがオ
フの場合 （２）ビデオ端子１が他の機器のビデオ出力回路２００
に接続されている場合 （３）ビデオ端子１が他の機器のビデオ入力回路１００
に接続されている場合
フの場合 （２）ビデオ端子１が他の機器のビデオ出力回路２００
に接続されている場合 （３）ビデオ端子１が他の機器のビデオ入力回路１００
に接続されている場合
【００４１】〔２−１〕ビデオ端子１内のスイッチ１ａ
がオフの場合についての説明
がオフの場合についての説明
【００４２】この場合、スイッチングトランジスタＴｒ
１のベースには、電圧が印加されないため、スイッチン
グトランジスタＴｒ１はオフとなる。このため、スイッ
チ３は出力バッファ６側に接続されている。
１のベースには、電圧が印加されないため、スイッチン
グトランジスタＴｒ１はオフとなる。このため、スイッ
チ３は出力バッファ６側に接続されている。
【００４３】ビデオ端子１内のスイッチ１ａがオフの場
合には、スイッチングトラインジスタＴｒ５のベース
に、抵抗Ｒ１、Ｒ９およびＲ１１から構成される分圧回
路の出力が印加されるので、スイッチングトラインジス
タＴｒ５がオンとなる。スイッチングトラインジスタＴ
ｒ５のコレクタ電圧はＬレベルとなる。
合には、スイッチングトラインジスタＴｒ５のベース
に、抵抗Ｒ１、Ｒ９およびＲ１１から構成される分圧回
路の出力が印加されるので、スイッチングトラインジス
タＴｒ５がオンとなる。スイッチングトラインジスタＴ
ｒ５のコレクタ電圧はＬレベルとなる。
【００４４】スイッチングトランジスタＴｒ１がオフと
なっているため、スイッチングトランジスタＴｒ３のベ
ースに抵抗Ｒ４およびＲ２３から構成される分圧回路の
出力が印加されるので、スイッチングトランジスタＴｒ
３はオンとなる。スイッチングトランジスタＴｒ３がオ
ンとなるため、スイッチングトランジスタＴｒ４はオフ
となり、オペアンプ５ａに対するイネーブル信号ｅｎは
Ｈレベルとなる。したがって、オペアンプ５ａは非作動
状態となる。
なっているため、スイッチングトランジスタＴｒ３のベ
ースに抵抗Ｒ４およびＲ２３から構成される分圧回路の
出力が印加されるので、スイッチングトランジスタＴｒ
３はオンとなる。スイッチングトランジスタＴｒ３がオ
ンとなるため、スイッチングトランジスタＴｒ４はオフ
となり、オペアンプ５ａに対するイネーブル信号ｅｎは
Ｈレベルとなる。したがって、オペアンプ５ａは非作動
状態となる。
【００４５】スイッチングトランジスタＴｒ２は、その
バイアス回路を構成する抵抗Ｒ１７、Ｒ１８、Ｒ１９の
抵抗値により、スイッチングトランジスタＴｒ５および
スイッチングトランジスタＴｒ１が共にオフのときの
み、オンするようになっている。この場合には、スイッ
チングトランジスタＴｒ５がオンとなっているため、ス
イッチングトランジスタＴｒ２はオフとなる。この結
果、オペアンプ６ａに対するイネーブル信号ｅｎはＨレ
ベルとなる。したがって、オペアンプ６ａは非作動状態
となる。
バイアス回路を構成する抵抗Ｒ１７、Ｒ１８、Ｒ１９の
抵抗値により、スイッチングトランジスタＴｒ５および
スイッチングトランジスタＴｒ１が共にオフのときの
み、オンするようになっている。この場合には、スイッ
チングトランジスタＴｒ５がオンとなっているため、ス
イッチングトランジスタＴｒ２はオフとなる。この結
果、オペアンプ６ａに対するイネーブル信号ｅｎはＨレ
ベルとなる。したがって、オペアンプ６ａは非作動状態
となる。
【００４６】〔２−２〕ビデオ端子１が他の機器のビデ
オ出力回路２００に接続されている場合についての説明
オ出力回路２００に接続されている場合についての説明
【００４７】この場合には、ビデオ端子１内のスイッチ
１ａがオンとなる。ただし、ビデオ端子１には、他の機
器のビデオ入力回路１００の終端抵抗１０２は接続され
ていない。
１ａがオンとなる。ただし、ビデオ端子１には、他の機
器のビデオ入力回路１００の終端抵抗１０２は接続され
ていない。
【００４８】この場合には、抵抗Ｒ９および抵抗Ｒ１１
の直列回路に対して並列に、ダイオードＤ１、抵抗Ｒ２
および抵抗Ｒ３からなる直列回路が接続され、これによ
りスイッチングトランジスタＴｒ５がオフとなる。スイ
ッチングトランジスタＴｒ５のコレクタ電圧はＨレベル
となる。
の直列回路に対して並列に、ダイオードＤ１、抵抗Ｒ２
および抵抗Ｒ３からなる直列回路が接続され、これによ
りスイッチングトランジスタＴｒ５がオフとなる。スイ
ッチングトランジスタＴｒ５のコレクタ電圧はＨレベル
となる。
【００４９】スイッチングトランジスタＴｒ１のベース
には、電圧が印加されるため、スイッチングトランジス
タＴｒ１はオンとなる。このため、スイッチ３は、入力
バッファ５側に接続される。
には、電圧が印加されるため、スイッチングトランジス
タＴｒ１はオンとなる。このため、スイッチ３は、入力
バッファ５側に接続される。
【００５０】スイッチングトランジスタＴｒ１がオンと
なっているため、スイッチングトランジスタＴｒ３のベ
ースに電圧は印加されなくなり、スイッチングトランジ
スタＴｒ３はオフとなる。この結果、スイッチングトラ
ンジスタＴｒ４はオンとなり、オペアンプ５ａに対する
イネーブル信号ｅｎはＬレベルとなり、オペアンプ５ａ
は作動状態となる。したがって、他の機器のビデオ出力
回路２００からビデオ端子１に与えられたビデオ信号
は、コンデンサ（Ｃ２）２、スイッチ３および入力バッ
ファ５を介して内部に供給される。
なっているため、スイッチングトランジスタＴｒ３のベ
ースに電圧は印加されなくなり、スイッチングトランジ
スタＴｒ３はオフとなる。この結果、スイッチングトラ
ンジスタＴｒ４はオンとなり、オペアンプ５ａに対する
イネーブル信号ｅｎはＬレベルとなり、オペアンプ５ａ
は作動状態となる。したがって、他の機器のビデオ出力
回路２００からビデオ端子１に与えられたビデオ信号
は、コンデンサ（Ｃ２）２、スイッチ３および入力バッ
ファ５を介して内部に供給される。
【００５１】一方、スイッチングトランジスタＴｒ２
は、スイッチングトランジスタＴｒ１がオンとなってい
るため、オフとなる。この結果、オペアンプ６ａに対す
るイネーブル信号ｅｎはＨレベルとなり、オペアンプ６
ａは非作動状態となる。
は、スイッチングトランジスタＴｒ１がオンとなってい
るため、オフとなる。この結果、オペアンプ６ａに対す
るイネーブル信号ｅｎはＨレベルとなり、オペアンプ６
ａは非作動状態となる。
【００５２】〔２−３〕ビデオ端子１が他の機器のビデ
オ入力回路１００に接続されている場合についての説明
オ入力回路１００に接続されている場合についての説明
【００５３】この場合には、ビデオ端子１内のスイッチ
１ａがオンとなる。また、ビデオ端子１に他の機器のビ
デオ入力回路１００の終端抵抗が接続される。
１ａがオンとなる。また、ビデオ端子１に他の機器のビ
デオ入力回路１００の終端抵抗が接続される。
【００５４】この場合には、抵抗Ｒ９および抵抗Ｒ１１
の直列回路に対して並列に、ダイオードＤ１、抵抗Ｒ２
および抵抗Ｒ３からなる直列回路が接続されとともに、
ダイオードＤ１、抵抗Ｒ２および抵抗Ｒ３からなる直列
回路に対して７５Ωの終端抵抗１０２が並列に接続され
ることになる。
の直列回路に対して並列に、ダイオードＤ１、抵抗Ｒ２
および抵抗Ｒ３からなる直列回路が接続されとともに、
ダイオードＤ１、抵抗Ｒ２および抵抗Ｒ３からなる直列
回路に対して７５Ωの終端抵抗１０２が並列に接続され
ることになる。
【００５５】これによりスイッチングトラインジスタＴ
ｒ５がオフとなる。スイッチングトラインジスタＴｒ５
のコレクタ電圧はＨレベルとなる。
ｒ５がオフとなる。スイッチングトラインジスタＴｒ５
のコレクタ電圧はＨレベルとなる。
【００５６】また、抵抗Ｒ１、Ｒ２はそれぞれ、７５Ω
に対して２００倍以上の抵抗値（１５ｋΩ以上）に設定
されているため、ビデオ端子１の電位は、ほぼ０Ｖとな
り、スイッチングトランジスタＴｒ１はオフとなる。し
たがって、スイッチ３は出力バッファ６側に接続され
る。
に対して２００倍以上の抵抗値（１５ｋΩ以上）に設定
されているため、ビデオ端子１の電位は、ほぼ０Ｖとな
り、スイッチングトランジスタＴｒ１はオフとなる。し
たがって、スイッチ３は出力バッファ６側に接続され
る。
【００５７】スイッチングトランジスタＴｒ１がオフと
なるので、スイッチングトランジスタＴｒ３のベースに
電圧が印加され、スイッチングトランジスタＴｒ３がオ
ンとなる。この結果、スイッチングトランジスタＴｒ４
はオフとなり、オペアンプ５ａに対するイネーブル信号
ｅｎはＨレベルとなり、オペアンプ５ａは非作動状態と
なる。
なるので、スイッチングトランジスタＴｒ３のベースに
電圧が印加され、スイッチングトランジスタＴｒ３がオ
ンとなる。この結果、スイッチングトランジスタＴｒ４
はオフとなり、オペアンプ５ａに対するイネーブル信号
ｅｎはＨレベルとなり、オペアンプ５ａは非作動状態と
なる。
【００５８】一方、スイッチングトランジスタＴｒ２
は、スイッチングトランジスタＴｒ１およびスイッチン
グトランジスタＴｒ５が共にオフとなるため、オンとな
る。この結果、オペアンプ６ａに対するイネーブル信号
ｅｎはＬレベルとなり、オペアンプ６ａが作動状態とな
る。したがって、出力バッファ６で増幅されたビデオ信
号は、抵抗（Ｒ８）７、スイッチ３、コンデンサ（Ｃ
２）２を介してビデオ端子１に与えられる。
は、スイッチングトランジスタＴｒ１およびスイッチン
グトランジスタＴｒ５が共にオフとなるため、オンとな
る。この結果、オペアンプ６ａに対するイネーブル信号
ｅｎはＬレベルとなり、オペアンプ６ａが作動状態とな
る。したがって、出力バッファ６で増幅されたビデオ信
号は、抵抗（Ｒ８）７、スイッチ３、コンデンサ（Ｃ
２）２を介してビデオ端子１に与えられる。
【００５９】スイッチ３は、以上のように自動的に切り
替えられるが、図２に示すように、使用者が任意に切り
替えれるように、ＣＰＵからスイッチングトランジスタ
Ｔｒ１のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
替えられるが、図２に示すように、使用者が任意に切り
替えれるように、ＣＰＵからスイッチングトランジスタ
Ｔｒ１のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
【００６０】
【発明の効果】この発明によれば、１つのビデオ端子を
入出力で共用できるビデオ入出力回路が実現する。ま
た、この発明によれば、省電力化が図れるビデオ入出力
回路が実現する。
入出力で共用できるビデオ入出力回路が実現する。ま
た、この発明によれば、省電力化が図れるビデオ入出力
回路が実現する。
【図１】ビデオ入出力回路の第１の実施の形態を示す電
気回路図である。
気回路図である。
【図２】ビデオ入出力回路の第２の実施の形態を示す電
気回路図である。
気回路図である。
【図３】従来のビデオ入力回路１００を示す電気回路図
である。
である。
【図４】従来のビデオ出力回路２００を示す電気回路図
である。
である。
１ ビデオ端子 ３ スイッチ ４ バイアス回路 ５ 入力バッファ ６ 出力バッファ Ｔｒ１〜Ｔｒ５ スイッチングトランジスタ
Claims (4)
- 【請求項１】 ビデオ端子にコンデンサを介して半導体
スイッチが接続されており、半導体スイッチに入力バッ
ファおよび出力バッファが接続されており、ビデオ端子
が外部のビデオ出力回路に接続されたときに、半導体ス
イッチを入力バッファ側に接続し、ビデオ端子が外部の
ビデオ入力回路に接続されたときに、半導体スイッチを
出力バッファ側に接続する切り替え制御回路が設けられ
ているビデオ入出力回路。 - 【請求項２】 半導体スイッチと入力バッファとの間
に、半導体スイッチのバイアスを保つための回路が設け
られており、この回路が７５Ω終端抵抗回路を兼用して
いる請求項１に記載のビデオ入出力回路。 - 【請求項３】 切り替え制御回路は、ビデオ端子に外部
のビデオ入力回路の７５Ω終端抵抗が接続されたことを
検出する検出回路と、検出回路の出力に基づいて半導体
スイッチを出力バッファ側に切り替える回路とを備えて
いる請求項１および請求項２のいずれかに記載のビデオ
入出力回路。 - 【請求項４】 ビデオ端子として、ビデオ端子が外部の
ビデオ入力回路またはビデオ出力回路に接続されたとき
にビデオラインとバイアスがかけられた端子とを接続す
る内蔵スイッチを備えているものが用いられており、内
蔵スイッチがオフのときに入力バッファおよび出力バッ
ファを非作動状態とする回路、ビデオ端子が外部のビデ
オ入力回路に接続されたときに、出力バッファを作動状
態とし、入力バッファを非作動状態とする回路およびビ
デオ端子が外部のビデオ出力回路に接続されたときに、
入力バッファを作動状態とし、出力バッファを非作動状
態とする回路が設けられている請求項１、２および３の
いずれかに記載のビデオ入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001054070A JP3813451B2 (ja) | 2001-02-28 | 2001-02-28 | ビデオ入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001054070A JP3813451B2 (ja) | 2001-02-28 | 2001-02-28 | ビデオ入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002262129A true JP2002262129A (ja) | 2002-09-13 |
| JP3813451B2 JP3813451B2 (ja) | 2006-08-23 |
Family
ID=18914456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001054070A Expired - Fee Related JP3813451B2 (ja) | 2001-02-28 | 2001-02-28 | ビデオ入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813451B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084116A (ja) * | 2003-09-04 | 2005-03-31 | Nec Mitsubishi Denki Visual Systems Kk | 映像表示装置 |
| CN111091793A (zh) * | 2018-10-24 | 2020-05-01 | 厦门雅迅网络股份有限公司 | 一种车载倒车视频的输入保护电路及检测方法 |
-
2001
- 2001-02-28 JP JP2001054070A patent/JP3813451B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084116A (ja) * | 2003-09-04 | 2005-03-31 | Nec Mitsubishi Denki Visual Systems Kk | 映像表示装置 |
| JP4527373B2 (ja) * | 2003-09-04 | 2010-08-18 | Ｎｅｃディスプレイソリューションズ株式会社 | 映像表示装置 |
| CN111091793A (zh) * | 2018-10-24 | 2020-05-01 | 厦门雅迅网络股份有限公司 | 一种车载倒车视频的输入保护电路及检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3813451B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813451B2 (ja) | ビデオ入出力回路 | |
| GB2143104A (en) | Shunt regulator for hands free telephone | |
| JP2665885B2 (ja) | 直列通信ポートと光通信ポートの切換制御装置およびその駆動方法 | |
| JPH10155234A (ja) | コンデンサマイクロホンの電源回路 | |
| US5317470A (en) | Control system including a switching circuit for ensuring proper operation when operating power is removed from a portion of the control system | |
| US6553499B1 (en) | Low power circuit for waking from a sleep mode by using a remote power-on signal | |
| JP2000307357A (ja) | プリアンプ回路 | |
| JP4747862B2 (ja) | 映像信号出力回路 | |
| JPH0575030A (ja) | 接地損失保護装置 | |
| JPH0524144Y2 (ja) | ||
| JP4357755B2 (ja) | 信号入力回路 | |
| KR100313509B1 (ko) | 고체촬상소자의 리셋 게이트 바이어싱회로 | |
| US5313115A (en) | Comparator | |
| KR200269381Y1 (ko) | 다중 전력 공급 장치 | |
| KR940002756Y1 (ko) | 스켈치 회로 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| KR200169599Y1 (ko) | 다이오드를 이용한 스위치 입력회로 | |
| JPS633171Y2 (ja) | ||
| JP2001346234A (ja) | メモリ書換回路 | |
| KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
| JP2001037208A (ja) | 電源制御装置 | |
| JP3525480B2 (ja) | 側音低減回路 | |
| JPH07105333A (ja) | Ｉｃカード | |
| JPH10295035A (ja) | 突入電流制限回路 | |
| JPH0934569A (ja) | レギュレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| LAPS | Cancellation because of no payment of annual fees |