JP2002262129A - ビデオ入出力回路 - Google Patents
ビデオ入出力回路Info
- Publication number
- JP2002262129A JP2002262129A JP2001054070A JP2001054070A JP2002262129A JP 2002262129 A JP2002262129 A JP 2002262129A JP 2001054070 A JP2001054070 A JP 2001054070A JP 2001054070 A JP2001054070 A JP 2001054070A JP 2002262129 A JP2002262129 A JP 2002262129A
- Authority
- JP
- Japan
- Prior art keywords
- video
- circuit
- input
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 この発明は、1つのビデオ端子を入出力で共
用できるビデオ入出力回路を提供することを目的とす
る。 【解決手段】 ビデオ入出力回路において、ビデオ端子
にコンデンサを介して半導体スイッチが接続されてお
り、半導体スイッチに入力バッファおよび出力バッファ
が接続されており、ビデオ端子が外部のビデオ出力回路
に接続されたときに、半導体スイッチを入力バッファ側
に接続し、ビデオ端子が外部のビデオ入力回路に接続さ
れたときに、半導体スイッチを出力バッファ側に接続す
る切り替え制御回路が設けられている。
用できるビデオ入出力回路を提供することを目的とす
る。 【解決手段】 ビデオ入出力回路において、ビデオ端子
にコンデンサを介して半導体スイッチが接続されてお
り、半導体スイッチに入力バッファおよび出力バッファ
が接続されており、ビデオ端子が外部のビデオ出力回路
に接続されたときに、半導体スイッチを入力バッファ側
に接続し、ビデオ端子が外部のビデオ入力回路に接続さ
れたときに、半導体スイッチを出力バッファ側に接続す
る切り替え制御回路が設けられている。
Description
【0001】
【発明の属する技術分野】この発明は、ビデオ入出力回
路に関する。
路に関する。
【0002】
【従来の技術】図3は従来のビデオ入力回路100を示
している。
している。
【0003】入力用ビデオ端子101に入力されたビデ
オ信号は、75Ωの終端抵抗102にインピーダンス整
合された後、コンデンサ103を介して入力バッファ1
04に与えられて、増幅される。
オ信号は、75Ωの終端抵抗102にインピーダンス整
合された後、コンデンサ103を介して入力バッファ1
04に与えられて、増幅される。
【0004】図4は従来のビデオ出力回路200を示し
ている。
ている。
【0005】ビデオ信号は、出力バッファ201で増幅
された後、75Ωの抵抗202およびコンデンサ203
を介して、出力用ビデオ端子204に与えられる。
された後、75Ωの抵抗202およびコンデンサ203
を介して、出力用ビデオ端子204に与えられる。
【0006】図3および図4に示すように、従来は、ビ
デオ入力回路およびビデオ出力回路にそれぞれビデオ端
子が必要があった。また、ビデオ端子が使用されていな
い場合にも、ビデオ入力回路およびビデオ出力回路は作
動状態となっている。
デオ入力回路およびビデオ出力回路にそれぞれビデオ端
子が必要があった。また、ビデオ端子が使用されていな
い場合にも、ビデオ入力回路およびビデオ出力回路は作
動状態となっている。
【0007】ICやトランジスタ、抵抗、コンデンサ等
の回路部品は、小型化しているが、汎用の端子類につい
ては接続ケーブルの汎用性の都合上、小型化は進んでい
ない。
の回路部品は、小型化しているが、汎用の端子類につい
ては接続ケーブルの汎用性の都合上、小型化は進んでい
ない。
【0008】ビデオ入力回路やビデオ出力回路では、回
路に比べてビデオ端子の回路基板上における占有面積が
大きく、小型化の妨げになっている。また、ビデオ信号
ラインに使用されるコンデンサは、信号が歪まないよう
にするために容量が必要であり、電解コンデンサが一般
に使用されているが、この電解コンデンサも比較的大き
な基板面積を必要とするため、小型化の妨げになってい
る。
路に比べてビデオ端子の回路基板上における占有面積が
大きく、小型化の妨げになっている。また、ビデオ信号
ラインに使用されるコンデンサは、信号が歪まないよう
にするために容量が必要であり、電解コンデンサが一般
に使用されているが、この電解コンデンサも比較的大き
な基板面積を必要とするため、小型化の妨げになってい
る。
【0009】
【発明が解決しようとする課題】この発明は、1つのビ
デオ端子を入出力で共用できるビデオ入出力回路を提供
することを目的とする。
デオ端子を入出力で共用できるビデオ入出力回路を提供
することを目的とする。
【0010】また、この発明は、省電力化が図れるビデ
オ入出力回路を提供することを目的とする。
オ入出力回路を提供することを目的とする。
【0011】
【課題を解決するための手段】請求項1の発明は、ビデ
オ端子にコンデンサを介して半導体スイッチが接続され
ており、半導体スイッチに入力バッファおよび出力バッ
ファが接続されており、ビデオ端子が外部のビデオ出力
回路に接続されたときに、半導体スイッチを入力バッフ
ァ側に接続し、ビデオ端子が外部のビデオ入力回路に接
続されたときに、半導体スイッチを出力バッファ側に接
続する切り替え制御回路が設けられていることを特徴と
する。
オ端子にコンデンサを介して半導体スイッチが接続され
ており、半導体スイッチに入力バッファおよび出力バッ
ファが接続されており、ビデオ端子が外部のビデオ出力
回路に接続されたときに、半導体スイッチを入力バッフ
ァ側に接続し、ビデオ端子が外部のビデオ入力回路に接
続されたときに、半導体スイッチを出力バッファ側に接
続する切り替え制御回路が設けられていることを特徴と
する。
【0012】請求項2の発明は、請求項1に記載のビデ
オ入出力回路において、半導体スイッチと入力バッファ
との間に、半導体スイッチのバイアスを保つための回路
が設けられており、この回路が75Ω終端抵抗回路を兼
用していることを特徴とする。
オ入出力回路において、半導体スイッチと入力バッファ
との間に、半導体スイッチのバイアスを保つための回路
が設けられており、この回路が75Ω終端抵抗回路を兼
用していることを特徴とする。
【0013】請求項3の発明は、請求項1乃至請求項2
に記載のビデオ入出力回路において、切り替え制御回路
は、ビデオ端子に外部のビデオ入力回路の75Ω終端抵
抗が接続されたことを検出する検出回路と、検出回路の
出力に基づいて半導体スイッチを出力バッファ側に切り
替える回路とを備えていることを特徴とする。
に記載のビデオ入出力回路において、切り替え制御回路
は、ビデオ端子に外部のビデオ入力回路の75Ω終端抵
抗が接続されたことを検出する検出回路と、検出回路の
出力に基づいて半導体スイッチを出力バッファ側に切り
替える回路とを備えていることを特徴とする。
【0014】請求項4の発明は、請求項1乃至請求項3
に記載のビデオ入出力回路において、ビデオ端子とし
て、ビデオ端子が外部のビデオ入力回路またはビデオ出
力回路に接続されたときにビデオラインとバイアスがか
けられた端子とを接続する内蔵スイッチを備えているも
のが用いられており、内蔵スイッチがオフのときに入力
バッファおよび出力バッファを非作動状態とする回路、
ビデオ端子が外部のビデオ入力回路に接続されたとき
に、出力バッファを作動状態とし、入力バッファを非作
動状態とする回路およびビデオ端子が外部のビデオ出力
回路に接続されたときに、入力バッファを作動状態と
し、出力バッファを非作動状態とする回路が設けられて
いることを特徴とする。
に記載のビデオ入出力回路において、ビデオ端子とし
て、ビデオ端子が外部のビデオ入力回路またはビデオ出
力回路に接続されたときにビデオラインとバイアスがか
けられた端子とを接続する内蔵スイッチを備えているも
のが用いられており、内蔵スイッチがオフのときに入力
バッファおよび出力バッファを非作動状態とする回路、
ビデオ端子が外部のビデオ入力回路に接続されたとき
に、出力バッファを作動状態とし、入力バッファを非作
動状態とする回路およびビデオ端子が外部のビデオ出力
回路に接続されたときに、入力バッファを作動状態と
し、出力バッファを非作動状態とする回路が設けられて
いることを特徴とする。
【0015】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。
の実施の形態について説明する。
【0016】〔1〕第1の実施の形態の説明
【0017】図1は、ビデオ入出力回路の第1の実施の
形態を示している。
形態を示している。
【0018】ビデオ端子1は、コンデンサ(C2)2、
C−MOSアナログスイッチICからなるスイッチ3、
スイッチ3のバイアスを保つためのバイアス回路4を介
して入力バッファ5に接続されている。出力バッファ6
は、抵抗(R8)7を介して切替スイッチ3に接続され
ている。
C−MOSアナログスイッチICからなるスイッチ3、
スイッチ3のバイアスを保つためのバイアス回路4を介
して入力バッファ5に接続されている。出力バッファ6
は、抵抗(R8)7を介して切替スイッチ3に接続され
ている。
【0019】他の機器にビデオ信号を出力する際には、
ビデオ端子1はケーブルを介して他の機器のビデオ入力
回路100の入力用ビデオ端子101に接続され、他の
機器からビデオ信号を入力する際には、ビデオ端子1は
ケーブルを介して他の機器のビデオ出力回路200の出
力用ビデオ端子204に接続される。
ビデオ端子1はケーブルを介して他の機器のビデオ入力
回路100の入力用ビデオ端子101に接続され、他の
機器からビデオ信号を入力する際には、ビデオ端子1は
ケーブルを介して他の機器のビデオ出力回路200の出
力用ビデオ端子204に接続される。
【0020】他の機器のビデオ入力回路100は、従来
と同様に、入力用ビデオ端子101、75Ωの終端抵抗
102、コンデンサ103および入力バッファ104か
ら構成されている。他の機器のビデオ出力回路200
は、従来と同様に、出力バッファ201、コンデンサ2
02、抵抗203および出力用ビデオ端子204から構
成されている。
と同様に、入力用ビデオ端子101、75Ωの終端抵抗
102、コンデンサ103および入力バッファ104か
ら構成されている。他の機器のビデオ出力回路200
は、従来と同様に、出力バッファ201、コンデンサ2
02、抵抗203および出力用ビデオ端子204から構
成されている。
【0021】スイッチ3は、常時は、入力バッファ5側
に接続されており、ビデオ端子1が他の機器のビデオ入
力回路100に接続された際には、出力バッファ6側に
切り替えられる。スイッチ3の切り替えは、抵抗R1〜
R4、コンデンサC1およびスイッチングトランジスタ
Tr1からなる切り替え制御回路によって制御される。
スイッチ3の切り替えは、抵抗R1〜R4、コンデンサ
C1およびスイッチングトランジスタTr1からなる切
り替え制御回路によって制御される。
に接続されており、ビデオ端子1が他の機器のビデオ入
力回路100に接続された際には、出力バッファ6側に
切り替えられる。スイッチ3の切り替えは、抵抗R1〜
R4、コンデンサC1およびスイッチングトランジスタ
Tr1からなる切り替え制御回路によって制御される。
スイッチ3の切り替えは、抵抗R1〜R4、コンデンサ
C1およびスイッチングトランジスタTr1からなる切
り替え制御回路によって制御される。
【0022】スイッチ3内の抵抗R5は、C−MOSア
ナログスイッチICから構成されているスイッチ3のオ
ン抵抗を示している。スイッチ3のオン抵抗は通常、3
〜4Ωであるが、技術が進めば、オン抵抗が1Ωクラス
程度のスイッチも開発されると思われる。
ナログスイッチICから構成されているスイッチ3のオ
ン抵抗を示している。スイッチ3のオン抵抗は通常、3
〜4Ωであるが、技術が進めば、オン抵抗が1Ωクラス
程度のスイッチも開発されると思われる。
【0023】バイアス回路4は、電源と接地間に直列接
続された抵抗R6、R7から構成されている。バイアス
回路4は、スイッチ3のバイアスを保つための回路であ
るが、同時に、75Ωの終端抵抗回路をも構成してい
る。
続された抵抗R6、R7から構成されている。バイアス
回路4は、スイッチ3のバイアスを保つための回路であ
るが、同時に、75Ωの終端抵抗回路をも構成してい
る。
【0024】〔1−1〕 ビデオ端子1に他の機器のビ
デオ入力回路100およびビデオ出力回路200が接続
されていない場合、またはビデオ端子1が他の機器のビ
デオ出力回路200に接続された場合の動作の説明
デオ入力回路100およびビデオ出力回路200が接続
されていない場合、またはビデオ端子1が他の機器のビ
デオ出力回路200に接続された場合の動作の説明
【0025】ビデオ端子1に他の機器のビデオ入力回路
100およびビデオ出力回路200が接続されていない
場合、またはビデオ端子1が他の機器のビデオ出力回路
200に接続された場合には、ビデオ端子1の電位は、
ほぼ、抵抗R1、R2、R3で決まる電位となる。この
際、スイッチングトランジスタTr1のベースには、抵
抗R1、抵抗R2、R3の抵抗値に応じて定まる電圧が
印加され、スイッチングトランジスタTr1がオンす
る。スイッチングトランジスタTr1がオンしている場
合には、スイッチ3は入力バッファ側に接続される。
100およびビデオ出力回路200が接続されていない
場合、またはビデオ端子1が他の機器のビデオ出力回路
200に接続された場合には、ビデオ端子1の電位は、
ほぼ、抵抗R1、R2、R3で決まる電位となる。この
際、スイッチングトランジスタTr1のベースには、抵
抗R1、抵抗R2、R3の抵抗値に応じて定まる電圧が
印加され、スイッチングトランジスタTr1がオンす
る。スイッチングトランジスタTr1がオンしている場
合には、スイッチ3は入力バッファ側に接続される。
【0026】このため、ビデオ端子1が他の機器のビデ
オ出力回路200に接続された場合には、他の機器のビ
デオ出力回路200からビデオ端子1に与えられるビデ
オ信号は、コンデンサ(C2)2、スイッチ3および入
力バッファ5を介して内部に供給される。
オ出力回路200に接続された場合には、他の機器のビ
デオ出力回路200からビデオ端子1に与えられるビデ
オ信号は、コンデンサ(C2)2、スイッチ3および入
力バッファ5を介して内部に供給される。
【0027】〔1−2〕 ビデオ端子1が他の機器のビ
デオ入力回路100に接続された場合の動作の説明
デオ入力回路100に接続された場合の動作の説明
【0028】一方、ビデオ端子1が他の機器のビデオ入
力回路100に接続された場合には、抵抗R2、R3に
対して75Ωの終端抵抗102が並列に接続されること
になる。抵抗R2、R3はそれぞれ、75Ωに対して2
00倍以上の抵抗値(15kΩ以上)に設定されている
ため、ビデオ端子1の電位は、ほぼ0Vとなり、スイッ
チングトランジスタTr1がオフする。これにより、ス
イッチ3は出力バッファ6側に切り替えられる。この結
果、出力バッファ6で増幅されたビデオ信号は、抵抗8
R8)7、スイッチ3、コンデンサ(C2)2を介して
ビデオ端子1に与えられる。
力回路100に接続された場合には、抵抗R2、R3に
対して75Ωの終端抵抗102が並列に接続されること
になる。抵抗R2、R3はそれぞれ、75Ωに対して2
00倍以上の抵抗値(15kΩ以上)に設定されている
ため、ビデオ端子1の電位は、ほぼ0Vとなり、スイッ
チングトランジスタTr1がオフする。これにより、ス
イッチ3は出力バッファ6側に切り替えられる。この結
果、出力バッファ6で増幅されたビデオ信号は、抵抗8
R8)7、スイッチ3、コンデンサ(C2)2を介して
ビデオ端子1に与えられる。
【0029】なお、コンデンサC1は、ビデオ信号によ
ってスイッチングトランジスタTr1の動作が不安定に
なるのを防止するために設けられている。
ってスイッチングトランジスタTr1の動作が不安定に
なるのを防止するために設けられている。
【0030】スイッチ3は、以上のように自動的に切り
替えられるが、図1に示すように、使用者が任意に切り
替えれるように、CPUからスイッチングトランジスタ
Tr1のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
替えられるが、図1に示すように、使用者が任意に切り
替えれるように、CPUからスイッチングトランジスタ
Tr1のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
【0031】〔2〕第2の実施の形態の説明
【0032】図2は、ビデオ入出力回路の第2の実施の
形態を示している。
形態を示している。
【0033】ビデオ端子1は、コンデンサ(C2)2、
C−MOSアナログスイッチICからなるスイッチ3、
スイッチ3のバイアスを保つためのバイアス回路4を介
して入力バッファ5に接続されている。出力バッファ6
は、抵抗(R8)7を介して切替スイッチ3に接続され
ている。
C−MOSアナログスイッチICからなるスイッチ3、
スイッチ3のバイアスを保つためのバイアス回路4を介
して入力バッファ5に接続されている。出力バッファ6
は、抵抗(R8)7を介して切替スイッチ3に接続され
ている。
【0034】ビデオ端子1としては、ビデオ端子が外部
のビデオ入力回路またはビデオ出力回路に接続されたと
きにビデオラインとバイアスがかけられた端子とを接続
する内蔵スイッチ1aを備えているものが用いられてい
る。
のビデオ入力回路またはビデオ出力回路に接続されたと
きにビデオラインとバイアスがかけられた端子とを接続
する内蔵スイッチ1aを備えているものが用いられてい
る。
【0035】入力バッファ5は、イネーブル機能付オペ
アンプ5aを中心とする回路から構成されている。オペ
アンプ5aのゲインは、{1+(R14/R15)}で
決定される。イネーブル信号enがHレベルの時に、オ
ペアンプ5aは非作動状態となる。つまり、オペアンプ
5aの出力がハイ・インピーダンスとなり、ICとして
は消費電流が1/10となる。
アンプ5aを中心とする回路から構成されている。オペ
アンプ5aのゲインは、{1+(R14/R15)}で
決定される。イネーブル信号enがHレベルの時に、オ
ペアンプ5aは非作動状態となる。つまり、オペアンプ
5aの出力がハイ・インピーダンスとなり、ICとして
は消費電流が1/10となる。
【0036】また、出力バッファ6は、イネーブル機能
付オペアンプ6aを中心とする回路から構成されてい
る。オペアンプ6aのゲインは、{1+(R21/R2
2)}で決定される。イネーブル信号enがHレベルの
時に、オペアンプ6aは非作動状態となる。つまり、オ
ペアンプ6aの出力がハイ・インピーダンスとなり、I
Cとしては消費電流が1/10となる。
付オペアンプ6aを中心とする回路から構成されてい
る。オペアンプ6aのゲインは、{1+(R21/R2
2)}で決定される。イネーブル信号enがHレベルの
時に、オペアンプ6aは非作動状態となる。つまり、オ
ペアンプ6aの出力がハイ・インピーダンスとなり、I
Cとしては消費電流が1/10となる。
【0037】スイッチ3は、ビデオ端子1が他の機器の
ビデオ入力回路100に接続された際には、出力バッフ
ァ6側に切り替えられ、ビデオ端子1が他の機器のビデ
オ出力回路200に接続された際には、入力バッファ5
側に切り替えられる。スイッチ3の切り替えは、抵抗R
1〜R4、ダイオードD1、コンデンサC1およびスイ
ッチングトランジスタTr1からなる切り替え制御回路
によって制御される。
ビデオ入力回路100に接続された際には、出力バッフ
ァ6側に切り替えられ、ビデオ端子1が他の機器のビデ
オ出力回路200に接続された際には、入力バッファ5
側に切り替えられる。スイッチ3の切り替えは、抵抗R
1〜R4、ダイオードD1、コンデンサC1およびスイ
ッチングトランジスタTr1からなる切り替え制御回路
によって制御される。
【0038】このビデオ入出力回路では、オペアンプ5
a、6aのイネーブル信号enを制御するために、上記
スイッチングトラインジスタTr1の他、スイッチング
トラインジスタTr2、Tr3、Tr4、Tr5が設け
られている。
a、6aのイネーブル信号enを制御するために、上記
スイッチングトラインジスタTr1の他、スイッチング
トラインジスタTr2、Tr3、Tr4、Tr5が設け
られている。
【0039】以下、ビデオ入出力回路の動作を、次の3
つの状態に分けて説明する。
つの状態に分けて説明する。
【0040】(1)ビデオ端子1内のスイッチ1aがオ
フの場合 (2)ビデオ端子1が他の機器のビデオ出力回路200
に接続されている場合 (3)ビデオ端子1が他の機器のビデオ入力回路100
に接続されている場合
フの場合 (2)ビデオ端子1が他の機器のビデオ出力回路200
に接続されている場合 (3)ビデオ端子1が他の機器のビデオ入力回路100
に接続されている場合
【0041】〔2−1〕ビデオ端子1内のスイッチ1a
がオフの場合についての説明
がオフの場合についての説明
【0042】この場合、スイッチングトランジスタTr
1のベースには、電圧が印加されないため、スイッチン
グトランジスタTr1はオフとなる。このため、スイッ
チ3は出力バッファ6側に接続されている。
1のベースには、電圧が印加されないため、スイッチン
グトランジスタTr1はオフとなる。このため、スイッ
チ3は出力バッファ6側に接続されている。
【0043】ビデオ端子1内のスイッチ1aがオフの場
合には、スイッチングトラインジスタTr5のベース
に、抵抗R1、R9およびR11から構成される分圧回
路の出力が印加されるので、スイッチングトラインジス
タTr5がオンとなる。スイッチングトラインジスタT
r5のコレクタ電圧はLレベルとなる。
合には、スイッチングトラインジスタTr5のベース
に、抵抗R1、R9およびR11から構成される分圧回
路の出力が印加されるので、スイッチングトラインジス
タTr5がオンとなる。スイッチングトラインジスタT
r5のコレクタ電圧はLレベルとなる。
【0044】スイッチングトランジスタTr1がオフと
なっているため、スイッチングトランジスタTr3のベ
ースに抵抗R4およびR23から構成される分圧回路の
出力が印加されるので、スイッチングトランジスタTr
3はオンとなる。スイッチングトランジスタTr3がオ
ンとなるため、スイッチングトランジスタTr4はオフ
となり、オペアンプ5aに対するイネーブル信号enは
Hレベルとなる。したがって、オペアンプ5aは非作動
状態となる。
なっているため、スイッチングトランジスタTr3のベ
ースに抵抗R4およびR23から構成される分圧回路の
出力が印加されるので、スイッチングトランジスタTr
3はオンとなる。スイッチングトランジスタTr3がオ
ンとなるため、スイッチングトランジスタTr4はオフ
となり、オペアンプ5aに対するイネーブル信号enは
Hレベルとなる。したがって、オペアンプ5aは非作動
状態となる。
【0045】スイッチングトランジスタTr2は、その
バイアス回路を構成する抵抗R17、R18、R19の
抵抗値により、スイッチングトランジスタTr5および
スイッチングトランジスタTr1が共にオフのときの
み、オンするようになっている。この場合には、スイッ
チングトランジスタTr5がオンとなっているため、ス
イッチングトランジスタTr2はオフとなる。この結
果、オペアンプ6aに対するイネーブル信号enはHレ
ベルとなる。したがって、オペアンプ6aは非作動状態
となる。
バイアス回路を構成する抵抗R17、R18、R19の
抵抗値により、スイッチングトランジスタTr5および
スイッチングトランジスタTr1が共にオフのときの
み、オンするようになっている。この場合には、スイッ
チングトランジスタTr5がオンとなっているため、ス
イッチングトランジスタTr2はオフとなる。この結
果、オペアンプ6aに対するイネーブル信号enはHレ
ベルとなる。したがって、オペアンプ6aは非作動状態
となる。
【0046】〔2−2〕ビデオ端子1が他の機器のビデ
オ出力回路200に接続されている場合についての説明
オ出力回路200に接続されている場合についての説明
【0047】この場合には、ビデオ端子1内のスイッチ
1aがオンとなる。ただし、ビデオ端子1には、他の機
器のビデオ入力回路100の終端抵抗102は接続され
ていない。
1aがオンとなる。ただし、ビデオ端子1には、他の機
器のビデオ入力回路100の終端抵抗102は接続され
ていない。
【0048】この場合には、抵抗R9および抵抗R11
の直列回路に対して並列に、ダイオードD1、抵抗R2
および抵抗R3からなる直列回路が接続され、これによ
りスイッチングトランジスタTr5がオフとなる。スイ
ッチングトランジスタTr5のコレクタ電圧はHレベル
となる。
の直列回路に対して並列に、ダイオードD1、抵抗R2
および抵抗R3からなる直列回路が接続され、これによ
りスイッチングトランジスタTr5がオフとなる。スイ
ッチングトランジスタTr5のコレクタ電圧はHレベル
となる。
【0049】スイッチングトランジスタTr1のベース
には、電圧が印加されるため、スイッチングトランジス
タTr1はオンとなる。このため、スイッチ3は、入力
バッファ5側に接続される。
には、電圧が印加されるため、スイッチングトランジス
タTr1はオンとなる。このため、スイッチ3は、入力
バッファ5側に接続される。
【0050】スイッチングトランジスタTr1がオンと
なっているため、スイッチングトランジスタTr3のベ
ースに電圧は印加されなくなり、スイッチングトランジ
スタTr3はオフとなる。この結果、スイッチングトラ
ンジスタTr4はオンとなり、オペアンプ5aに対する
イネーブル信号enはLレベルとなり、オペアンプ5a
は作動状態となる。したがって、他の機器のビデオ出力
回路200からビデオ端子1に与えられたビデオ信号
は、コンデンサ(C2)2、スイッチ3および入力バッ
ファ5を介して内部に供給される。
なっているため、スイッチングトランジスタTr3のベ
ースに電圧は印加されなくなり、スイッチングトランジ
スタTr3はオフとなる。この結果、スイッチングトラ
ンジスタTr4はオンとなり、オペアンプ5aに対する
イネーブル信号enはLレベルとなり、オペアンプ5a
は作動状態となる。したがって、他の機器のビデオ出力
回路200からビデオ端子1に与えられたビデオ信号
は、コンデンサ(C2)2、スイッチ3および入力バッ
ファ5を介して内部に供給される。
【0051】一方、スイッチングトランジスタTr2
は、スイッチングトランジスタTr1がオンとなってい
るため、オフとなる。この結果、オペアンプ6aに対す
るイネーブル信号enはHレベルとなり、オペアンプ6
aは非作動状態となる。
は、スイッチングトランジスタTr1がオンとなってい
るため、オフとなる。この結果、オペアンプ6aに対す
るイネーブル信号enはHレベルとなり、オペアンプ6
aは非作動状態となる。
【0052】〔2−3〕ビデオ端子1が他の機器のビデ
オ入力回路100に接続されている場合についての説明
オ入力回路100に接続されている場合についての説明
【0053】この場合には、ビデオ端子1内のスイッチ
1aがオンとなる。また、ビデオ端子1に他の機器のビ
デオ入力回路100の終端抵抗が接続される。
1aがオンとなる。また、ビデオ端子1に他の機器のビ
デオ入力回路100の終端抵抗が接続される。
【0054】この場合には、抵抗R9および抵抗R11
の直列回路に対して並列に、ダイオードD1、抵抗R2
および抵抗R3からなる直列回路が接続されとともに、
ダイオードD1、抵抗R2および抵抗R3からなる直列
回路に対して75Ωの終端抵抗102が並列に接続され
ることになる。
の直列回路に対して並列に、ダイオードD1、抵抗R2
および抵抗R3からなる直列回路が接続されとともに、
ダイオードD1、抵抗R2および抵抗R3からなる直列
回路に対して75Ωの終端抵抗102が並列に接続され
ることになる。
【0055】これによりスイッチングトラインジスタT
r5がオフとなる。スイッチングトラインジスタTr5
のコレクタ電圧はHレベルとなる。
r5がオフとなる。スイッチングトラインジスタTr5
のコレクタ電圧はHレベルとなる。
【0056】また、抵抗R1、R2はそれぞれ、75Ω
に対して200倍以上の抵抗値(15kΩ以上)に設定
されているため、ビデオ端子1の電位は、ほぼ0Vとな
り、スイッチングトランジスタTr1はオフとなる。し
たがって、スイッチ3は出力バッファ6側に接続され
る。
に対して200倍以上の抵抗値(15kΩ以上)に設定
されているため、ビデオ端子1の電位は、ほぼ0Vとな
り、スイッチングトランジスタTr1はオフとなる。し
たがって、スイッチ3は出力バッファ6側に接続され
る。
【0057】スイッチングトランジスタTr1がオフと
なるので、スイッチングトランジスタTr3のベースに
電圧が印加され、スイッチングトランジスタTr3がオ
ンとなる。この結果、スイッチングトランジスタTr4
はオフとなり、オペアンプ5aに対するイネーブル信号
enはHレベルとなり、オペアンプ5aは非作動状態と
なる。
なるので、スイッチングトランジスタTr3のベースに
電圧が印加され、スイッチングトランジスタTr3がオ
ンとなる。この結果、スイッチングトランジスタTr4
はオフとなり、オペアンプ5aに対するイネーブル信号
enはHレベルとなり、オペアンプ5aは非作動状態と
なる。
【0058】一方、スイッチングトランジスタTr2
は、スイッチングトランジスタTr1およびスイッチン
グトランジスタTr5が共にオフとなるため、オンとな
る。この結果、オペアンプ6aに対するイネーブル信号
enはLレベルとなり、オペアンプ6aが作動状態とな
る。したがって、出力バッファ6で増幅されたビデオ信
号は、抵抗(R8)7、スイッチ3、コンデンサ(C
2)2を介してビデオ端子1に与えられる。
は、スイッチングトランジスタTr1およびスイッチン
グトランジスタTr5が共にオフとなるため、オンとな
る。この結果、オペアンプ6aに対するイネーブル信号
enはLレベルとなり、オペアンプ6aが作動状態とな
る。したがって、出力バッファ6で増幅されたビデオ信
号は、抵抗(R8)7、スイッチ3、コンデンサ(C
2)2を介してビデオ端子1に与えられる。
【0059】スイッチ3は、以上のように自動的に切り
替えられるが、図2に示すように、使用者が任意に切り
替えれるように、CPUからスイッチングトランジスタ
Tr1のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
替えられるが、図2に示すように、使用者が任意に切り
替えれるように、CPUからスイッチングトランジスタ
Tr1のベースに使用者によって設定されたモードに応
じて切り替え電圧を付与するようにしてもよい。
【0060】
【発明の効果】この発明によれば、1つのビデオ端子を
入出力で共用できるビデオ入出力回路が実現する。ま
た、この発明によれば、省電力化が図れるビデオ入出力
回路が実現する。
入出力で共用できるビデオ入出力回路が実現する。ま
た、この発明によれば、省電力化が図れるビデオ入出力
回路が実現する。
【図1】ビデオ入出力回路の第1の実施の形態を示す電
気回路図である。
気回路図である。
【図2】ビデオ入出力回路の第2の実施の形態を示す電
気回路図である。
気回路図である。
【図3】従来のビデオ入力回路100を示す電気回路図
である。
である。
【図4】従来のビデオ出力回路200を示す電気回路図
である。
である。
1 ビデオ端子 3 スイッチ 4 バイアス回路 5 入力バッファ 6 出力バッファ Tr1〜Tr5 スイッチングトランジスタ
Claims (4)
- 【請求項1】 ビデオ端子にコンデンサを介して半導体
スイッチが接続されており、半導体スイッチに入力バッ
ファおよび出力バッファが接続されており、ビデオ端子
が外部のビデオ出力回路に接続されたときに、半導体ス
イッチを入力バッファ側に接続し、ビデオ端子が外部の
ビデオ入力回路に接続されたときに、半導体スイッチを
出力バッファ側に接続する切り替え制御回路が設けられ
ているビデオ入出力回路。 - 【請求項2】 半導体スイッチと入力バッファとの間
に、半導体スイッチのバイアスを保つための回路が設け
られており、この回路が75Ω終端抵抗回路を兼用して
いる請求項1に記載のビデオ入出力回路。 - 【請求項3】 切り替え制御回路は、ビデオ端子に外部
のビデオ入力回路の75Ω終端抵抗が接続されたことを
検出する検出回路と、検出回路の出力に基づいて半導体
スイッチを出力バッファ側に切り替える回路とを備えて
いる請求項1および請求項2のいずれかに記載のビデオ
入出力回路。 - 【請求項4】 ビデオ端子として、ビデオ端子が外部の
ビデオ入力回路またはビデオ出力回路に接続されたとき
にビデオラインとバイアスがかけられた端子とを接続す
る内蔵スイッチを備えているものが用いられており、内
蔵スイッチがオフのときに入力バッファおよび出力バッ
ファを非作動状態とする回路、ビデオ端子が外部のビデ
オ入力回路に接続されたときに、出力バッファを作動状
態とし、入力バッファを非作動状態とする回路およびビ
デオ端子が外部のビデオ出力回路に接続されたときに、
入力バッファを作動状態とし、出力バッファを非作動状
態とする回路が設けられている請求項1、2および3の
いずれかに記載のビデオ入出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001054070A JP3813451B2 (ja) | 2001-02-28 | 2001-02-28 | ビデオ入出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001054070A JP3813451B2 (ja) | 2001-02-28 | 2001-02-28 | ビデオ入出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002262129A true JP2002262129A (ja) | 2002-09-13 |
JP3813451B2 JP3813451B2 (ja) | 2006-08-23 |
Family
ID=18914456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001054070A Expired - Fee Related JP3813451B2 (ja) | 2001-02-28 | 2001-02-28 | ビデオ入出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3813451B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005084116A (ja) * | 2003-09-04 | 2005-03-31 | Nec Mitsubishi Denki Visual Systems Kk | 映像表示装置 |
CN111091793A (zh) * | 2018-10-24 | 2020-05-01 | 厦门雅迅网络股份有限公司 | 一种车载倒车视频的输入保护电路及检测方法 |
-
2001
- 2001-02-28 JP JP2001054070A patent/JP3813451B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005084116A (ja) * | 2003-09-04 | 2005-03-31 | Nec Mitsubishi Denki Visual Systems Kk | 映像表示装置 |
JP4527373B2 (ja) * | 2003-09-04 | 2010-08-18 | Necディスプレイソリューションズ株式会社 | 映像表示装置 |
CN111091793A (zh) * | 2018-10-24 | 2020-05-01 | 厦门雅迅网络股份有限公司 | 一种车载倒车视频的输入保护电路及检测方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3813451B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3813451B2 (ja) | ビデオ入出力回路 | |
GB2143104A (en) | Shunt regulator for hands free telephone | |
JP2665885B2 (ja) | 直列通信ポートと光通信ポートの切換制御装置およびその駆動方法 | |
JPH10155234A (ja) | コンデンサマイクロホンの電源回路 | |
US5317470A (en) | Control system including a switching circuit for ensuring proper operation when operating power is removed from a portion of the control system | |
US6553499B1 (en) | Low power circuit for waking from a sleep mode by using a remote power-on signal | |
JP2000307357A (ja) | プリアンプ回路 | |
JP4747862B2 (ja) | 映像信号出力回路 | |
JPH0575030A (ja) | 接地損失保護装置 | |
JPH0524144Y2 (ja) | ||
JP4357755B2 (ja) | 信号入力回路 | |
KR100313509B1 (ko) | 고체촬상소자의 리셋 게이트 바이어싱회로 | |
US5313115A (en) | Comparator | |
KR200269381Y1 (ko) | 다중 전력 공급 장치 | |
KR940002756Y1 (ko) | 스켈치 회로 | |
JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
KR200169599Y1 (ko) | 다이오드를 이용한 스위치 입력회로 | |
JPS633171Y2 (ja) | ||
JP2001346234A (ja) | メモリ書換回路 | |
KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
JP2001037208A (ja) | 電源制御装置 | |
JP3525480B2 (ja) | 側音低減回路 | |
JPH07105333A (ja) | Icカード | |
JPH10295035A (ja) | 突入電流制限回路 | |
JPH0934569A (ja) | レギュレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
LAPS | Cancellation because of no payment of annual fees |