JPS633171Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、電子機器が動作状態のまま、これの
コネクタに対して着脱されるプリント回路板の改
良に関するものである。

かかるプリント回路板においては、電子機器の
コネクタへ装着されて使用されるものとなつてい
るが、電子機器が動作状態のまま保守、点検等の
目的により着脱される場合、コネクタの接触片群
とプリント回路板の端子群との接触または開放時
点が不整一となつており、これに起因して不必要
な誤信号が電子機器へ与えられ、電子機器の動作
に異状を生ずるおそれを来している。

この対策としては、第１図に示すものが提案さ
れており、プリント回路板をコネクタに対して着
脱する際、誤信号を電子機器へ与えることを阻止
している。

すなわち、第１図においては、プリント回路板
PCのコネクタCNへ挿入される端子P₁〜P_o中、
制御端子P₁を最も短く形成し、かつ、電源端子
P₂をこれよりも若干長く形成すると共に、制御
端子P₃、信号用端子P₄〜P_o-1および共通端子P_o
を最も長く形成しており、各信号用端子P₄〜P_o-1
には、NANDゲートG₁〜G_iの出力を接続し、内
部の信号L₁〜L_iがNANDゲートG₁〜G_iを介して
送出されるものとしている。

また、NANDゲートG₁〜G_iの入力には、トラ
ンジスタQ₁〜Q_iのコレクタが接続され、これの
オンによりNANDゲートG₁〜G_iをオフ状態にす
るものとなつている。

一方、コネクタCNの接触片J₁およびJ_oは、共
通電位へ接続され、接触片J₂，J₃は電源＋Ｖへ接
続されており、各接触片J₁〜J_oは共に同一長のも
のが用いられている。

このため、コネクタCNへプリント回路板PCを
装着する際は、まず端子P₃〜P_oが接触片J₃〜J_oと
接触するが、このとき、制御端子P₃から電源＋
Ｖが与えられると共に、端子P_oから共通電位が
与えられるため、トランジスタQ₁〜Q_iのベース
へ抵抗器R_cおよびR₁〜R_iを介して順方向バイア
スが印加され、トランジスタQ₁〜Q_iがオン状態
となり、これによつて、NANDゲートG₁〜G_iが
オフ状態となるため、接触片J₄〜J_o-1から信号S₁
〜S_iが送出されない。

続いて、更にプリント回路板PCをコネクタCN
へ挿入すれば、電源端子P₂が接触片J₂と接触し、
NANDゲートG₁〜G_i等の各回路が動作状態とな
るものの、トランジスタQ₁〜Q_iがオン状態を維
持するため、NANDゲートG₁〜G_iはオフ状態で
あり、信号S₁〜S_iが送出されない。

また、プリント回路板PCをコネクタCNへ完全
に挿入すると、制御端子P₁も接触片J₁と接触し、
共通電位が接続され、抵抗器R_bを介して電源端
子P₂から与えられているバツフア増幅器Ａの入
力電圧を共通電位とするため、同増幅器Ａの出力
も共通電位となり、これによつてトランジスタ
Q₁〜Q_iがオフへ転じ、NANDゲートG₁〜G_iがオ
ン状態となることにより、信号L₁〜L_iが信号S₁〜
S_iとして送出される。

なお、コネクタCNからプリント回路板PCを脱
去する場合は、前述と逆順位の動作が行なわれ、
まず、NANDゲートG₁〜G_iがオフとなつてから、
端子P₃〜P_oが開放状態となるため、信号S₁〜S_iの
送出が切断された後にプリント回路板PCが脱去
される。

したがつて、プリント回路板PCのコネクタCN
に対する着脱に際し、誤信号の送出されることが
阻止される。

しかし、第１図の構成による場合は、制御端子
P₁，P₃および電源端子P₂に対し、共通端子P_oが
プリント回路板PCの端縁における反対側へ配さ
れているため、若し、プリント回路板PCがコネ
クタCNに対して傾斜状に着脱された場合、端子
P₁〜P₃側は接触片J₁〜J₃と接触するが、共通端子
P_oは接触片J_oと未接触になる状態が出現するた
め、電源端子P₂からの電源＋Ｖがプリント回路
板PC内の各回路を介して信号用端子P₄〜P_o-1へ
現われ、これが誤信号として送出される欠点を生
じている。

本考案は、従来のかかる欠点を一挙に解消する
目的を有し、プリント回路板がコネクタに対し傾
斜状に着脱されても、絶対に誤信号を送出するこ
とのない極めて効果的な、プリント回路板を提供
するものである。

以下、実施例を示す第２図以降により本考案の
詳細を説明する。

第２図は全構成を示す図であり、プリント回路
板PCのコネクタCNへ挿入される端子P₁〜P_o中、
信号用端子P₃〜P_o-2および共通端子P_o-1が最も長
く形成されているのに対し、制御用電源端子P₂
が信号用端子P₃〜P_o-2および共通端子P_o-1よりも
短く形成されているうえ、電源端子P₁が制御用
電源端子P₂の近傍へこれよりも更に短く形成さ
れていると共に、制御端子P_oが電源端子P₁とほ
ぼ同一長として形成されており、各信号用端子
P₃〜P_o-2には、ゲート回路として用いるNAND
ゲートG₁〜G_iの出力が接続され、これらの電源
端子V_ccには、制御用電源端子P₂からの電源を電
源電圧として印加するための、抵抗器R₁₁および
コンデンサC₁₁からなる時定数回路の出力が接続
されており、この出力には、電源端子P₁が接続
されている。

一方、コネクタCNの各同一長として形成され
た接触片J₁〜J_o中、接触片J₁，J₂には電源＋Ｖが
接続されていると共に、接触片J_o-1，J_oには共通
電位が接続されている。

このため、コネクタCMに対するプリント回路
板PCの装着時には、まず、信号用端子P₃〜P_o-2
と共通端子P_o-1とが接触片J₃〜J_o-1へ接触する
が、このときには、電源端子P₁が接触片J₁と未だ
接触せず、プリント回路板PC側には電源＋Ｖが
印加されておらないため、信号S₁〜S_iの送出が行
なわれない。

ついで、更にプリント回路板PCをコネクタCN
へ挿入すれば、制御用電源端子P₂が接触片J₂と接
触し、電源電圧＋Ｖが、抵抗器R₁₂を介し制御回
路としてのトランジスタＱのベースへ印加され、
トランジスタＱがオンとなる。

また、このときには、抵抗器R₁₁とコンデンサ
C₁₁との時定数に応じてNANDゲートG₁〜G_iの電
源電圧が次第に上昇し、この間においてNAND
ゲートG₁〜G_iがトランジスタＱのオンにしたが
いオフ状態となるため、信号S₁〜S_iの送出が阻止
される。

プリント回路板PCがコネクタCNへ完全に装着
されると、電源端子P₁および制御端子P_oが接触
片J₁およびJ_oへ接触し、NANDゲートG₁〜G_iへ
電源電圧＋Ｖが正規に与えられると共に、トラン
ジスタＱのベースが共通電位となり、これがオフ
へ転ずるため、NANDゲートG₁〜G_jがオン状態
となり、信号L₁〜L_iが接触片J₄〜J_o-2から信号S₁
〜S_iとして送出される。

以上に対し、コネクタCNからプリント回路板
PCを脱去する際には、前述の動作が逆順位によ
り行なわれるため、電源端子P₁および制御端子
P_oが開放した時点においてNANDゲートG₁〜G_i
がオフ状態となることにより、信号S₁〜S_iの送出
が阻止される。

すなわち、各端子P₁〜P_oの長さを合理的に定
めたうえ、まず、トランジスタＱをオンとしてか
ら、時定数回路の作用により、NANDゲートG₁
〜G_iを徐々に動作状態としているため、装着の過
渡期におけるNANDゲートG₁〜G_iのオフ状態が
保証されるものとなり、誤信号の送出が完全に阻
止される。

また、脱去に際しては、まず、NANDゲート
G₁〜G_iがオフ状態となつてから、電源＋Ｖの印
加が切断されるため、このときにも誤信号が送出
されない。

なお、電源端子P₁と制御用電源端子P₂とを近
傍へ配置しているため、プリント回路板PCをコ
ネクタCNに対し傾斜状に着脱しても、前述の動
作が保証される。

ただし、NANDゲートG₁〜G_iとしては、低電
源電圧においても正規の動作が行なわれるものを
使用する必要があり、SN7438形集積回路等が好
適であり、一例として第３図に示す回路構成のも
のが挙げられる。

すなわち、第３図においては、ダブルエミツタ
トランジスタQ₂₁、トランジスタQ₂₂，Q₂₃、抵抗
器R₂₁〜R₂₃および、保護用のダイオードD₂₁，
D₂₂によりNANDゲートを構成しており、入力
IN・Ａ，IN・Ｂを有し、出力OUTから反転論理
積の信号が得られるものになつていると共に、正
規の電源電圧より低い電源電圧であつても、正常
にNANDゲートとしての機能を呈するものとな
つている。

しかし、NANDゲートG₁〜G_iをANDゲートま
たはインヒビツトゲート等へ置換し、これに応じ
て制御回路の構成を選定しても同様であり、時定
数回路を積分回路の複数段構成としてもよく、あ
るいは、時定数回路および制御回路を各ゲート毎
に設けてもよい等、種々の変形が自在である。

以上の説明により明らかなとおり本考案によれ
ば、コネクタに対し傾斜状にプリント回路板を着
脱しても、誤信号の送出が完全に阻止されるた
め、動作状態のままプリント回路板の着脱を行な
う各種の電子機器において多大な効果が得られ
る。

【図面の簡単な説明】

第１図は従来例の構成図、第２図は本考案の実
施例を示す構成図、第３図は第２図に用いる
NANDゲートの一例を示す回路図である。 PC……プリント回路板、CN……コネクタ、P₁
……電源端子、P₂……制御用電源端子、P₄〜
P_o-2……信号用端子、P_o-1……共通端子、P_o……
制御端子、G₁〜G_i……NANDゲート（ゲート回
路）、R₁₁，R₁₂……抵抗器、C₁₁……コンデンサ、
Ｑ……トランジスタ（制御回路）。

Claims (1)

【実用新案登録請求の範囲】
1. 電子機器が動作状態のまま該電子機器のコネク
   タに対して着脱されるプリント回路板において、
   前記コネクタへ挿入される信号用端子および共通
   端子よりも短く形成された前記コネクタへ挿入さ
   れる制御用電源端子と、該制御用電源端子の近傍
   へ前記制御用端子よりも短く形成された前記コネ
   クタへ挿入される電源端子と、該電源端子とほぼ
   同一長として形成された前記コネクタへ挿入され
   る制御端子と、前記信号用端子へ出力が接続され
   かつ低電源電圧においても正常に動作するゲート
   回路と、該ゲート回路へ前記制御用電源端子から
   の電源を電源電圧として印加しかつ出力側へ前記
   電源端子が接続された時定数回路と、前記制御用
   電源端子からの電圧に応じて前記ゲート回路をオ
   フ状態としかつ前記制御端子からの共通電位に応
   じて前記ゲート回路をオン状態とする制御回路と
   を備えたことを特徴とするプリント回路板。