JPH04648A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子機器、特に主回路基板上に設けられた記憶
手段の記憶内容を主電源の遮断時に所定の電源によりバ
ックアップする電子機器に関するものである。

［従来の技術］ 従来より、各種電子機器、あるいは情報処理機器におい
て、主電源遮断時もメモリ内容を電池などによりバック
アップするメモリバックアップ方式が知られている。

従来のメモリバックアップ方式は、あうがしめハードウ
ェア的に定められたメモリチップをバックアップするも
のである。

［発明が解決しようとする課題］ ところで、情報処理機器などにおいては、マザーボード
に加えて、メモリ増設などの目的でオプションボードを
追加する構成が知られている。

このような構成では、オプションボードの仕様や、増設
メモリ単位の不整合などの理由で、もはやマザーボード
上のメモリが使われなくなり、バックアップする必要が
なくなることがある。

ところが、従来のメモリバックアップ方式ではあらかし
めハードウェア的に定められたメモリチ・ンブのみをバ
ックアップするようになっているので、オプションボー
ドが装着された後も無駄にマザーボード上のメモリをバ
ックアップしつづけることになり、特に、バックアップ
電源として電池を使用する場合にはその寿命などの点で
問題である。

本発明の課題は、以上の問題を解決し、無駄にバックア
ップ電源を消耗、消費することなくメモリバックアップ
を行えるようにすることにある。

［課題を解決するための手段１ 以上の課題を解決するために、本発明においては、主回
路基板上に設けられた記憶手段の記憶内容を主電源の遮
断時に所定の電源によりバックアップす糟いて、前記主
回路基板上の前記記憶手段と置換される記憶手段を持つ
増設ユニットを前記主回路基板に接続するための接続手
段と、この接続手段の接続状態に応じて前記主回路基板
上の前記記憶手段の記憶内容のバックアップの能動化な
いし非能動化を制御する制御手段を設けた構成を採用し
た。

［作　用］ 以上の構成によれば、主回路基板上の記憶手段と置換さ
れる記憶手段を持つ増設ユニットの接続状態に応して主
回路基板上の記憶手段の記憶内容のバックアップの能動
化ないし非能動化を制御することができる。

［実施例］ 以下、図面に示す実施例に基づき、本発明の詳細な説明
する。

実施例１ 第１図（Ａ）、（Ｂ）に本発明を採用した電子機器の構
造を示す。

第１図（Ａ）において符号ｌは、電子機器、情報処理機
器などのマザーボードで不図示のＣＰＵ後述のＲＡＭな
どが搭載される。マザーボード１には、コネクタ１０２
が設けられており、このコネクタ１０２を介して、増設
ボード２を装着できる。増設ボード２には、コネクタ１
０２と結合されるコネクタ２０１が取り付けられている
。

増設ボード２には、マザーボード１上に設けられたＲＡ
Ｍを、増設し、置き換えるためのＲＡＭを搭載している
ものとする。

本実施例では、マザーボードｌに増設ボード２が装着さ
れているかどうかを検出するために、コネクタ１０２の
近傍に、リミットスイッチ１０１を取り付けである。

リミットスイッチ１０１は、第１図（Ｂ）に示すように
、増設ボード２がコネクタ１０２．２０１を介して装着
された場合、増設ボード２に設けられたプラスチック、
金属などからなる操作板２０２によりアクチュエートさ
れる。したがって、リミットスイッチ１０１の出力によ
り、増設ポド２がマザーボード１に装着されているかど
うかを検出することができる。

リミットスイッチ１０１の出力をメモリバックアップ制
御に用いるための制御回路を第２図に示す。

第２図において符号１．２は第１図と同しマザーボード
、増設ボードを示しており、マザーポドｌには機器で標
準的に使用されるＲＡＭ１０４が搭載され、また、増設
ボード２にはその装着時にＲＡＭ１０４と置き換えられ
るＲＡＭ２０３が搭載されている。

また、マザーボード１には主電源（電源電圧■ＣＣ）オ
フ時にＲＡＭ１０４をバックアップするリチウム電池な
どからなるバックアップ電池Ｂ１０３が搭載されている
。バックアップ電池ＢＩＯ３の出力電圧は電源電圧Ｖｃ
ｃよりもわずかに低い値に設定する。

ＲＡＭ１０４は、グイオードＤ］０５．Ｄ］０６を介し
て主電源の電源電圧ＶＣＣ１または、バックアップ電池
ＢＩ０３の電源電圧のいずれかにより駆動される。

バックアップ電池Ｂ１０３の給電路の、グイオ−ドＤ１
０６の前段には、第１図のリミットスイッチ１０１が挿
入されている。リミットスイッチ１０１は、増設ボード
２を装着した場合オフ、増設ボード２を切り離した場合
オンとなるように結線される。

電源電圧Ｖｃｃならびにバックアップ電池Ｂ１０３の出
力は、コネクタ１０２の端子Ｍ１．Ｍ２およびコネクタ
２０１の端子Ｓ１、Ｓ２を介して増設ボード２側に入力
される。

コネクタ２０１の端子Ｓ１、Ｓ２には、ダイオードＤ２
０４、Ｄ２０５のアノードが接続され、これらのダイオ
ードの出力はＲＡＭ２０３の電源端子に接続される。

ＲＡＭ１０４．２０３の接地端子は、マザーボードｌ、
増設ボード２の接地電位にそれぞれ接続され、さらに２
つのボードの接地電位は、コネクタ１０２．２０１の端
子Ｍ３、Ｓ３を介して結合される。

以上の構成によれば、リミットスイッチ１０１は増設ボ
ード２を装着した場合オフ、増設ボード２を切り離した
場合オンとなるように結線されている。

このため、増設ボード２が装着された場合にはマザーボ
ード１上のＲＡＭ１０４のバックアップが停止され、か
わりに増設ボード２のＲＡＭ２０３が主電源投入時には
電源電圧ＶｃｃによりダイオードＤ２０４を介して駆動
され、また、主電源遮断時にはバックアップ電池Ｂ１０
３によりダイオードＤ２０５を介してバックアップされ
る。

一方、増設ボード２が装着されていない場合には、リミ
ットスイッチ１０１がオンとなるので、主電源投入時に
は電源電圧ＶｃｃによりグイオドＤ１０５を介して駆動
され、また、主電源遮断時にはバックアップ電池Ｂ１０
３によりダイオードＤ１０６を介してバックアップされ
る。

従来構成では、リミットスイッチ１０１が設けられてい
ないので、増設ボード２の装着時であっても常時ＲＡＭ
１０４．２０３の双方がバックアップされるが、上記構
成によれば、バックアップが必要なＲＡＭのみがバック
アップされるので、バックアップ電池Ｂ１０３の無駄な
消耗を防止できる。

実施例２ 以上の構成では、マザーボード１上にリミットスイッチ
１０１を取り付けておかなければならないが、このよう
な構成は実装上困難な場合があるこの場合には、第３図
に示すような構成を用いることができる。

第３図の構成では、バックアップ電池Ｂ１０３〜ＲＡＭ
１０４のバックアップ給電路に、ダイオードＤ１０６８
よびリミットスイッチ１０１のかわりにトランジスタＴ
ｒ１０７のエミッターコレクタ回路を挿入しである。ト
ランジスタＴｒ１０７のベースは、抵抗Ｒ１０８を介し
てエミッタを接地されたトランジスタＴｒ　ｌ　０９の
コレクタが接続されている。

トランジスタＴｒ　１０９のベースは、コネクタ１０２
の端子Ｍ４に、また抵抗ＲＩＩＯを介してバックアップ
電池Ｂ１０３の出力端子に接続されている。

一方、コネクタ２０１の端子Ｓ４は、増設ボード２側に
おいて接地電位の端子Ｓ３と接続されている。

その他の構成は、第２図と同じである。

このような構成によれば、増設ボード２が非装着の場合
には、コネクタ１０２の端子Ｍ４はオーブン状態で、ト
ランジスタＴｒ　１０９が抵抗Ｒ１１Ｏを介してバイア
スされて導通し、トランジスタＴｒ１０７も導通状態と
なる。したがって、主電源オフの状態では、ＲＡＭ１０
４はトランジスタＴｒ１０７を介してバックアップされ
る。

一方、増設ボード２を装着すると、増設ボード２のコネ
クタ２０１の端子Ｓ４は端子Ｓ３．コネクタ１０２の端
子Ｍ３を介して接地電位と接続されるので、トランジス
タＴｒ１０９、Ｔｒ１０７はともにオフとなり、主電源
オフ時にはＲＡＭｌ０４はバックアップされず、増設ボ
ード２のＲＡＭ２０３のみがバックアップされる。

実施例３ 以上では、マザーボード１に１枚の増設ボード２を装着
することを考えたが、コンピュータシステムのように、
マザーボード１に複数の増設ポドが装着されることがあ
る。

そこで、第４図に示すような構成により、マザーボード
１上の複数のＲＡＭのバックアップの有無を複数の増設
ボ゛−ドの装着状況に応して選択的に制御することが考
えられる。

第４図では、マザーボード１上に複数のＲＡＭ１０４．
１１４が設けられ、これらの内、ＲＡＭ１０４のバック
アップは第１図および第２図とまったく同様の構成によ
り制御される。

また、マザーボードｌ上には、コネクタ１０２の他に不
図示のコネクタが設けられており、このコネクタの近傍
にはリミットスイッチ１１１が同様に配置されているも
のとする。

このリミットスイッチ１１１は、ＲＡＭ１１４のバック
アップ給電路にダイオードＤ１１６とともに挿入されて
いる。また、ＲＡＭ１１４の主電源は、ダイオードＤ１
１５を介して供給されるにのような構成によれば、リミ
ットスイッチ１０１の近傍のコネクタに増設ボード２を
装着した場合には、ＲＡＭ１０４のバックアップが停止
され、リミットスイッチ１１１の近傍のコネクタに増設
ボード２をＲＡＭ１１４のバックアップが停止される。

したがって、ＲＡＭ１０４を置き換えるか、ＲＡＭ１１
４を置き換えるかに応して、増設ボード２を装着するマ
ザーボードｌ上のコネクタを選択することにより、マザ
ーボードｌ上の対応するＲＡＭの主電源オフ時のバック
アップを停止させることができる。

このような構成では、マザーボードｌ上のどのＲＡＭを
増設ボード２のＲＡＭで置き換えるかに応じて、増設ボ
ード２を装着するマザーボード１上のコネクタをユーザ
、サービスマンに指定することなどによりマザーボード
ｌ上のＲＡＭのバックアップを適切に制御することがで
きる。

実施例４ 第４図の構成は、リミットスイッチを用いたものである
が、この構成にも、第３図のように能動素子を用いた構
成を実施できる。

第５図の場合、ＲＡＭｌ０４のバックアップ給電路のリ
ミットスイッチ１０１およびダイオードＤ１０６は第３
図の場合と同様にトランジスタＴｒ１０７のエミッター
コレクタ回路に変更されており、このトランジスタＴｒ
１０７は、トランジスタＴｒ１０９を介してコネクタ１
０２の端子Ｍ３の状態に応じて制御される。

一方、ＲＡＭ１１４のバックアップ給電路のリミットス
イッチ１１１およびダイオードＤ１１６は、トランジス
タＴｒｌ１７に変更され、このトランジスタＴｒｌ１７
は前記同様の結線によりトランジスタＴｒｌ１９により
制御される。トランジスタＴｒｌ１７は、コネクタ１０
２の端子Ｍ５の状態に応して制御される。

第５図の例では、増設ボード２側でコネクタ２０１の端
子Ｍ４、Ｍ５と接続される端子Ｓ４．Ｓ５はともに接地
電位に接続されている。

このため、図示の増設ボード２をマザーボードｌに装着
すると、トランジスタＴｒ１０７、Ｔｒ１１７がともに
遮断状態となるので、主電源遮断状態では、増設ボード
２例のＲＡＭ２０３のみがバックアップされ、マザーボ
ード１例のＲＡＭｌ０４．１１４のバックアップが停止
される。

このような構成により、マザーボード１上の複数のＲＡ
Ｍのうち適当なもののバックアップを装着される増設ボ
ード２に合わせて選択的に停止させることができる。

さらに、第５図の構成では、増設ボード２例の端子Ｓ４
、Ｓ５を接地するか否かに応じて、マザーボード１例の
ＲＡＭのいずれのバックアップを停止するか否かを制御
することができる。このため、増設ボード２を装着する
コネクタの位置などを限定することなく、マザーボード
１例のＲＡＭのバックアップ状態に合ｈ％端子Ｓ４、な
いしＳ５のいずれかを接地した増設ボード２を供給すれ
ばよいという利点がある。

以上の構成は、各種電子機器に広〈実施できる［発明の
効果］ 以上から明らかなように、本発明によれば、主回路基板
上に設けられた記憶手段の記憶内容を主電源の遮断時に
所定の電源によりバックアップする電子機器において、
前記主回路基板上の前記記憶手段と置換される記憶手段
を持つ増設ユニットを前記主回路基板に接続するため、
の接続手段と、この接続手段の接続状態に応じて前記主
回路基板上の前記記憶手段の記憶内容のバッファ・ンプ
の能動化ないし非能動化を制御する制御手段を設けた構
成を採用しているので、主回路基板上の記憶手段と置換
される記憶手段を持つ増設ユニットの接続状態に応して
主回路基板上の記憶手段の記憶内容のバックアップの能
動化ないし非能動化を制御することができ、たとえば主
回路基板上の記憶手段のバックアップが必要ない場合に
は主回路基板上の記憶手段のバックアップを行わないよ
うにでき、バックアップ電源の無駄な消耗、消費を防止
できるという優れた効果がある。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は本発明を採用した機器の要部の
構成を示した側面図、第２図は第１図の構成とともに用
いられる制御回路のブロック図、第３図〜第５図は異な
る制御回路の構成を示したブロック図である。 ｌ−・マザーボード　　２−・・増設ボード１０１・・
・リミットスイッチ １０２．２０１−・・コネクタ １０３−ｍ−バツクアップ電池 １０４．１１４．２０３−・・ＲＡＭ Ｄ１０５、Ｄ１０６・・・ダイオード Ｄ１１５、Ｄ１１６・−・タイオード Ｄ２０４、Ｄ２０５−・・ダイオード

Claims (1)

1. 【特許請求の範囲】 １）主回路基板上に設けられた記憶手段の記憶内容を主
   電源の遮断時に所定の電源によりバックアップする電子
   機器において、 前記主回路基板上の前記記憶手段と置換される記憶手段
   を持つ増設ユニットを前記主回路基板に接続するための
   接続手段と、 この接続手段の接続状態に応じて前記主回路基板上の前
   記記憶手段の記憶内容のバックアップの能動化ないし非
   能動化を制御する制御手段を設けたことを特徴とする電
   子機器。 ２）前記主回路基板上の前記記憶手段が複数設けられる
   とともに、前記接続手段が主回路基板上に複数設けられ
   、複数の接続手段の接続状態に応じて、複数の記憶手段
   の記憶内容のバックアップの能動化ないし非能動化が選
   択的に制御されることを特徴とする請求項第１項に記載
   の電子機器。