KR200269381Y1 - 다중 전력 공급 장치 - Google Patents

다중 전력 공급 장치 Download PDF

Info

Publication number
KR200269381Y1
KR200269381Y1 KR2020010040355U KR20010040355U KR200269381Y1 KR 200269381 Y1 KR200269381 Y1 KR 200269381Y1 KR 2020010040355 U KR2020010040355 U KR 2020010040355U KR 20010040355 U KR20010040355 U KR 20010040355U KR 200269381 Y1 KR200269381 Y1 KR 200269381Y1
Authority
KR
South Korea
Prior art keywords
voltage
power
converter
fet
output
Prior art date
Application number
KR2020010040355U
Other languages
English (en)
Inventor
손병찬
Original Assignee
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사 filed Critical 엘지전자주식회사
Priority to KR2020010040355U priority Critical patent/KR200269381Y1/ko
Application granted granted Critical
Publication of KR200269381Y1 publication Critical patent/KR200269381Y1/ko

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

본 고안은 다중 전력 공급 장치에 관한 것으로, 특히 FET(Field Effect Transister)와 핫 스왑(Hot swap) 제어기로 전력 시퀀싱(Sequencing) 장치를 구현하여 순차적으로 전력을 공급함으로써, 공급 전원을 안정화 시키고 디바이스의 파손을 방지하며 접속 소자의 크기에 따른 설계의 어려움을 감소시킬 수 있는 전력 공급 장치에 관한 것이다.
종래의 전력 시퀀싱 장치의 경우 커플러와 릴레이에서 물리적인 기계동작이 수행되기에 수명이 한정적이고, 이로 인해 동작 중 에러 발생으로 해당 장치가 훼손될 우려가 많다.
또한, 릴레이의 경우 -48V의 전압을 물리적 접접에 의해 단락시키기 때문에 ON/OFF시 다량의 노이즈 발생으로 인하여 다중 전력 장치에 2차 전압을 공급하는 제 2 DC/DC 변환기의 출력이 불안정하게 되고, 공급 전원을 위해 요구되는 전류의 양에 비례해서 릴레이의 물리적 크기가 커져야 하며 이는 보드 설계시 제약 조건이 된다.
본 고안은 FET와 핫 스왑 제어기를 이용하여 전력 시퀀싱 장치를 구현함으로써, 간단한 디지털 칩을 사용해서 구현이 용이하고 가격 경쟁력이 뛰어날 뿐만 아니라 수명이 영구적이다.
또한, 다중 전력 장치에 2차 전원을 공급하는 제 2 DC/DC 변환기의 용량에 비례해서 FET와 핫 스왑 제어기의 물리적 크기를 증가시킬 필요가 없으므로 보드설계가 용이하며, 핫 스왑 제어기가 제 2 DC/DC 변환기로 인가되는 돌입 전류를 막아주기 때문에 노이즈에 강한 효과가 있다.

Description

다중 전력 공급 장치{Apparatus for Multi Power Supply}
본 고안은 다중 전력 공급 장치에 관한 것으로, 특히 FET(Field Effect Transister)와 핫 스왑(Hot swap) 제어기로 전력 시퀀싱(Sequencing) 장치를 구현하여 순차적으로 전력을 공급함으로써, 공급 전원을 안정화 시키고 디바이스의 파손을 방지하며 접속 소자의 크기에 따른 설계의 어려움을 감소시킬 수 있는 전력 공급 장치에 관한 것이다.
상용 디지털 장치에는 내부 코어(Core)에 1차적으로 1.8V의 전원을 공급한 후에 입출력단(I/O)에 2차적으로 2.5V의 전원을 공급해야 하는 전력 시퀀싱(Sequencing)이 필요한 다중 전력 장치(Multi Power Device) 들이 있다.
이러한 다중 전력 장치에 순차적으로 전력을 공급하는 다중 전력 공급 장치의 전체적인 구성은 첨부된 도면 도 1에 도시된 바와 같이 제 1 DC/DC 변환 기(10)와 제 2 DC/DC 변환기(20), 전력 시퀀싱 장치(30) 및 다중 전력 장치(40)로 이루어진다.
제 1 DC/DC 변환기(10)와 제 2 DC/DC 변환기(20)는 DC -48V의 전압을 입력으로 받아서 각각 DC 1.8V와 DC 2.5V의 전압으로 변환하여 다중 전력 장치(40)로 출력해 주는 모듈로서 전압 입력단(IN)과 전압 출력단(OUT) 및 출력 제어단(PC :Power Control)으로 구성된다.
출력 제어단(PC)은 DC/DC 변환기(10,20)의 출력 전압을 ON/OFF 하는 기능을 하며, 전류는 흐르지 않고 -48V 레벨의 전압만 인가되는데, 상용 제품의 경우 출력 제어단(PC)과 전압 입력단(IN)이 단락이면 출력 전원이 OFF이고, 개방이면 출력 전원이 ON되는 방식이나 또는 출력 제어단(PC)과 전압 입력단(IN)이 개방이면 출력 전원이 OFF이고 단락이면 출력 전원이 ON 되는 방식을 사용한다.
전력 시퀀싱 장치(30)는 LED(Light Emitting Diode)를 이용하여 입력 전압을 감지하는 커플러(31)와 커플러(31)로부터 입력되는 전압을 증폭하여 출력하는 트랜지스터(32) 및 트랜지스터(32)로부터 전압의 입력 유무에 따라 물리적 내부 스위치를 전기적으로 ON/OFF 하는 릴레이(33)로 구성된다.
상기와 같은 구성을 가지는 전력 시퀀싱 시스템의 동작을 상세하게 설명하면 다음과 같다.
먼저, -48V의 전압이 1.8V 용 제 1 DC/DC 변환기(10)에 입력되면 제 1 DC/DC 변환기(10)는 정상적으로 1.8V를 출력하게 되고, 출력 전압 1.8V는 1차적으로 다중 전력 장치(40)의 코어(IN #1)에 인가됨과 동시에 커플러(31)에 인가된다.
커플러(31)는 1.8V의 전압 입력이 없는 상황에서는 트랜지스터(32)로 출력하는 전압이 없지만, 1.8V의 전압이 입력되면 1.8V 레벨의 전압을 트랜지스터(32)로 출력하게 된다.
트랜지스터(32)는 커플러(31)로부터 입력받은 1.8V의 전압을 5V의 전압으로 증폭하여 릴레이(33)로 인가하며, 5V의 전압이 인가된 릴레이(33)는 자성이 활성화되어 내부 스위치가 ON 상태가 되며, 이로 인해 -48V의 전압이 2.5V용 제 2 DC/DC 변환기(20)로 입력되게 된다.
이에, -48V의 전압을 입력받은 2.5V용 제 2 DC/DC 변환기(20)는 정상 동작하여 다중 전력 장치(40)의 입출력부(IN #2)에 2차적으로 2.5V의 전압을 인가하게 된다.
상기와 같은 전력 시퀀싱의 효과는 커플러(31)의 동작시간 15ms와 릴레이(33)의 동작시간 150ms로서 총 165ms 이다. 따라서, 1차적으로 1.8V의 전압이 다중 전력 장치(40)에 인가된 165ms 후에 2차적으로 2.5V의 전압이 인가될 수있다.
그러나, 전술한 바와 같은 전력 시퀀싱 장치의 경우 커플러와 릴레이에서 물리적인 기계동작이 수행되기에 수명이 한정적이고, 이로 인해 동작 중 에러 발생으로 해당 장치가 훼손될 우려가 많다.
또한, 릴레이의 경우 -48V의 전압을 물리적 접접에 의해 단락시키기 때문에 ON/OFF시 다량의 노이즈 발생으로 인하여 다중 전력 장치에 2차 전압을 공급하는 제 2 DC/DC 변환기의 출력이 불안정하게 되고, 공급 전원을 위해 요구되는 전류의 양에 비례해서 릴레이의 물리적 크기가 커져야 하며 이는 보드 설계시 제약 조건이 된다.
본 고안은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, FET와 핫 스왑 제어기를 이용하여 전력 시퀀싱 장치를 구현함으로써, 기존의 물리적인 접속소자를 사용할 경우 접속시 발생할 수 있는 전압 바운싱을 없애 공급 전원을 안정화시키고 기계적 소자의 짧은 수명을 보완하여 해당 장치의 파손을 방지하며 접속소자의 크기에 따른 설계의 어려움을 감소시킬 수 있는 다중 전력 공급 장치를 제공하는데 있다.
도 1은 종래 다중 전력 공급 장치의 구성 블록도.
도 2는 본 고안에 따른 다중 전력 공급 장치의 구성 블록도
도 3은 도 2에 있어, 전력 시퀀싱 장치의 내부 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 제 1 DC/DC 변환기 200 : 제 2 DC/DC 변환기
300 : 전력 시퀀싱 장치 310 : 핫 스왑 제어기
320 : FET 400 : 다중 전력 장치
상술한 바와 같은 목적을 달성하기 위한 본 고안의 특징은, DC/DC 변환기와연동하여 다중 전력 장치에 순차적으로 전력을 공급하는 전력 공급 장치에 있어서,소스로 입력되는 전압을 게이트의 구동에 따라 드레인으로 출력하는 FET와; 상기 다중 전력 장치에 제 1 DC/DC 변환기를 통해 공급되는 1차 전압을 입력으로 받아 상기 FET의 게이트를 구동시켜 소스로 입력되는 전압을 드레인을 통해 제 2 DC/DC 변환기로 출력하게 한 후에, 상기 제 2 DC/DC 변환기의 입력 전압을 상기 다중 전력 장치의 2차 전압으로 출력하게 하는 핫 스왑 제어기를 포함하여 이루어지는 것을 특징으로 하는 다중 전력 공급 장치을 제공하는데 있다.
여기서, 상기 제 2 DC/DC 변환기는, 상기 FET의 드레인을 통해 입력된 전압을 DC 전압으로 변환한 후에 상기 핫 스왑 제어기내 출력 인에이블단의 제어에 따라 DC 변환된 전압을 상기 다중 전력 장치의 입출력단에 2차 전압으로 출력해 주는 것을 특징으로 한다.
나아가, 상기 핫 스왑 제어기는, 상기 제 1 DC/DC 변환기로부터 다중 전력 장치에 1차적으로 공급되는 전압을 입력받는 구동 전압단과; 상기 구동 전압단에 의해 인에이블되어 상기 FET의 소스로 입력되는 전압을 드레인으로 출력하게 하는 게이트단과; 상기 FET의 드레인에 연결되어 드레인에 소스 전압이 입력되면 활성 상태가 되는 드레인단과; 상기 드레인단에 의해 활성화되어 상기 제 2 DC/DC 변환기의 출력 제어단을 인에이블시켜 상기 FET의 드레인을 통해 입력된 전압을 DC 변환하여 상기 다중 전력 장치에 출력하게하는 출력 인에이블단을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 고안에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 고안에 따른 다중 전력 공급 장치의 전체적인 구성은 첨부된 도면 도 2에 도시된 바와 같이 DC -48V의 전압을 입력으로 받아서 각각 DC 1.8V 또는 DC 2.5V의 전압으로 변환해 주는 DC/DC 변환기(100,200)와, 핫 스왑 제어기(310)및 FET(320) 로 구성된 전력 시퀀싱 장치(300)와 전력 시퀀싱이 필요한 다중 전력 장치(400) 로 이루어진다.
DC/DC 변환기(100,200)의 출력 제어단(PC)은, 상용 제품의 경우 출력 제어단(PC)과 전압 입력단(IN)이 단락이면 출력 전원이 OFF이고, 출력 제어단(PC)과 전압 입력단(IN)이 개방이면 출력 전원이 ON되는 방식 또는 출력 제어단(PC)과 전압 입력단(IN)이 개방이면 출력 전원이 OFF이고 단락이면 출력 전원이 ON 되는 방식 중 하나를 사용하여 출력 전원을 ON/OFF 시킨다.
핫 스왑 제어기(310)는 FET(320)와 연동하여 제 2 DC/DC 변환기(200)에 입력되는 -48V 전압의 핫 스왑(Hot swap)을 조절하는 칩으로서, Linear사의 LT1640L 또는 LT1640H로 구현되며, LT1640은 첨부된 도면 도 3과 같이 DC/DC 변환기의 출력 제어단을 인에이블 시키는 출력 인에이블단(PWRGD*/PWRGD), 구동 전압단(OV/UV), 전압 입력단(VEE), 회로 감지단(SENSE), 게이트단(GATE), 드레인단(DRAIN) 및 접지 입력단(VDD)으로 구성된다.
출력 인에이블단은 LT1640L의 PWRGD* 핀 또는 LT1640H의 PWRGD 핀에 의해 구현되는데, PWRGD*(Power Gate Drive) 핀은 드레인단(DRAIN)에 -48V의 전압이 입력되면 -48V 레벨에서 하이 임피던스 상태로 천이하여 제 2 DC/DC 변환기(200)의 출력 제어단(PC)을 인에이블시키고, PWRGD 핀은 드레인단(DRAIN)에 -48V의 전압이 입력되면 하이 임피던스 상태에서 -48V 레벨로 천이하여 제 2 DC/DC 변환기(200)의 출력 제어단(PC)을 인에이블시킨다.
구동 전압단(UV/OV)은 핫 스왑 제어기(310)가 동작할 언더 볼티지(Under Voltage)와 오버 볼티지(Over Voltage)를 결정한다. 일반적으로 상용 DC/DC 변환기는 -72V ~ -36V사이의 전압에서 동작하며 해당 범위 이외의 전압이 인가되면 정상적으로 동작하지 않는다. 따라서, 핫 스왑 제어기(310)의 구동 전압단(UV/OV)은 입력 전압의 레벨을 검사하여 해당 범위내의 전압이 인가되면 게이트단(GATE)을 인에이블 시킨다.
언더 볼티지와 오버 볼티지는 전압 입력단(VEE)과 접지 입력단(VDD) 및 구동 전압단(OV/UV) 사이의 저항값을 조절하여 결정하는데, 핫 스왑 제어기(310)를 전력 시퀀싱 장치(300)에 사용하기 위해서는 UV(Under Voltage)가 1.2V의 전압에서 동작하도록 셋팅한다.
게이트단(GATE)은 회로 감지단(SENSE) 및 전압 입력단(VEE)에 -48V의 전압이 인가되고 구동 전압단(UV/OV)에 적정 전압이 인가되면, 게이트단(GATE)에 연결된 FET(320)의 게이트(G)에 점진적으로 전압을 공급하여 FET(320)를 ON 시킴으로써, FET(320)를 통해 제 2 DC/DC 변환기(200)에 인가되는 돌입 전류를 감소시킨다.
드레인단(DRAIN)은 전압 입력단(VEE)에 입력된 전압 즉, FET(320)의 소스(S) 전압과 같은 레벨의 전압이 FET(320)의 드레인(D)으로 인가되면 출력인에이블단(PWRGD*/PWRGD)을 활성화시킨다.
상기와 같은 구성을 가지는 다중 전력 공급 장치의 동작을 DC/DC 변환기(100,200)에서 출력 제어단(PC)과 전압 입력단(IN)이 단락이면 전압 출력단(OUT)이 OFF이고, 개방이면 전압 출력단(OUT)이 ON 되어 다중 전력 장치(400)에 순차적으로 전압을 공급하는 방식에 의하여 상세하게 설명하면 다음과 같다.
먼저, -48V의 전압이 제 1 DC/DC 변환기(100)의 전압 입력단(IN)과 FET(320)의 소스(S)에 입력되고, 제 1 DC/DC 변환기(100)의 전압 입력단(IN)과 출력 제어단(PC)이 개방 상태이면 제 1 DC/DC 변환기(100)는 DC 변환된 1.8V의 전압을 전압 출력단(OUT)을 통해 출력한다.
제 1 DC/DC 변환기(100)가 출력하는 1.8V의 전압은 다중 전력 장치(400)의 내부 코어(IN #1)에 1차적으로 인가됨과 동시에 핫 스왑 제어기(310)의 구동 전압단(UV/OV)으로 입력된다.
그리고, FET(320)의 소스(S)를 통해 전압 입력단(VEE) 및 회로 감지단(SENSE)으로 -48V의 전압을 입력받고, 구동 전압단(UV/OV)으로 1.8V의 전압을 입력받은 핫 스왑 제어기(310)의 게이트단(GATE)은 활성화되어 FET(320)의 게이트(G)에 10~15 msec에 걸쳐서 서서히 전압을 인가하고, 결국, FET(320)는 ON 상태가 되어 소스(S)로부터 입력되는 -48V의 전압을 핫 스왑 제어기(310)의 드레인단(DRAIN)과 제 2 DC/DC 변환기(200)의 전압 입력단(IN)으로 출력한다.
이때, 핫 스왑 제어기(310)의 드레인단(DRAIN)에 -48V의 전압이 입력되면, 출력 인에이블단(PWRGD*)이 -48V 레벨에서 하이 임피던스 상태로 천이하면서 제 2 DC/DC 변환기(200)의 출력 제어단(PC)을 인에이블시켜 제 2 DC/DC 변환기(200)가 2.5V의 전압을 출력하도록 한다.
제 2 DC/DC 변환기(200)로부터 출력된 2.5V의 전압은 다중 전력 장치(400)의 입출력단(IN #2)에 2차적으로 인가됨으로써, 다중 전력 장치(400)가 제 1 DC/DC 변환기(100)로부터 1차적으로 1.8V의 전압을 입력받은 일정 시간 후에 제 2 DC/DC 변환기(200)로부터 2차적으로 2.5V의 전압을 입력받게 되는 전력 시퀀싱이 이루어지게 된다.
한편, DC/DC 변환기(100,200)의 출력 제어단(PC)과 전압 입력단(IN)이 개방(open)상태이면 전압 출력단(OUT)이 OFF이고, 단락(short) 상태이면 전압 출력단(OUT)이 ON되어 다중 전력 장치(400)에 순차적으로 전압을 공급하는 전력 시퀀싱 시스템의 동작은, 핫 스왑 제어기(310)내 출력 인에이블단(PWRGD)이 하이 임피던스 상태에서 -48V 레벨로 천이하면서 제 2 DC/DC 변환기(200)의 출력 제어단(PC)을 인에이블 시킨다는 점을 제외하고는, 전술한 DC/DC 변환기(100,200)의 출력 제어단(PC)과 전압 입력단(IN)이 단락이면 전압 출력단이 OFF이고, 개방이면 전압 출력단(OUT)이 ON되어 다중 전력 장치(400)에 순차적으로 전압을 공급하는 전력 시퀀싱 시스템의 동작과 동일하므로 설명은 생략한다.
전술한 바와 같이 FET와 핫 스왑 제어기를 이용하여 전력 시퀀싱 장치를 구현하는 경우, 다중 전력 장치에 1.8V의 전원이 1차적으로 인가된 후 2차적으로 2.5V의 전원이 인가될 때 까지 걸리는 시간이 종래 방식의 1/10 정도인 10 ~ 15 msec 이지만 중요한 것은 해당 장치에 입력되는 순서이며 10 msec 이상의 지연이 있으면 해당 장치가 안정적으로 동작하는데 충분한 시간이다.
또한, 본 고안에 따른 실시예는 상술한 것으로 한정되지 않고, 본 고안과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 고안은 FET와 핫 스왑 제어기를 이용하여 전력 시퀀싱 장치를 구현함으로써, 간단한 디지털 칩을 사용해서 구현이 용이하고 가격 경쟁력이 뛰어날 뿐만 아니라 수명이 영구적이다.
또한, 다중 전력 장치에 2차 전원을 공급하는 제 2 DC/DC 변환기의 용량에 비례해서 FET와 핫 스왑 제어기의 물리적 크기를 증가시킬 필요가 없으므로 보드 설계가 용이하며, 핫 스왑 제어기가 제 2 DC/DC 변환기로 인가되는 돌입 전류를 막아주기 때문에 노이즈에 강한 효과가 있다.

Claims (3)

  1. DC/DC 변환기와 연동하여 다중 전력 장치에 순차적으로 전력을 공급하는 전력 공급 장치에 있어서,
    소스로 입력되는 전압을 게이트의 구동에 따라 드레인으로 출력하는 FET와;
    상기 다중 전력 장치에 제 1 DC/DC 변환기를 통해 공급되는 1차 전압을 입력으로 받아 상기 FET의 게이트를 구동시켜 소스로 입력되는 전압을 드레인을 통해 제 2 DC/DC 변환기로 출력하게 한 후에, 상기 제 2 DC/DC 변환기의 입력 전압을 상기 다중 전력 장치의 2차 전압으로 출력하게 하는 핫 스왑 제어기를 포함하여 이루어지는 것을 특징으로 하는 다중 전력 공급 장치.
  2. 제 1항에 있어서,
    상기 제 2 DC/DC 변환기는, 상기 FET의 드레인을 통해 입력된 전압을 DC 전압으로 변환한 후에 상기 핫 스왑 제어기내 출력 인에이블단의 제어에 따라 DC 변환된 전압을 상기 다중 전력 장치의 입출력단에 2차 전압으로 출력해 주는 것을 특징으로 하는 다중 전력 공급 장치.
  3. 제 1항에 있어서,
    상기 핫 스왑 제어기는, 상기 제 1 DC/DC 변환기로부터 다중 전력 장치에 1차적으로 공급되는 전압을 입력받는 구동 전압단과;
    상기 구동 전압단에 의해 인에이블되어 상기 FET의 소스로 입력되는 전압을 드레인으로 출력하게 하는 게이트단과;
    상기 FET의 드레인에 연결되어 드레인에 소스 전압이 입력되면 활성 상태가 되는 드레인단과;
    상기 드레인단에 의해 활성화되어 상기 제 2 DC/DC 변환기의 출력 제어단을 인에이블시켜 상기 FET의 드레인을 통해 입력된 전압을 DC 변환하여 상기 다중 전력 장치에 출력하게하는 출력 인에이블단을 포함하여 이루어지는 것을 특징으로 하는 다중 전력 공급 장치.
KR2020010040355U 2001-12-27 2001-12-27 다중 전력 공급 장치 KR200269381Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020010040355U KR200269381Y1 (ko) 2001-12-27 2001-12-27 다중 전력 공급 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020010040355U KR200269381Y1 (ko) 2001-12-27 2001-12-27 다중 전력 공급 장치

Publications (1)

Publication Number Publication Date
KR200269381Y1 true KR200269381Y1 (ko) 2002-03-21

Family

ID=73114959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020010040355U KR200269381Y1 (ko) 2001-12-27 2001-12-27 다중 전력 공급 장치

Country Status (1)

Country Link
KR (1) KR200269381Y1 (ko)

Similar Documents

Publication Publication Date Title
US7414330B2 (en) Power switch device
US20190245534A1 (en) Gate driver circuit of power transistor, and motor driver circuit
KR890007320A (ko) 구동회로
US20060255781A1 (en) Constant voltage power supply
KR20020064870A (ko) 전력 증폭기의 동작전류 제어 회로
EP1274067A3 (en) Driver Circuit
EP1246362A3 (en) Output circuit of semiconductor circuit with power consumption reduced
JP4119062B2 (ja) 終端回路
KR200269381Y1 (ko) 다중 전력 공급 장치
JP2011199401A (ja) 電源供給装置
US6762576B2 (en) Motor driving device for supplying driving current to a three-phase motor through output transistors
TW200613745A (en) Circuit for driving coil load and optical disk device equipped with the same
US6906545B1 (en) Voltage measurement device tolerant of undershooting or overshooting input voltage of pad
US20040150425A1 (en) Output signal circuit capable of automatically detecting polarity
TWI428056B (zh) 使用於電流驅動元件的驅動電路以及發光裝置
TWI479951B (zh) 光源裝置及其光源驅動電路
KR200255364Y1 (ko) 디지털 전자 회로에서 파워 시퀀싱 장치
US6304112B1 (en) Integrated circuit provided with a fail-safe mode
US6420804B1 (en) Circuit for switching direction of current
KR100413594B1 (ko) 출력 버퍼회로
KR100239458B1 (ko) 메모리 센스 앰프 구동 회로
KR100377586B1 (ko) 이동통신 단말기용 전력증폭회로
JP3635489B2 (ja) 電源出力端子の放電回路
KR100417409B1 (ko) 단말기의 전원공급장치
KR910005464B1 (ko) 스위칭모드 전원장치의 능동더미(Dummy)부하회로

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee