JP2011199401A - 電源供給装置 - Google Patents

電源供給装置 Download PDF

Info

Publication number
JP2011199401A
JP2011199401A JP2010061395A JP2010061395A JP2011199401A JP 2011199401 A JP2011199401 A JP 2011199401A JP 2010061395 A JP2010061395 A JP 2010061395A JP 2010061395 A JP2010061395 A JP 2010061395A JP 2011199401 A JP2011199401 A JP 2011199401A
Authority
JP
Japan
Prior art keywords
transistor element
terminal
power supply
switching transistor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010061395A
Other languages
English (en)
Other versions
JP5435483B2 (ja
Inventor
Ryuta Tsuda
隆太 津田
Kazunari Furukawa
一成 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Furukawa Automotive Systems Inc
Original Assignee
Furukawa Electric Co Ltd
Furukawa Automotive Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Furukawa Automotive Systems Inc filed Critical Furukawa Electric Co Ltd
Priority to JP2010061395A priority Critical patent/JP5435483B2/ja
Publication of JP2011199401A publication Critical patent/JP2011199401A/ja
Application granted granted Critical
Publication of JP5435483B2 publication Critical patent/JP5435483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】GNDレベルの入力信号を入力する入力回路を備える場合であっても接地端子がオープン状態にあるときにスイッチング用トランジスタ素子をオフ状態に保持すること。
【解決手段】電源供給装置1は、電源2と負荷3との間に接続されたスイッチング用トランジスタ素子Fと、スイッチング用トランジスタ素子Fをオン/オフすることによって電源2から負荷3への電力供給を制御する駆動回路4と、電源2からの電力を利用して駆動される周辺回路6と、スイッチング用トランジスタ素子Fのゲート端子とソース端子との間に接続された電流駆動型の補償トランジスタユニット5と、接地電圧を供給する接地ユニット8とを備える。補償トランジスタユニット5は、周辺回路6と接地ユニット8を介して電源2から所定値以上の電流が供給された場合、スイッチング用トランジスタ素子Fのゲート端子とソース端子との間をショートする。
【選択図】図3

Description

本発明は、車両に搭載されている電装品に電力を供給する電源供給装置に関するものである。
車両に搭載されている電装品に電力を供給する電源供給装置の中には、電源と電装品との間に接続されたトランジスタ素子を備え、トランジスタ素子をオン/オフすることによって電装品への電力供給を制御するものがある。具体的には、この種の電源供給装置は、電源と電装品との間に接続されたスイッチング用トランジスタ素子と、スイッチング用トランジスタ素子のゲート制御用回路とを備え、ゲート制御用回路は、制御用トランジスタ素子を備える。
この電源供給装置では、制御用トランジスタ素子がオフ状態であるときには、スイッチング用トランジスタ素子はオン状態になるように制御され、電装品には電力が供給される。一方、制御用トランジスタ素子がオン状態であるときには、スイッチング用トランジスタ素子のゲート−ソース間電圧がオン閾値電圧以下になることによって、スイッチング用トランジスタ素子はオフ状態になるように制御され、電装品への電力供給が遮断される。
このような電源供給装置では、電源供給装置の接地端子がオープン状態である場合、スイッチング用トランジスタ素子を完全にオフすることができなくなる。具体的には、電源供給装置の接地端子がオープン状態である場合、電源供給装置全体の電位が電源端子レベルまで上昇する。このため、スイッチング用トランジスタ素子のゲート電圧が上昇し、ゲート−ソース間電圧がオン閾値電圧以上になることによって、スイッチング用トランジスタ素子がオン状態に遷移する。この場合、スイッチング用トランジスタ素子は不飽和オン状態になることから、スイッチング用トランジスタ素子に異常発熱が発生し、いずれは破壊する。
このため、スイッチング用トランジスタ素子のゲート端子とソース端子との間に電圧駆動型の補償トランジスタ素子を挿入した電源供給装置が提案されている(特許文献1参照)。この電源供給装置では、補償トランジスタ素子のゲート端子は接地端子に接続されている。このため、この電源供給装置では、接地端子がオープン状態になった場合、接地端子の電圧、すなわち補償トランジスタ素子のゲート電圧が所定電圧まで上昇することによって、補償トランジスタ素子がオン状態になる。そして、補償トランジスタ素子がオン状態になると、スイッチング用トランジスタ素子のゲート端子とソース端子との間がショートし、スイッチング用トランジスタ素子のゲート-ソース間電圧がオン閾値電圧以下になるので、スイッチング用トランジスタ素子はオフ状態に保持される。
特開2009−165113号公報
ところで、電源供給装置の中には、GNDレベルの入力信号を入力する入力回路を備えるものがある。このような電源供給装置では、GNDレベルのスイッチ入力信号が入力されているときには、電源供給装置の接地端子がオープン状態である場合であっても、接地端子の電圧が大きく上昇しないことがある。しかしながら、特許文献1記載の電源供給装置では、接地端子の電圧が所定電圧まで上昇しないと補償トランジスタ素子がオン状態にならない。また、補償トランジスタ素子とスイッチング用トランジスタ素子のゲート-ソース間電圧やオン閾値電圧には、素子によってばらつきがあり、一定ではない。また、それぞれのゲート印加電圧に違いもあるため、補償トランジスタ素子がオン状態にならないのにも係わらず、スイッチング用トランジスタ素子がオン状態となる恐れがある。このため、特許文献1記載の電源供給装置によれば、GNDレベルの入力信号を入力する入力回路を備える場合には、接地端子がオープン状態であるときにスイッチング用トランジスタ素子をオフ状態に保持することができなくなるおそれがある。この場合、スイッチング用トランジスタ素子は不飽和オン状態になることから、スイッチング用トランジスタ素子に異常発熱が発生し、いずれは破壊する。
また、スイッチング用トランジスタ素子のゲート端子とソース端子との間に電圧駆動型の補償トランジスタ素子(MOSFET)を挿入した構成(特許文献1参照)では、電源と接地端子とが逆接続された場合、電圧駆動型の補償トランジスタ素子内部の寄生ダイオードを介してショート回路が発生し、過電流が流れて装置が破壊される。このため、特許文献1記載の構成では、補償トランジスタ素子のバックゲートに与えるバックゲート電圧を制御することによって、補償トランジスタ素子内部の寄生ダイオードを介してショート回路が発生するのを防止している。しかしながら、半導体プロセスによってはバックゲート電圧を制御できない場合があり、またプロセスの複雑化によってコストが上昇するといった問題がある。
本発明は、上記課題に鑑みてなされたものであって、その目的は、GNDレベルの入力信号を入力する入力回路を備える場合であっても接地端子がオープン状態にあるときにスイッチング用トランジスタ素子をオフ状態に保持可能な電源供給装置を提供することにある。
上記課題を解決し、目的を達成するために、本発明に係る電源供給装置は、電源と負荷との間に接続されたスイッチング用トランジスタ素子と、スイッチング用トランジスタ素子をオン/オフすることによって電源から負荷への電力供給を制御する駆動回路と、電源からの電力を利用して駆動される周辺回路と、スイッチング用トランジスタ素子のゲート端子とソース端子との間に接続された電流駆動型の補償トランジスタユニットと、駆動回路、周辺回路、及び補償トランジスタユニットに接地電圧を供給する接地ユニットと、を備え、補償トランジスタユニットは、周辺回路及び接地ユニットを介して電源から所定値以上の電流が供給された場合、スイッチング用トランジスタ素子のゲート端子とソース端子との間をショートする。
本発明に係る電源供給装置によれば、補償トランジスタユニットは接地ユニットを介して供給される電流によって駆動されるので、GNDレベルの入力信号を入力する入力回路を備える場合であっても接地端子がオープン状態にあるときにスイッチング用トランジスタ素子をオフ状態に保持することができる。
図1は、本発明の一実施形態である電源供給装置の構成を示す回路図である。 図2は、図1に示す電源供給装置の正常時における動作を説明するための波形図である。 図3は、図1に示す電源供給装置の接地端子がオープン状態である場合における動作を説明するための波形図である。 図4は、図1に示す電源供給装置の電源が逆接続された場合における動作を説明するための波形図である。 図5は、図1に示す電源供給装置の変形例の構成を示す回路図である。
以下、図面を参照して、本発明の一実施形態である電源供給装置の構成及び動作について説明する。
〔電源供給装置の構成〕
始めに、図1を参照して、本発明の一実施形態である電源供給装置の構成について説明する。
図1は、本発明の一実施形態である電源供給装置の構成を示す回路図である。図1に示すように、本発明の一実施形態である電源供給装置1は、電源2と負荷3との間に接続されたスイッチング用トランジスタ素子Fをオン/オフすることによって、電源2から負荷3への電力供給を制御するものである。本実施形態では、スイッチング用トランジスタ素子Fは、Nチャネル型FETによって構成されている。スイッチング用トランジスタ素子Fのドレイン端子にはコネクタC1を介して電源2が接続され、ソース端子にはコネクタC2を介して負荷3が接続されている。
電源供給装置1は、駆動回路4,補償トランジスタユニット5,周辺回路6,入力回路7、及び接地ユニット8を備える。駆動回路4は、スイッチング用トランジスタ素子Fのゲート端子に接続されている。駆動回路4は、電源2からの電力を利用してスイッチング用トランジスタ素子Fのゲート端子に駆動電圧を印加することによって、スイッチング用トランジスタ素子Fのオン/オフを制御する。
補償トランジスタユニット5は、スイッチング用トランジスタ素子Fのゲート端子とソース端子との間に接続されている。補償トランジスタユニット5は、NPNバイポーラトランジスタである補償トランジスタ素子Tを備える。補償トランジスタ素子Tのコレクタ端子はスイッチング用トランジスタ素子Fのゲート端子に接続され、エミッタ端子はダイオードD2を介してスイッチング用トランジスタ素子Fのソース端子に接続されている。
ダイオードD2のアノード端子は補償トランジスタ素子Tのエミッタ端子に接続され、カソード端子はスイッチング用トランジスタ素子Fのソース端子に接続されている。ダイオードD2は、スイッチング用トランジスタ素子Fのソース端子側から補償トランジスタユニット5側への電流の流れを規制する。
補償トランジスタ素子Tのベース端子はベース抵抗素子R1を介して接地ユニット8に接続されている。ベース抵抗素子R1は、補償トランジスタユニット5を介して接地ユニット8側から電源2側に流れる逆電流を制限する機能を有する。ベース抵抗素子R1のインダクタンスは、外部入力スイッチSWによってGND接続されるインピーダンスより低く、且つ、逆電流が発生した際に補償トランジスタ素子Tを破壊するほどの電流が流れないように逆電流の大きさを制限する値に設定されている。
周辺回路6は、電源2と接地ユニット8との間に接続され、電源2から供給される電力を利用して駆動される。入力回路7は、ダイオード素子D3を備え、抵抗素子R3と抵抗素子R4を介してスイッチ電源9に接続されている。ダイオード素子D3のアノード端子は接地ユニット8に接続され、カソード端子は抵抗R3に接続されている。抵抗素子R3と抵抗素子R4との間には、コネクタC3を介して接地端子との接続/切断を切り替える外部入力スイッチSWが接続されている。外部入力スイッチSWがオン状態である場合、入力回路7は、GNDレベルの入力信号を入力し、外部入力スイッチSWがオフ状態である場合には、入力回路7はハイレベルの入力信号を入力する。接地ユニット8は、コネクタC4を介して接地電位に接続され、駆動回路4,補償トランジスタユニット5,周辺回路6,及び入力回路7に接地電圧を供給する。
〔電源供給装置の動作〕
次に、図2乃至図4を参照して、正常時,接地ユニット8がオープン状態である時、及び電源2が逆接続された時の電源供給装置1の動作について説明する。なお、図2乃至図4に示すグラフの縦軸は電圧又は電流の強度を表す。
〔正常時〕
始めに、図2を参照して、正常時における電源供給装置1の動作について説明する。図2は、正常時におけるスイッチング用トランジスタ素子Fのゲート電圧Vとソース電圧V,負荷3への出力電流I,及び接地電圧VGNDの変化を示す波形図である。図2に示すように、正常時には接地電圧VGNDはゼロに保持されているので、補償トランジスタ素子Tのベース端子の電位もゼロとなり、補償トランジスタ素子Tはオフ状態に保持される。このため、時間T=T1において、スイッチング用トランジスタ素子Fのゲート電圧Vがゲート電圧VG0まで増加すると、スイッチング用トランジスタ素子Fはオン状態になり、スイッチング用トランジスタ素子Fのソース電圧Vはソース電圧VS0まで増加する。これにより、負荷3には電源2から電流IL0が供給される。
〔接地ユニットがオープン状態である時〕
次に、図3を参照して、接地ユニット8がオープン状態である時の電源供給装置1の動作について説明する。図3は、接地ユニット8がオープン状態である時のスイッチング用トランジスタ素子Fのゲート電圧Vとソース電圧V,負荷3への出力電流I,及び接地電圧VGNDの変化を示す波形図である。いま時刻T=T1において接地ユニット8がオープン状態になったとすると、図3に示すように、接地電圧VGNDは接地電圧VGND0まで増加する。このため、スイッチング用トランジスタ素子Fのゲート電圧Vがゲート電圧VG1まで増加することによって、スイッチング用トランジスタ素子Fがオン状態になり、スイッチング用トランジスタ素子Fのソース電圧Vが増加する。
しかしながら、この時同時に、電源2からの電流が周辺回路6,接地ユニット8,ベース抵抗素子R1,及び補償トランジスタユニット5を介してスイッチングトランジスタ素子Fのソース端子に流れる。このため、スイッチング用トランジスタ素子Fのゲート端子とソース端子との間がショートされる。これにより、スイッチング用トランジスタ素子Fはすぐにオフ状態になり、スイッチング用トランジスタ素子Fのソース電圧Vはゼロに戻る。なお、スイッチング用トランジスタ素子Fのゲート電圧Vが一時的にゲート電圧VG1まで増加するために、負荷3には電流IL1が供給される。しかしながら、このときスイッチング用トランジスタ素子Fのゲート端子とソース端子との間の電圧は小さいので、ドレイン端子とソース端子との間は高抵抗状態となり、スイッチング用トランジスタ素子Fは破壊することはなく、また負荷3への出力電流IL1は大きい値にはならない。
〔電源2が逆接続された時〕
次に、図4を参照して、電源2が逆接続された時の電源供給装置1の動作について説明する。図4は、電源2が逆接続された時のスイッチング用トランジスタ素子Fのゲート電圧Vとソース電圧V,負荷3への出力電流I,及び接地電圧VGNDの変化を示す波形図である。いま時刻T=T1において電源2が逆接続されたとすると、補償トランジスタユニット5及びスイッチング用トランジスタ素子Fを介して接地ユニット8側から電源2側に逆電流IL2が流れるために、図4に示すように、接地電圧VGNDは接地電圧VGND1まで増加する。しかしながら、この際、ベース抵抗素子R1及び補償トランジスタ素子TのHFE特性によって逆電流IL2の大きさが制限されるために、逆電流IL2によって補償トランジスタユニット5が破壊することはない。さらに、スイッチング用トランジスタ素子Fのゲート電圧Vは電源2の電位が印加されることによってゲート電圧VG2まで増加する。このため、スイッチング用トランジスタ素子Fはオン状態になる。従って、逆電流IL2がスイッチング用トランジスタ素子Fの寄生ダイオードを介して流れることはなく、逆電流IL2によってスイッチング用トランジスタ素子Fが破壊されることはない。
以上の説明から明らかなように、本発明の一実施形態である電源供給装置1は、電源2と負荷3との間に接続されたスイッチング用トランジスタ素子Fと、スイッチング用トランジスタ素子Fをオン/オフすることによって電源2から負荷3への電力供給を制御する駆動回路4と、電源2からの電力を利用して駆動される周辺回路6と、スイッチング用トランジスタ素子Fのゲート端子とソース端子との間に接続された電流駆動型の補償トランジスタユニット5と、接地電圧を供給する接地ユニット8とを備え、補償トランジスタユニット5は、周辺回路6と接地ユニット8を介して電源2から所定値以上の電流が供給された場合、スイッチング用トランジスタ素子Fのゲート端子とソース端子との間をショートする。そして、このような構成によれば、補償トランジスタユニット5は、周辺回路6と接地ユニット8を介して電源2から供給される電流によって駆動されるので、GNDレベルの入力信号を入力する入力回路を備える場合であっても、接地端子がオープン状態であるときにスイッチング用トランジスタ素子Fをオフ状態に保持することができる。
〔変形例〕
なお、図1に示す電源供給装置1の構成によれば、補償トランジスタユニット5は1つの補償トランジスタ素子Tによって構成されているので、補償トランジスタ素子TのHFE特性のばらつきによっては逆電流IL2の大きさを制御できないことがある。そこで、図5に示すように、駆動回路4が、寄生ダイオードD1を備える場合には、補償トランジスタユニット5を補償トランジスタ素子Tと補償トランジスタ素子Tとの2段構成にしてもよい。具体的には、図5に示す構成では、補償トランジスタユニット5は、NPNバイポーラトランジスタである補償トランジスタ素子T,Tを備える。補償トランジスタ素子Tのコレクタ端子はオープン状態にあり、エミッタ端子はダイオードD2を介してスイッチング用トランジスタ素子Fのソース端子に接続されている。
補償トランジスタ素子Tのコレクタ端子はスイッチング用トランジスタ素子Fのゲート端子に接続され、エミッタ端子は抵抗素子R2とダイオードD2とを介してスイッチング用トランジスタ素子Fのソース端子に接続されている。抵抗素子R2は、補償トランジスタユニット5を介して接地ユニット8側から電源2側に逆電流が流れる際に逆電流の経路を調整する機能を有する。また、ベース抵抗素子R1のインダクタンスは、外部入力スイッチSWによってGND接続されるインピーダンスより低く、且つ、逆電流が発生した際に補償トランジスタ素子T,Tを破壊するほどの電流が流れないように逆電流の大きさを制限する値に設定されている。
このような構成によれば、逆電流IL2の電流経路が補償トランジスタ素子T側と補償トランジスタ素子T側とに分散されることによって逆電流IL2の大きさが低減されるので、逆電流IL2の大きさを制御することができる。また、補償トランジスタ素子Tのコレクタ端子側には抵抗素子R2が接続されているので、補償トランジスタ素子T,TのHFE特性のばらつきに依存せずに逆電流IL2の大きさを制御することができる。
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、本実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
1 電源保護装置
2 電源
3 負荷
4 駆動回路
5 補償トランジスタユニット
6 周辺回路
7 入力回路
8 接地ユニット
F スイッチング用トランジスタ素子
,T,T 補償トランジスタ素子

Claims (4)

  1. 電源と負荷との間に接続されたスイッチング用トランジスタ素子と、
    前記スイッチング用トランジスタ素子をオン/オフすることによって前記電源から前記負荷への電力供給を制御する駆動回路と、
    前記電源からの電力を利用して駆動される周辺回路と、
    前記スイッチング用トランジスタ素子のゲート端子とソース端子との間に接続された電流駆動型の補償トランジスタユニットと、
    前記駆動回路、前記周辺回路、及び前記補償トランジスタユニットに接地電圧を供給する接地ユニットと、を備え、
    前記補償トランジスタユニットは、前記周辺回路及び前記接地ユニットを介して前記電源から所定値以上の電流が供給された場合、前記スイッチング用トランジスタ素子のゲート端子とソース端子との間をショートすることを特徴とする電源供給装置。
  2. 前記補償トランジスタユニットは、コレクタ端子がオープン状態にあり、エミッタ端子がスイッチング用トランジスタ素子のソース端子に接続された第1のトランジスタ素子と、コレクタ端子がスイッチング用トランジスタ素子のゲート端子に接続され、エミッタ端子がスイッチング用トランジスタ素子のソース端子に接続された第2のトランジスタ素子とを備え、第1及び第2のトランジスタ素子のゲート端子が前記接地ユニットに接続されていることを特徴とする請求項1に記載の電源供給装置。
  3. 前記第2のトランジスタ素子のエミッタ端子は、抵抗素子を介して前記スイッチング用トランジスタ素子のソース端子に接続されていることを特徴とする請求項2に記載の電源供給装置。
  4. 前記補償トランジスタユニットのベース端子はベース抵抗素子を介して前記接地ユニットに接続され、該補償トランジスタユニットは、電源が逆接続された場合、コレクタ端子とエミッタ端子との間の逆電流を制限することを特徴とする請求項1〜3のうち、いずれか1項に記載の電源供給装置。
JP2010061395A 2010-03-17 2010-03-17 電源供給装置 Active JP5435483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010061395A JP5435483B2 (ja) 2010-03-17 2010-03-17 電源供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061395A JP5435483B2 (ja) 2010-03-17 2010-03-17 電源供給装置

Publications (2)

Publication Number Publication Date
JP2011199401A true JP2011199401A (ja) 2011-10-06
JP5435483B2 JP5435483B2 (ja) 2014-03-05

Family

ID=44877102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061395A Active JP5435483B2 (ja) 2010-03-17 2010-03-17 電源供給装置

Country Status (1)

Country Link
JP (1) JP5435483B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014077266A1 (ja) * 2012-11-19 2014-05-22 株式会社オートネットワーク技術研究所 電力供給制御装置
US10205446B2 (en) 2016-03-15 2019-02-12 Kabushiki Kaisha Toshiba Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262835U (ja) * 1988-10-28 1990-05-10
JPH03166816A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 半導体集積回路装置
JPH04157813A (ja) * 1990-10-22 1992-05-29 Nissan Motor Co Ltd ハイサイド・スイッチ駆動回路
JP2009010477A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262835U (ja) * 1988-10-28 1990-05-10
JPH03166816A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 半導体集積回路装置
JPH04157813A (ja) * 1990-10-22 1992-05-29 Nissan Motor Co Ltd ハイサイド・スイッチ駆動回路
JP2009010477A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014077266A1 (ja) * 2012-11-19 2014-05-22 株式会社オートネットワーク技術研究所 電力供給制御装置
JP2014103507A (ja) * 2012-11-19 2014-06-05 Auto Network Gijutsu Kenkyusho:Kk 電力供給制御装置
US10205446B2 (en) 2016-03-15 2019-02-12 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP5435483B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
US8054106B2 (en) Load driving device
US9621156B2 (en) Analog switches and methods for controlling analog switches
US8766671B2 (en) Load driving apparatus
US10715132B2 (en) Gate driver circuit of power transistor, and motor driver circuit
US20080303580A1 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
US20080018174A1 (en) Power control apparatus and method thereof
JP2009044304A (ja) 半導体素子制御装置
JP2007019812A (ja) 電源の逆接続保護機能を備えた負荷駆動装置
US20220286124A1 (en) Semiconductor device
JP2019007823A (ja) 半導体集積装置及びそのゲートスクリーニング試験方法
US20110317729A1 (en) Current driving device
JP5435483B2 (ja) 電源供給装置
TWI418147B (zh) 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法
JP4768476B2 (ja) 自己消弧型半導体素子の駆動装置
JP4821394B2 (ja) 半導体素子駆動回路
JP5562690B2 (ja) 電源用逆流阻止回路
JP2010021818A (ja) 多機能ドライバ回路
US10135434B2 (en) Electronic circuit for controlling a half H-bridge
JP4012524B2 (ja) 逆循環保護回路
WO2022244319A1 (ja) ゲート駆動装置
JP7055714B2 (ja) 半導体装置
WO2023079975A1 (ja) 制御装置
JP4179370B2 (ja) 電子装置
JP6863571B2 (ja) 出力ドライバ回路
JP3791465B2 (ja) 出力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131203

R151 Written notification of patent or utility model registration

Ref document number: 5435483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350