JP4179370B2

JP4179370B2 - 電子装置

Info

Publication number: JP4179370B2
Application number: JP2006280795A
Authority: JP
Inventors: 学内山; 敏勝塚本; 祐己宮崎
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2006-10-14
Filing date: 2006-10-14
Publication date: 2008-11-12
Anticipated expiration: 2026-10-14
Also published as: JP2008099493A

Description

本発明は、バッテリと負荷とを接続する経路にＰチャンネルＦＥＴを設け、バッテリから送出される直流出力を負荷に導くときにはＰチャンネルＦＥＴをオン状態とする電子装置に関する。

ＡＣアダプタから直流出力が供給されるときにはＡＣアダプタからの直流出力を動作電源とし、ＡＣアダプタからの直流出力の供給が停止されるときにはバッテリを動作電源とする装置の場合、バッテリから装置回路部に至る電流経路に、電流経路の接続を開閉するＰチャンネルＦＥＴを設けることが多い。図４は、その技術の一例を示しており、ＡＣアダプタ９８から出力される直流出力によってＤＣ／ＤＣコンバータ９５が動作するときには、ＦＥＴ９３をオフとすることによって、ＰチャンネルＦＥＴ９１，９２をオフにしている。一方、ＡＣアダプタ９８が取り外され、バッテリ９９からの直流出力によってＤＣ／ＤＣコンバータ９５を動作させるときには、ＦＥＴ９３をオンとすることによって、ＰチャンネルＦＥＴ９１，９２をオンさせている。

このとき、バッテリ９９の電圧が低い場合では、ＰチャンネルＦＥＴ９１，９２のゲート・ソース電圧が、ＰチャンネルＦＥＴ９１，９２のオン抵抗を充分に低くする電圧とはならない。このため、トランジスタＱ９１，Ｑ９２とＦＥＴ９４とを設け、ＦＥＴ９４をオンとすることによって、トランジスタＱ９１，Ｑ９２をオンさせている。その結果、ＰチャンネルＦＥＴ９１，９２のゲート電圧がマイナス電圧となるために、ＰチャンネルＦＥＴ９１，９２のゲート・ソース電圧が高くなり、ＰチャンネルＦＥＴ９１，９２のオン抵抗が小さくなる。このため、バッテリ９９からの直流出力は、ＰチャンネルＦＥＴ９１，９２において大きな電圧降下を受けることなく、ＤＣ／ＤＣコンバータ９５に導かれる。従って、トランジスタＱ９１，Ｑ９２とＦＥＴ９４とを設けない構成の場合に比すると、バッテリ９９の電圧が低くなるときにも、ＤＣ／ＤＣコンバータ９５には充分な電圧の動作電源が供給されることになる（例えば、特許文献１参照）。
特開２００２−２３３０７３号公報

しかしながら、上記構成を用いる場合には、以下に示す問題を生じていた。すなわち、トランジスタＱ９１を省略し、ＰチャンネルＦＥＴ９１，９２のゲートを、抵抗Ｒ９１を介して、直接に、ＤＣ／ＤＣコンバータ９５のマイナス出力９５１に接続するときでは、ＦＥＴ９３をオフとした状態において、ＤＣ／ＤＣコンバータ９５の動作を停止させた場合、ＰチャンネルＦＥＴ９１，９２のゲートに印加されたプラス電圧が、ＤＣ／ＤＣコンバータ９５内の平滑用の有極性のコンデンサＣ９１のマイナス端子に印加される。つまり、コンデンサＣ９１に逆極性の電圧が印加されることとなり、コンデンサＣ９１の破壊を招く。このため、トランジスタＱ９１を省略することができず、トランジスタＱ９２とＦＥＴ９４と複数の抵抗とを備えた回路部９６を設けて、トランジスタＱ９１のオンオフを制御する必要がある。しかし、回路部９６を設けることは、部品点数の増加を招くため、製造原価が上昇するという問題が生じていた。

本発明は、上記の問題点を解決するため創案されたものであり、その目的は、ＰチャンネルＦＥＴのゲートとマイナス直流出力との接続を開閉するＮＰＮトランジスタのオンオフを制御するための回路を簡単化することのでき、且つ、ＰチャンネルＦＥＴのオンオフの制御を簡単化することのできる電子装置を提供することにある。

また本発明の目的は、ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタのベースを、ベース電流を制限する電流制限抵抗を介して接地レベルに接続し、エミッタに接続されたマイナス直流出力が送出されなくなるときには、ＮＰＮトランジスタが自動的にオフとなるようにすることで、ＮＰＮトランジスタのオンオフを制御するための回路を簡単化することのできる電子装置を提供することにある。

また、上記目的に加え、商用電源を一次側入力とする商用側電源部から送出される直流出力をＰチャンネルＦＥＴのゲートに導くことにより、ＰチャンネルＦＥＴのオンオフの制御を簡単化することのできる電子装置を提供することにある。

上記の課題を解決するため、本発明に係る電子装置は、商用電源を一次側入力とするＡＣアダプタから送出される直流出力が電源入力端子に導かれた装置回路部と、装置回路部に設けられ、マイナス直流出力を送出するマイナス電源部と、バッテリと電源入力端子とを接続する経路を開閉するＰチャンネルＦＥＴと、ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタとを備え、商用側電源部からの直流出力の送出が停止されるときには、ＰチャンネルＦＥＴをオン状態として、バッテリから送出される直流出力を装置回路部に導く電子装置に適用している。そして、ＮＰＮトランジスタのベースをベース電流を制限する電流制限抵抗を介して接地レベルに接続し、ＡＣアダプタから送出される直流出力をＰチャンネルＦＥＴのゲートに導いている。

すなわち、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。また、ＡＣアダプタが直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、ＡＣアダプタが直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなる。

また本発明に係る電子装置は、商用電源を一次側入力とする商用側電源部から送出される直流出力が電源入力端子に導かれた装置回路部と、装置回路部に設けられ、マイナス直流出力を送出するマイナス電源部と、バッテリと電源入力端子とを接続する経路を開閉するＰチャンネルＦＥＴと、ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタとを備え、商用側電源部からの直流出力の送出が停止されるときには、ＰチャンネルＦＥＴをオン状態として、バッテリから送出される直流出力を装置回路部に導く電子装置に適用している。そして、ＮＰＮトランジスタのベースをベース電流を制限する電流制限抵抗を介して接地レベルに接続している。

すなわち、マイナス直流出力の生成が停止されるときでは、ＮＰＮトランジスタのエミッタは、比較的大きな値のインピーダンスを介して接地された状態と等価となる。従って、エミッタ電圧とベース電圧とは、ともに０Ｖとなるので、ＮＰＮトランジスタはオフとなる。一方、マイナス直流出力が生成されるときでは、０Ｖであるベースからマイナス電圧であるエミッタに向かってベース電流が流れるので、ＮＰＮトランジスタはオンとなる。つまり、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。

また、上記構成に加え、商用側電源部から送出される直流出力をＰチャンネルＦＥＴのゲートに導いている。すなわち、商用側電源部が直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、商用側電源部が直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなる。

本発明によれば、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。また、ＡＣアダプタが直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、ＡＣアダプタが直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなる。このため、ＰチャンネルＦＥＴのゲートとマイナス直流出力との接続を開閉するＮＰＮトランジスタのオンオフを制御するための回路を簡単化することができ、且つ、ＰチャンネルＦＥＴのオンオフの制御を簡単化することができる。

また本発明によれば、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。このため、ＮＰＮトランジスタのオンオフを制御するための回路を簡単化することができる。

また、さらに、商用側電源部が直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、商用側電源部が直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなるので、ＰチャンネルＦＥＴのオンオフの制御を簡単化することができる。

以下、本発明の実施の形態について図を参照して説明する。

図１は、本発明に係る電子装置の第１の実施形態の電気的構成を示す説明図である。

図において、商用側電源部１は、商用電源４１を一次側入力として、所定電圧（例えば、３Ｖ等）の直流出力を生成するＡＣアダプタとなっており、端子２１ａ，２１ｂに接続される。そして、端子２１ａを介して導かれた直流出力４２は、装置回路部３の電源入力端子２５に導かれている。また、端子２１ｂは接地レベルに接続されている。

バッテリ２は端子２２ａ，２２ｂに接続されるようになっており、端子２２ａは、ＰチャンネルＭＯＳＦＥＴ（請求項記載のＰチャンネルＦＥＴであり、以下では、単にＦＥＴと称する）１１のソースに接続されている。また、端子２１ｂは接地レベルに接続されている。

ＦＥＴ１１は、バッテリ２と電源入力端子２５とを接続する経路を開閉するための素子となっている。このため、ＦＥＴ１１のドレインは電源入力端子２５に導かれている。なお、カソードがＦＥＴ１１のソースに接続され、アノードがＦＥＴ１１のドレインに接続されたダイオードＤ１は、ＦＥＴ１１の構造に起因する寄生ダイオードとなっている。

ＦＥＴ１１のゲートには抵抗Ｒ１の一方の端子が接続され、抵抗Ｒ１の他方の端子は、抵抗Ｒ２を介して接地されている。ダイオードＤ８は、そのアノードが直流出力４２に接続され、そのカソードが抵抗Ｒ１と抵抗Ｒ２との接続点に導かれている。すなわち、ダイオードＤ８は、直流出力４２をＦＥＴ１１のゲートに導く素子となっており、直流出力４２の側から抵抗Ｒ１と抵抗Ｒ２との接続点に電流を流すが、抵抗Ｒ１と抵抗Ｒ２との接続点から直流出力４２の側に電流が流れることを防止する。

また、ＦＥＴ１１のゲートは、抵抗Ｒ３を介して、ＮＰＮトランジスタ（以下では、単にトランジスタと称する）Ｑ１のコレクタに接続されている。また、トランジスタＱ１のエミッタは、マイナス直流出力５４に接続されている。また、トランジスタＱ１のベースは、ベース電流を制限する電流制限抵抗Ｒ４を介して、接地レベルに接続されている。

装置回路部３は、ＤＣ／ＤＣコンバータ４と負荷部６とを備えている。ＤＣ／ＤＣコンバータ４は、負荷部６が必要とする複数種の電圧の直流出力５１〜５４を生成する。負荷部６は、ＤＣ／ＤＣコンバータ４から送出される直流出力５１〜５４を動作電源として、装置として要求される動作（例えば、携帯ラジオとしての動作）を実行するブロックとなっている（マイコン７は、負荷部６の動作の制御を行う）。

ＤＣ／ＤＣコンバータ４は、１２Ｖの直流出力５２、３．３Ｖの直流出力５３、および、−６Ｖのマイナス直流出力５４を生成し、出力する。また、負荷部６のマイコン７のための動作電源として、３．３Ｖの直流出力５１を生成し、出力する。

なお、マイナス直流出力５４は、ＤＣ／ＤＣコンバータ４の一部（装置回路部３の一部）を構成するマイナス電源部５において生成される（マイナス直流出力５４は、負荷部６の表示器（図示を省略）のために使用される直流出力となっている）。

また、ＤＣ／ＤＣコンバータ４は、負荷部６に設けられたマイコン７から動作の停止の指示が送出されたときには、直流出力５２〜５４の生成を停止する。但し、直流出力５１は、負荷部６に設けられたマイコン７の動作電源となっているため、動作の停止を指示されたときにも、直流出力５１の送出を継続する。

以下に補足的な説明を行うと、マイナス電源部５に設けられたコンデンサＣ１は、平滑用の有極性のコンデンサとなっており、接地レベルの側がプラスとなっている。従って、直流出力５４の生成が停止された状態において、外部から直流出力５４の経路にプラス電圧が印加される場合、コンデンサＣ１には逆極性の電圧が加わる。そして、コンデンサＣ１に逆極性の電圧が加わる場合には、コンデンサＣ１の劣化を招くとともに、最悪の場合では、コンデンサＣ１の破壊をも招く恐れがある。

上記構成からなる第１の実施形態の動作を説明する。

いま、ＡＣアダプタ１が端子２１ａ，２１ｂに接続されているとする。従って、ＤＣ／ＤＣコンバータ４には、直流出力４２が動作電源として供給される。直流出力４２が供給されたＤＣ／ＤＣコンバータ４は直流出力５１を生成するので、マイコン７は動作状態となる（直流出力５２〜５４の生成は停止されているとする）。

また、直流出力４２は、ダイオードＤ８と抵抗Ｒ１とを介して、ＦＥＴ１１のゲートに印加される。従って、ＦＥＴ１１のゲート電圧はソース電圧に近似したレベルとなる（ゲート・ソース電圧が０Ｖ近傍となる）。従って、ＦＥＴ１１はオフ状態となる（図２のＶ１は、このときのゲート・ソース電圧を示している）。このため、バッテリ２は電源入力端子２５から切り離された状態となる。

また、直流出力５４の経路と接地レベルとの間の直流的なインピーダンスは、直流出力５４の生成が停止されるときでは、比較的大きな値となる。従って、トランジスタＱ１のエミッタは、前記した比較的大きな値のインピーダンスを介して接地された状態と等価となる。また、トランジスタＱ１のベースは、電流制限抵抗Ｒ４を介して接地されている。このため、直流出力５４の電圧が０Ｖとなるとき（直流出力５４の生成が停止されるとき）では、トランジスタＱ１のベース電圧とエミッタ電圧とが等しくなり、トランジスタＱ１は自動的にオフとなる。

従って、トランジスタＱ１のコレクタには、ＦＥＴ１１のゲートに印加された電圧に等しいプラス電圧が導かれるが、このプラス電圧はトランジスタＱ１によって遮断され、直流出力５４の経路には印加されない。従って、コンデンサＣ１の劣化や破壊といった不具合の発生が防止される。

上記状態において、マイコン７からの指示に従い、ＤＣ／ＤＣコンバータ４が直流出力５２〜５４の生成を開始したとする。このときでは、負荷部６は所定の動作を実行する。また、トランジスタＱ１のエミッタには、マイナス直流出力５４の−６Ｖが印加される。従って、トランジスタＱ１にはベース電流が流れ、トランジスタＱ１はオン状態となる。その結果、ＦＥＴ１１のゲートは、抵抗Ｒ３を介して、マイナス直流出力５４の−６Ｖに接続された状態と等価となり、ＦＥＴ１１のゲート電圧に低下が生じる。

図２の電圧Ｖ２は、ＦＥＴ１１のゲートが抵抗Ｒ３を介してマイナス直流出力５４（−６Ｖ）に接続されたとき（トランジスタＱ１がオンとなったとき）のＦＥＴ１１のゲート・ソース電圧を示している。

なお、電圧Ｖ２については、ＦＥＴ１１のゲート・ソース電圧が電圧Ｖ２となるときにも、ＦＥＴ１１のオン抵抗が充分に高い値に維持されるように、その電圧が設定されている（電圧Ｖ１と電圧Ｖ２との差異が約０．３Ｖとなるように、抵抗Ｒ１と抵抗Ｒ３との抵抗比が設定されている）。

以上で、ＡＣアダプタ１が接続された状態にあるときの動作説明を終了し、以下に、ＡＣアダプタ１が取り外されたときの動作を説明する。なお、ＤＣ／ＤＣコンバータ４は直流出力５２〜５４の生成を停止しているとする。

ＡＣアダプタ１が取り外された場合、ＦＥＴ１１のゲートは、抵抗Ｒ１と抵抗Ｒ２とを介して接地される。すなわち、ＦＥＴ１１のゲート電圧は０Ｖとなる（マイナス直流出力５４の生成が停止されるときでは、既に述べたように、トランジスタＱ１は自動的にオフとなる）。

いま、バッテリ２の消耗が進んだ状態にあるとすると、ＡＣアダプタ１が取り外された場合、ＦＥＴ１１のゲート・ソース電圧は、図２に示す電圧Ｖ３となる（バッテリ２が新しいときには、ＦＥＴ１１のゲート・ソース電圧は、Ｖ３よりも充分に高い電圧となり、オン抵抗は小さな値となる）。ゲート・ソース電圧がＶ３となる場合、オン抵抗は比較的大きいｒ１となる。しかし、ＤＣ／ＤＣコンバータ４は、マイコン７のための直流出力５１を生成するのみなので、ＤＣ／ＤＣコンバータ４に流れ込む電流は微少となっている。従って、オン抵抗がｒ１と比較的大きな値となっているにもかかわらず、ＦＥＴ１１における電圧の降下量は微少な値に留まる。従って、ＤＣ／ＤＣコンバータ４には、バッテリ２の出力電圧にほぼ等しい電圧が導かれる。

上記状態において、マイコン７からの指示に従い、ＤＣ／ＤＣコンバータ４が直流出力５２〜５４の生成を開始したとする。このときでは、トランジスタＱ１が自動的にオン状態となり、抵抗Ｒ３を介して、ＦＥＴ１１のゲートからマイナス直流出力５４に電流が流れる。このため、ＦＥＴ１１のゲート電圧が０Ｖを超えてマイナス側に変移するので、ＦＥＴ１１のゲート・ソース電圧は、電圧Ｖ３から電圧Ｖ４に上昇する。その結果、ＦＥＴ１１のオン抵抗は、ｒ１からｒ２に減少する。

オン抵抗が減少したことにより得られる効果について説明すると、ＦＥＴ１１のオン抵抗とゲート・ソース電圧との関係は反比例の関係にある。また、抵抗Ｒ３を介してＦＥＴ１１のゲートをマイナス直流出力５４に接続する経路を設けない場合、ＦＥＴ１１のゲート・ソース電圧については、バッテリ２の出力電圧より高い電圧とすることはできない。従って、オン抵抗に上限を設ける場合、バッテリ２に要求される出力電圧の最低値が定まる。

しかし、ＦＥＴ１１のゲートを、抵抗Ｒ３を介して、マイナス直流出力５４に接続する経路を設けるときでは、ＦＥＴ１１のゲート・ソース電圧を、バッテリ２の出力電圧よりも高い電圧とすることができる。従って、バッテリ２に要求される出力電圧の最低値については、前記した経路を設けない場合の最低値に比すると、より低い側に延長できることになる。従って、バッテリ２を、より長く使うことができることになる。

図３は、本発明に係る電子装置の第２の実施形態の電気的構成を示す説明図であり、図１に示す構成と同一となるブロックおよび素子には、図１における符号と同一符号を付与している。

第２の実施形態と第１の実施形態とは、ＦＥＴ１２とダイオードＤ２との接続を除くと、同一の構成となっている。すなわち、第１の実施形態においては、端子２２ａにはＦＥＴ１１のソースが接続され、電源入力端子２５にはＦＥＴ１１のドレインが接続されていたのが、第２の実施形態では、端子２２ａにはＦＥＴ１２のドレインが接続され、電源入力端子２５にはＦＥＴ１２のソースが接続されている（寄生ダイオードＤ２の向きも逆となる）。

上記した接続となるときにも、ＦＥＴ１２は、第１の実施形態と同様に、ＡＣアダプタ１が端子２１ａ，２１ｂに接続されるとオフ状態となり、ＡＣアダプタ１が取り外されるとオン状態となる。また、トランジスタＱ１も、第１の実施形態の同様に、マイナス直流出力５４が生成されるときではオン状態となり、マイナス直流出力５４の生成が停止されるときではオフ状態となる。従って、ＡＣアダプタ１が接続され、マイナス直流出力５４の生成が停止されている状態においても、マイナス直流出力５４の経路にプラス電圧が印加されることは防止される。

また、ＡＣアダプタ１が取り外された状態において、ＤＣ／ＤＣコンバータ４が動作状態となるときでは、ＦＥＴ１２のゲート電圧はマイナス電圧となって、ゲート・ソース電圧が高くなるため、ＦＥＴ１２のオン抵抗は小さくなる。

なお、本発明は上記実施形態に限定されず、負荷部６については、携帯ラジオとした場合について説明したが、プラスの直流出力とマイナスの直流出力とを用いるその他の構成（例えば、ＩＣレコーダや携帯型ＭＤ再生装置、あるいはデジタルカメラ等）の場合にも、同様に適用することができる。

また、マイナス直流出力５４については、電圧が−６Ｖである場合について説明したが、その他のマイナス電圧となるときにも、同様に適用することができる。

本発明に係る電子装置の第１の実施形態の電気的構成を示す説明図である。ＦＥＴのゲート・ソース電圧とオン抵抗との関係を示す説明図である。第２の実施形態の電気的構成を示す説明図である。従来技術の電気的構成を示す説明図である。

符号の説明

１ＡＣアダプタ（商用側電源部）
２バッテリ
３装置回路部
５マイナス電源部
１１，１２ＰチャンネルＦＥＴ
２５電源入力端子
４１商用電源
４２直流出力
５４マイナス直流出力
Ｑ１ＮＰＮトランジスタ
Ｒ４電流制限抵抗

Claims

商用電源を一次側入力とするＡＣアダプタから送出される直流出力が電源入力端子に導かれた装置回路部と、
装置回路部に設けられ、マイナス直流出力を送出するマイナス電源部と、
バッテリと電源入力端子とを接続する経路を開閉するＰチャンネルＦＥＴと、
ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタとを備え、
商用側電源部からの直流出力の送出が停止されるときには、ＰチャンネルＦＥＴをオン状態として、バッテリから送出される直流出力を装置回路部に導く電子装置において、
ＮＰＮトランジスタのベースをベース電流を制限する電流制限抵抗を介して接地レベルに接続し、
ＡＣアダプタから送出される直流出力をＰチャンネルＦＥＴのゲートに導いたことを特徴とする電子装置。
商用電源を一次側入力とする商用側電源部から送出される直流出力が電源入力端子に導かれた装置回路部と、
装置回路部に設けられ、マイナス直流出力を送出するマイナス電源部と、
バッテリと電源入力端子とを接続する経路を開閉するＰチャンネルＦＥＴと、
ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタとを備え、
商用側電源部からの直流出力の送出が停止されるときには、ＰチャンネルＦＥＴをオン状態として、バッテリから送出される直流出力を装置回路部に導く電子装置において、
ＮＰＮトランジスタのベースをベース電流を制限する電流制限抵抗を介して接地レベルに接続したことを特徴とする電子装置。
商用側電源部から送出される直流出力をＰチャンネルＦＥＴのゲートに導いたことを特徴とする請求項２に記載の電子装置。