JP2001346234A - メモリ書換回路 - Google Patents
メモリ書換回路Info
- Publication number
- JP2001346234A JP2001346234A JP2000164142A JP2000164142A JP2001346234A JP 2001346234 A JP2001346234 A JP 2001346234A JP 2000164142 A JP2000164142 A JP 2000164142A JP 2000164142 A JP2000164142 A JP 2000164142A JP 2001346234 A JP2001346234 A JP 2001346234A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- signal
- memory
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】
【課題】テレビ受像器セットにおいて、書き換えの際に
分解の必要がなく、簡易な構成のメモリ書換回路を構成
することにある。 【解決手段】映像入力端子７からの信号が入力される
と、マイコン６とメモリ５との間の信号のやり取りを停
止する停止回路２と、映像入力端子７からの信号をクロ
ック線９を介してメモリ５に出力する変換手段３と、音
声入力端子８からの信号をデータ線１０を介してメモリ
５に出力する変換手段４とを備える。
分解の必要がなく、簡易な構成のメモリ書換回路を構成
することにある。 【解決手段】映像入力端子７からの信号が入力される
と、マイコン６とメモリ５との間の信号のやり取りを停
止する停止回路２と、映像入力端子７からの信号をクロ
ック線９を介してメモリ５に出力する変換手段３と、音
声入力端子８からの信号をデータ線１０を介してメモリ
５に出力する変換手段４とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ書換回路、
特に、テレビ受像器セットに備えられている電気的書換
可能な不揮発性メモリの内容を書き換えるためのメモリ
書換回路に関する。
特に、テレビ受像器セットに備えられている電気的書換
可能な不揮発性メモリの内容を書き換えるためのメモリ
書換回路に関する。
【０００２】
【従来の技術】テレビ受像器セット（以下、単にテレビ
という）は、通常、画像信号を処理するマイコンと、マ
イコンの処理で用いられる制御情報を記憶しているメモ
リとを有している。そして、マイコンは、メモリとＩＩ
Ｃ ＢＵＳで接続されており、メモリから制御情報を読
み出して画像処理を行う。メモリには、画面サイズ、明
るさ、色合い、コントラスト等の初期条件や、画像処理
に必要なプログラムを格納している。テレビを組み立て
た後に、このような初期条件やプログラムの書き換えが
必要になる場合がある。例えば、ユーザの好みによって
コントラスト等の初期条件を書き換えたい場合や、新た
な記録媒体（ＤＶＤ等）から画像データを読み出してそ
の画像データに適した画像処理をするために、プログラ
ムを書き換えたい場合がある。
という）は、通常、画像信号を処理するマイコンと、マ
イコンの処理で用いられる制御情報を記憶しているメモ
リとを有している。そして、マイコンは、メモリとＩＩ
Ｃ ＢＵＳで接続されており、メモリから制御情報を読
み出して画像処理を行う。メモリには、画面サイズ、明
るさ、色合い、コントラスト等の初期条件や、画像処理
に必要なプログラムを格納している。テレビを組み立て
た後に、このような初期条件やプログラムの書き換えが
必要になる場合がある。例えば、ユーザの好みによって
コントラスト等の初期条件を書き換えたい場合や、新た
な記録媒体（ＤＶＤ等）から画像データを読み出してそ
の画像データに適した画像処理をするために、プログラ
ムを書き換えたい場合がある。
【０００３】このため、従来、メモリの書き換え回路と
して、ＩＩＣ ＢＵＳに接続され、外部からの信号のレ
ベルの変換を行う変換手段と、外部と接続可能なコネク
タと、マイコンとメモリとの信号のやり取りを停止させ
るためのスイッチ機構とをケース内部に設けている。こ
のような構成では、まずケースを取り外し、内部にある
コネクタに治具からの信号線を接続し、スイッチ機構に
よりマイコンとメモリとの信号のやり取りを停止させ
て、その後に治具によりメモリの内容を書き換えてい
る。
して、ＩＩＣ ＢＵＳに接続され、外部からの信号のレ
ベルの変換を行う変換手段と、外部と接続可能なコネク
タと、マイコンとメモリとの信号のやり取りを停止させ
るためのスイッチ機構とをケース内部に設けている。こ
のような構成では、まずケースを取り外し、内部にある
コネクタに治具からの信号線を接続し、スイッチ機構に
よりマイコンとメモリとの信号のやり取りを停止させ
て、その後に治具によりメモリの内容を書き換えてい
る。
【０００４】また、特開平９−４４４６７号公報には、
不揮発性メモリ内蔵のマイコンにおいて、メモリの内容
を書き換える場合、治具からの信号により動作モードと
テストモードの切り換えを行い、モード切り換え用の端
子を削減している。
不揮発性メモリ内蔵のマイコンにおいて、メモリの内容
を書き換える場合、治具からの信号により動作モードと
テストモードの切り換えを行い、モード切り換え用の端
子を削減している。
【０００５】
【発明が解決しようとする課題】従来の構成では、メモ
リの内容を書き換えるために、上述したように完成品を
分解する必要がある。このように完成品を分解すると、
書き換えに要する工数が多くなり、また分解により不良
が発生する場合もある。また、別途コネクタやスイッチ
ング機構が必要であり、コストダウンの妨げになってい
る。
リの内容を書き換えるために、上述したように完成品を
分解する必要がある。このように完成品を分解すると、
書き換えに要する工数が多くなり、また分解により不良
が発生する場合もある。また、別途コネクタやスイッチ
ング機構が必要であり、コストダウンの妨げになってい
る。
【０００６】また、上記公報に記載の構成によれば、メ
モリ内蔵のマイコンの端子数を削減することはできる
が、ＩＩＣ ＢＵＳによりマイコンと接続されるメモリ
の書き換えに、そのまま適用することができない。本発
明の目的は、テレビ受像器セットにおいて、書き換えの
際に分解の必要がなく、簡易な構成のメモリ書換回路を
構成することにある。
モリ内蔵のマイコンの端子数を削減することはできる
が、ＩＩＣ ＢＵＳによりマイコンと接続されるメモリ
の書き換えに、そのまま適用することができない。本発
明の目的は、テレビ受像器セットにおいて、書き換えの
際に分解の必要がなく、簡易な構成のメモリ書換回路を
構成することにある。
【０００７】また本発明の別の目的は、メモリ書換回路
のコストダウンを図ることにある。
のコストダウンを図ることにある。
【０００８】
【課題を解決するための手段】発明１に係るメモリ書換
回路は、映像入力端子と音声入力端子と、電気的に書換
可能な不揮発性メモリと、メモリと接続されるマイコン
と、メモリとマイコンとを接続する複数の接続線とを有
するテレビ受像器セットにおいて、メモリの内容を書き
換えるための回路である。このメモリ書換回路は、映像
入力端子、音声入力端子、複数の接続線及びマイコンに
接続されている。メモリの内容を書き換える場合は、映
像入力端子又は音声入力端子において治具を接続する。
そして、治具から映像入力端子又は音声入力端子に所定
値以上の信号が入力されたとき、マイコンからメモリへ
の信号の出力が停止され、映像入力端子及び音声入力端
子から入力される信号が所定のレベルに変換されて複数
の接続線に出力されことにより、メモリの内容が書き換
えられる。
回路は、映像入力端子と音声入力端子と、電気的に書換
可能な不揮発性メモリと、メモリと接続されるマイコン
と、メモリとマイコンとを接続する複数の接続線とを有
するテレビ受像器セットにおいて、メモリの内容を書き
換えるための回路である。このメモリ書換回路は、映像
入力端子、音声入力端子、複数の接続線及びマイコンに
接続されている。メモリの内容を書き換える場合は、映
像入力端子又は音声入力端子において治具を接続する。
そして、治具から映像入力端子又は音声入力端子に所定
値以上の信号が入力されたとき、マイコンからメモリへ
の信号の出力が停止され、映像入力端子及び音声入力端
子から入力される信号が所定のレベルに変換されて複数
の接続線に出力されことにより、メモリの内容が書き換
えられる。
【０００９】このようなメモリ書換回路によれば、既存
の映像入力端子、音声入力端子で治具を接続すればよい
ので、書き換えの際に完成品を分解する必要がない。ま
た、既存の映像入力端子、音声入力端子に治具を接続
し、治具からの信号によりマイコンとメモリとの信号の
やり取りが停止されるので、治具に接続するためのコネ
クタを別途設ける必要がなく、マイコンとのやり取りを
停止させるスイッチ機構を別途設ける必要もない。この
ため、メモリ書換回路が簡易な構成になり、コストダウ
ンも図れる。
の映像入力端子、音声入力端子で治具を接続すればよい
ので、書き換えの際に完成品を分解する必要がない。ま
た、既存の映像入力端子、音声入力端子に治具を接続
し、治具からの信号によりマイコンとメモリとの信号の
やり取りが停止されるので、治具に接続するためのコネ
クタを別途設ける必要がなく、マイコンとのやり取りを
停止させるスイッチ機構を別途設ける必要もない。この
ため、メモリ書換回路が簡易な構成になり、コストダウ
ンも図れる。
【００１０】発明２のメモリ書換回路は、発明１の回路
において、停止手段と、第１変換手段と、第２変換手段
とを備えている。停止手段は、映像入力端子及びマイコ
ンに接続され、映像入力端子から所定値以上の信号が入
力したとき、マイコンから前記メモリへの信号の出力を
停止させる。第１変換手段は、映像入力端子及び接続線
の１つである第１接続線に接続され、映像入力端子から
所定値以上の信号が入力したとき、映像入力端子から入
力される信号を所定のレベルに変換して第１接続線に出
力する。第２変換手段は、音声入力端子及び接続線の１
つである第２接続線に接続され、停止手段がマイコンか
らメモリへの信号の出力を停止させたとき、音声入力端
子から入力される信号を所定のレベルに変換して第２接
続線に出力する。この回路では、治具から映像入力端子
に所定値以上の信号が入力された場合、マイコンに信号
を出力してマイコンとメモリとの信号のやり取りを停止
させる。その後、治具から映像入力端子及び音声入力端
子に信号が入力されると、それらの信号は第１変換手段
及び第２変換手段によりレベルを変換され、第１接続線
及び第２接続線を介してメモリに入力される。このよう
にして、メモリの内容が書き換えられる。
において、停止手段と、第１変換手段と、第２変換手段
とを備えている。停止手段は、映像入力端子及びマイコ
ンに接続され、映像入力端子から所定値以上の信号が入
力したとき、マイコンから前記メモリへの信号の出力を
停止させる。第１変換手段は、映像入力端子及び接続線
の１つである第１接続線に接続され、映像入力端子から
所定値以上の信号が入力したとき、映像入力端子から入
力される信号を所定のレベルに変換して第１接続線に出
力する。第２変換手段は、音声入力端子及び接続線の１
つである第２接続線に接続され、停止手段がマイコンか
らメモリへの信号の出力を停止させたとき、音声入力端
子から入力される信号を所定のレベルに変換して第２接
続線に出力する。この回路では、治具から映像入力端子
に所定値以上の信号が入力された場合、マイコンに信号
を出力してマイコンとメモリとの信号のやり取りを停止
させる。その後、治具から映像入力端子及び音声入力端
子に信号が入力されると、それらの信号は第１変換手段
及び第２変換手段によりレベルを変換され、第１接続線
及び第２接続線を介してメモリに入力される。このよう
にして、メモリの内容が書き換えられる。
【００１１】この場合も、発明１と同様の効果を奏す
る。発明３に係るメモリ書換回路は、発明２に係る回路
において、停止手段が第１トランジスタと第２トランジ
スタと第１抵抗器とコンデンサとから構成され、第１変
換手段が第３トランジスタと第４トランジスタと第２抵
抗器とから構成され、第２変換手段が第５トランジスタ
と第６トランジスタと第３抵抗器とから構成されてい
る。第１トランジスタは、エミッタ端子が映像入力端子
の信号端子に接続され、ベース端子が所定の電圧を供給
する電圧源に接続されている。第１抵抗器は、一端が第
１トランジスタのコレクタ端に接続され、他端が接地さ
れている。コンデンサは、一端が第１トランジスタのコ
レクタ端に接続され、他端が接地されている。第２トラ
ンジスタは、ベース端子が第１トランジスタのコレクタ
端に接続され、コレクタ端子がマイコンに接続され、エ
ミッタ端子が接地されている。第３トランジスタは、エ
ミッタ端子が映像入力端子の信号端子に接続され、ベー
ス端子が前記電圧源に接続されている。第４トランジス
タは、ベース端子が第３トランジスタのコレクタ端子に
接続され、コレクタ端子が第１接続線に接続され、エミ
ッタ端子が接地されている。第２抵抗器は、一端が第３
トランジスタのコレクタ端子に接続され、他端が接地さ
れている。第５トランジスタは、エミッタ端子が音声入
力端子に接続され、ベース端子が前記電圧源に接続され
ている。第６トランジスタは、ベース端子が第５トラン
ジスタのコレクタ端子に接続され、コレクタ端子が第２
接続線に接続され、エミッタ端子が接地されている。第
３抵抗器は、一端が第５トランジスタのコレクタ端子に
接続され、他端が接地されている。
る。発明３に係るメモリ書換回路は、発明２に係る回路
において、停止手段が第１トランジスタと第２トランジ
スタと第１抵抗器とコンデンサとから構成され、第１変
換手段が第３トランジスタと第４トランジスタと第２抵
抗器とから構成され、第２変換手段が第５トランジスタ
と第６トランジスタと第３抵抗器とから構成されてい
る。第１トランジスタは、エミッタ端子が映像入力端子
の信号端子に接続され、ベース端子が所定の電圧を供給
する電圧源に接続されている。第１抵抗器は、一端が第
１トランジスタのコレクタ端に接続され、他端が接地さ
れている。コンデンサは、一端が第１トランジスタのコ
レクタ端に接続され、他端が接地されている。第２トラ
ンジスタは、ベース端子が第１トランジスタのコレクタ
端に接続され、コレクタ端子がマイコンに接続され、エ
ミッタ端子が接地されている。第３トランジスタは、エ
ミッタ端子が映像入力端子の信号端子に接続され、ベー
ス端子が前記電圧源に接続されている。第４トランジス
タは、ベース端子が第３トランジスタのコレクタ端子に
接続され、コレクタ端子が第１接続線に接続され、エミ
ッタ端子が接地されている。第２抵抗器は、一端が第３
トランジスタのコレクタ端子に接続され、他端が接地さ
れている。第５トランジスタは、エミッタ端子が音声入
力端子に接続され、ベース端子が前記電圧源に接続され
ている。第６トランジスタは、ベース端子が第５トラン
ジスタのコレクタ端子に接続され、コレクタ端子が第２
接続線に接続され、エミッタ端子が接地されている。第
３抵抗器は、一端が第５トランジスタのコレクタ端子に
接続され、他端が接地されている。
【００１２】メモリの書き換え時には、映像入力端子か
ら第１トランジスタのエミッタ端子に所定値の信号が入
力し、第１トランジスタが導通し、映像入力端子は、第
１抵抗器及びコンデンサと接続される。そして、映像入
力端子に入力される信号により、コンデンサが充電され
る。コンデンサが充電すると第２トランジスタが導通し
て、マイコンとの接続されたコレクタ端子が接地され
る。これにより、マイコンとメモリとの信号のやり取り
が停止される。その後、映像入力端子及び音声入力端子
からメモリ書換のための信号（書換信号）の入力がある
と、第３トランジスタ及び第５トランジスタが導通し、
第４トランジスタ及び第６トランジスタのベース端子に
書換信号が加えられる。書換信号が高電位の場合、第４
及び第６トランジスタが導通し、それらのコレクタ端子
が接地され、書き換え信号が低電位の場合、第４及び第
６トランジスタは導通せず、それらのコレクタ端子は所
定の電圧に維持される。このようにして、第４及び第６
トランジスタから第１及び第２接続線に書き換え信号が
出力される。
ら第１トランジスタのエミッタ端子に所定値の信号が入
力し、第１トランジスタが導通し、映像入力端子は、第
１抵抗器及びコンデンサと接続される。そして、映像入
力端子に入力される信号により、コンデンサが充電され
る。コンデンサが充電すると第２トランジスタが導通し
て、マイコンとの接続されたコレクタ端子が接地され
る。これにより、マイコンとメモリとの信号のやり取り
が停止される。その後、映像入力端子及び音声入力端子
からメモリ書換のための信号（書換信号）の入力がある
と、第３トランジスタ及び第５トランジスタが導通し、
第４トランジスタ及び第６トランジスタのベース端子に
書換信号が加えられる。書換信号が高電位の場合、第４
及び第６トランジスタが導通し、それらのコレクタ端子
が接地され、書き換え信号が低電位の場合、第４及び第
６トランジスタは導通せず、それらのコレクタ端子は所
定の電圧に維持される。このようにして、第４及び第６
トランジスタから第１及び第２接続線に書き換え信号が
出力される。
【００１３】この場合、トランジスタとコンデンサと抵
抗器のみの簡易な構成でメモリ回路を実現できる。
抗器のみの簡易な構成でメモリ回路を実現できる。
【００１４】
【発明の実施の形態】〔全体構成〕本発明の一実施形態
に係るメモリ書換回路の構成を図１を参照して説明す
る。このメモリ書換回路１は、停止手段２と、変換手段
３と、変換手段４とを備えている。またテレビ受像器セ
ットのケース外部に貫通して設けられる映像入力端子７
及び音声入力端子８と、ケース内部に配置されているメ
モリ５、マイコン６、及び映像／音声処理ＩＣ１１とを
示している。
に係るメモリ書換回路の構成を図１を参照して説明す
る。このメモリ書換回路１は、停止手段２と、変換手段
３と、変換手段４とを備えている。またテレビ受像器セ
ットのケース外部に貫通して設けられる映像入力端子７
及び音声入力端子８と、ケース内部に配置されているメ
モリ５、マイコン６、及び映像／音声処理ＩＣ１１とを
示している。
【００１５】メモリ５は、電気的に書き換え可能な不揮
発性メモリであり、例えば、ＥＰＲＯＭ、ＥＥＰＲＯ
Ｍ、フラッシュメモリ等である。本実施形態では、ＥＥ
ＰＲＯＭを示している。マイコン６は、メモリ５とＩＩ
ＣＢＵＳと接続されており、メモリ５に格納されている
制御情報に基づいて画像信号の処理を行う。ＩＩＣＢＵ
Ｓは、クロック線９とデータ線１０とを備えている。マ
イコン６は、クロック線９からのクロック信号とデータ
線１０からのデータ信号によりメモリ５の内容を読み出
しまたは書き換える。またクロック線９及びデータ線１
０には、定電圧源Ｖｍが接続されており、電圧Ｖｍで信
号が伝送される。映像入力端子７は、図２（ａ）に示す
クロック信号が入力される信号端子７ａとシャーシに接
地される接地端子７ｂとを備えており、信号線７ｃによ
り映像／音声処理ＩＣ１１と接続されている。音声入力
端子８は、図２（ｂ）示すデータ信号が入力される信号
端子８ａとシャーシに接地される接地端子８ｂとを備え
ており、信号線８ｃにより映像／音声処理ＩＣ１１と接
続されている。映像／音声処理ＩＣ１１は、映像入力端
子７及び音声入力端子８からの信号を処理して、映像ま
たは音声に変換する回路である。
発性メモリであり、例えば、ＥＰＲＯＭ、ＥＥＰＲＯ
Ｍ、フラッシュメモリ等である。本実施形態では、ＥＥ
ＰＲＯＭを示している。マイコン６は、メモリ５とＩＩ
ＣＢＵＳと接続されており、メモリ５に格納されている
制御情報に基づいて画像信号の処理を行う。ＩＩＣＢＵ
Ｓは、クロック線９とデータ線１０とを備えている。マ
イコン６は、クロック線９からのクロック信号とデータ
線１０からのデータ信号によりメモリ５の内容を読み出
しまたは書き換える。またクロック線９及びデータ線１
０には、定電圧源Ｖｍが接続されており、電圧Ｖｍで信
号が伝送される。映像入力端子７は、図２（ａ）に示す
クロック信号が入力される信号端子７ａとシャーシに接
地される接地端子７ｂとを備えており、信号線７ｃによ
り映像／音声処理ＩＣ１１と接続されている。音声入力
端子８は、図２（ｂ）示すデータ信号が入力される信号
端子８ａとシャーシに接地される接地端子８ｂとを備え
ており、信号線８ｃにより映像／音声処理ＩＣ１１と接
続されている。映像／音声処理ＩＣ１１は、映像入力端
子７及び音声入力端子８からの信号を処理して、映像ま
たは音声に変換する回路である。
【００１６】停止手段２は、トランジスタＴ１と、抵抗
器Ｒ１と、コンデンサＣと、トランジスタＴ２とを備え
ている。トランジスタＴ１は、ＰＮＰ型のトランジスタ
であり、エミッタ端子が信号線７ｃに接続され、ベース
端子は定電圧源Ｖｃｃに接続されている。またトランジ
スタＴ１のコレクタ端子は、抵抗器Ｒ１及びコンデンサ
Ｃの一端と、トランジスタＴ２のベース端子とに接続さ
れている。トランジスタＴ２は、ＮＰＮ型のトランジス
タであり、コレクタ端子はマイコン６に接続され、エミ
ッタ端子は接地されている。また抵抗器Ｒ１及びコンデ
ンサＣの他端は接地されている。
器Ｒ１と、コンデンサＣと、トランジスタＴ２とを備え
ている。トランジスタＴ１は、ＰＮＰ型のトランジスタ
であり、エミッタ端子が信号線７ｃに接続され、ベース
端子は定電圧源Ｖｃｃに接続されている。またトランジ
スタＴ１のコレクタ端子は、抵抗器Ｒ１及びコンデンサ
Ｃの一端と、トランジスタＴ２のベース端子とに接続さ
れている。トランジスタＴ２は、ＮＰＮ型のトランジス
タであり、コレクタ端子はマイコン６に接続され、エミ
ッタ端子は接地されている。また抵抗器Ｒ１及びコンデ
ンサＣの他端は接地されている。
【００１７】変換手段３は、トランジスタＴ３と、トラ
ンジスタＴ４と、抵抗器Ｒ２とを備えている。トランジ
スタＴ３は、ＰＮＰ型のトランジスタであり、エミッタ
端子が信号線７ｃに接続され、ベース端子は定電圧源Ｖ
ｃｃに接続されている。トランジスタＴ４は、ＮＰＮ型
のトランジスタであり、ベース端子がトランジスタＴ３
のコレクタ端子に接続され、コレクタ端子がＩＩＣＢＵ
Ｓのクロック線９に接続され、エミッタ端子が接地され
ている。抵抗器Ｒ２は、一端がトランジスタＴ３のコレ
クタ端子及びトランジスタＴ４のベース端子に接続され
ており、他端は接地されている。
ンジスタＴ４と、抵抗器Ｒ２とを備えている。トランジ
スタＴ３は、ＰＮＰ型のトランジスタであり、エミッタ
端子が信号線７ｃに接続され、ベース端子は定電圧源Ｖ
ｃｃに接続されている。トランジスタＴ４は、ＮＰＮ型
のトランジスタであり、ベース端子がトランジスタＴ３
のコレクタ端子に接続され、コレクタ端子がＩＩＣＢＵ
Ｓのクロック線９に接続され、エミッタ端子が接地され
ている。抵抗器Ｒ２は、一端がトランジスタＴ３のコレ
クタ端子及びトランジスタＴ４のベース端子に接続され
ており、他端は接地されている。
【００１８】変換手段４は、トランジスタＴ５と、トラ
ンジスタＴ６と、抵抗器Ｒ３とを備えている。トランジ
スタＴ５は、ＰＮＰ型のトランジスタであり、エミッタ
端子が信号線８ｃに接続され、ベース端子は定電圧源Ｖ
ｃｃに接続されている。トランジスタＴ６は、ＮＰＮ型
のトランジスタであり、ベース端子がトランジスタＴ５
のコレクタ端子に接続され、コレクタ端子がＩＩＣＢＵ
Ｓのデータ線１０に接続され、エミッタ端子が接地され
ている。抵抗器Ｒ３は、一端がトランジスタＴ５のコレ
クタ端子及びトランジスタＴ６のベース端子に接続され
ており、他端は接地されている。
ンジスタＴ６と、抵抗器Ｒ３とを備えている。トランジ
スタＴ５は、ＰＮＰ型のトランジスタであり、エミッタ
端子が信号線８ｃに接続され、ベース端子は定電圧源Ｖ
ｃｃに接続されている。トランジスタＴ６は、ＮＰＮ型
のトランジスタであり、ベース端子がトランジスタＴ５
のコレクタ端子に接続され、コレクタ端子がＩＩＣＢＵ
Ｓのデータ線１０に接続され、エミッタ端子が接地され
ている。抵抗器Ｒ３は、一端がトランジスタＴ５のコレ
クタ端子及びトランジスタＴ６のベース端子に接続され
ており、他端は接地されている。
【００１９】〔書き換え動作〕メモリ書き換え時には、
図示しない治具を映像入力端子７及び音声入力端子８に
接続する。この治具は、メモリ５の内容を書き換えるた
めのデータを保持しており、映像入力端子７及び音声入
力端子８にデータ信号及びクロック信号を入力する。
図示しない治具を映像入力端子７及び音声入力端子８に
接続する。この治具は、メモリ５の内容を書き換えるた
めのデータを保持しており、映像入力端子７及び音声入
力端子８にデータ信号及びクロック信号を入力する。
【００２０】治具から図２に示すようなクロック信号が
入力されるとトランジスタＴ１が導通する。クロック信
号の最大値Ｖｃｌは、同図に示すように、ベース端子の
電圧Ｖｃｃにベース−エミッタ間の電圧Ｖｂｅを加えた
ものより大きい電圧にしている。このクロック信号によ
りベース−エミッタ間は順バイアスとなり、トランジス
タＴ１が導通する。トランジスタＴ１が導通すると、映
像入力端子７と抵抗器Ｒ１及びコンデンサＣとが接続さ
れ、クロック信号によりコンデンサＣが充電される。コ
ンデンサＣが充電され、トランジスタＴ２のベース端子
の電位よりエミッタ端子の電位が高くなると、トランジ
スタＴ２が導通する。トランジスタＴ２では、コレクタ
端子がエミッタ端子と導通して接地され、マイコン６に
Ｌの信号が伝達される。この信号により、マイコン６は
メモリ５との信号のやり取りを停止する。
入力されるとトランジスタＴ１が導通する。クロック信
号の最大値Ｖｃｌは、同図に示すように、ベース端子の
電圧Ｖｃｃにベース−エミッタ間の電圧Ｖｂｅを加えた
ものより大きい電圧にしている。このクロック信号によ
りベース−エミッタ間は順バイアスとなり、トランジス
タＴ１が導通する。トランジスタＴ１が導通すると、映
像入力端子７と抵抗器Ｒ１及びコンデンサＣとが接続さ
れ、クロック信号によりコンデンサＣが充電される。コ
ンデンサＣが充電され、トランジスタＴ２のベース端子
の電位よりエミッタ端子の電位が高くなると、トランジ
スタＴ２が導通する。トランジスタＴ２では、コレクタ
端子がエミッタ端子と導通して接地され、マイコン６に
Ｌの信号が伝達される。この信号により、マイコン６は
メモリ５との信号のやり取りを停止する。
【００２１】その後、クロック信号が映像入力端子７か
ら入力されると、トランジスタＴ３が導通し、トランジ
スタＴ４のベース端子に映像入力端子７からクロック信
号が入力されるようになる。クロック信号がＶｃｌであ
れば、トランジスタＴ４は導通してコレクタ端子が接地
される。したがって、Ｌの信号が、クロック線９を介し
てメモリ５に伝達される。一方、クロック信号が０であ
れば、トランジスタＴ４は非導通となりコレクタ端子は
電圧Ｖｍに維持され、Ｈの信号が、クロック線９を介し
てメモリ５に伝達される。
ら入力されると、トランジスタＴ３が導通し、トランジ
スタＴ４のベース端子に映像入力端子７からクロック信
号が入力されるようになる。クロック信号がＶｃｌであ
れば、トランジスタＴ４は導通してコレクタ端子が接地
される。したがって、Ｌの信号が、クロック線９を介し
てメモリ５に伝達される。一方、クロック信号が０であ
れば、トランジスタＴ４は非導通となりコレクタ端子は
電圧Ｖｍに維持され、Ｈの信号が、クロック線９を介し
てメモリ５に伝達される。
【００２２】また、図２（ｂ）に示すデータ信号が音声
入力端子８から入力されると、トランジスタＴ５が導通
し、トランジスタＴ６のベース端子に音声入力端子８か
らデータ信号が入力されるようになる。データ信号の最
大値Ｖｄも、同図に示すように、ベース端子の電圧Ｖｃ
ｃにベース−エミッタ間の電圧Ｖｂｅを加えたものより
大きい電圧にしている。データ信号がＶｄであれば、ト
ランジスタＴ６は導通してコレクタ端子が接地される。
したがって、Ｌの信号が、データ線１０を介してメモリ
５に伝達される。一方、データ信号が０であれば、トラ
ンジスタＴ６は非導通となりコレクタ端子は電圧Ｖｍに
維持され、Ｈの信号が、データ線１０を介してメモリ５
に伝達される。
入力端子８から入力されると、トランジスタＴ５が導通
し、トランジスタＴ６のベース端子に音声入力端子８か
らデータ信号が入力されるようになる。データ信号の最
大値Ｖｄも、同図に示すように、ベース端子の電圧Ｖｃ
ｃにベース−エミッタ間の電圧Ｖｂｅを加えたものより
大きい電圧にしている。データ信号がＶｄであれば、ト
ランジスタＴ６は導通してコレクタ端子が接地される。
したがって、Ｌの信号が、データ線１０を介してメモリ
５に伝達される。一方、データ信号が０であれば、トラ
ンジスタＴ６は非導通となりコレクタ端子は電圧Ｖｍに
維持され、Ｈの信号が、データ線１０を介してメモリ５
に伝達される。
【００２３】このようにして、映像入力端子７及び音声
入力端子８からＩＩＣＢＵＳのクロック線９及びデータ
線１０を介してメモリ５の内容を書き換えることができ
る。
入力端子８からＩＩＣＢＵＳのクロック線９及びデータ
線１０を介してメモリ５の内容を書き換えることができ
る。
【００２４】
【発明の効果】本発明のメモリ書換回路によれば、既存
の映像入力端子、音声入力端子に治具を接続すればよい
ので、書き換えの際に完成品を分解する必要がない。ま
た、既存の映像入力端子、音声入力端子に治具を接続す
ればよいので、別途コネクタを設ける必要がない。ま
た、治具からの信号によりマイコンとメモリとの信号の
やり取りが停止されるので、マイコンとメモリとの信号
のやり取りを停止させるスイッチ機構を別途設ける必要
もない。このため、メモリ書換回路が簡易な構成にな
り、コストダウンも図れる。
の映像入力端子、音声入力端子に治具を接続すればよい
ので、書き換えの際に完成品を分解する必要がない。ま
た、既存の映像入力端子、音声入力端子に治具を接続す
ればよいので、別途コネクタを設ける必要がない。ま
た、治具からの信号によりマイコンとメモリとの信号の
やり取りが停止されるので、マイコンとメモリとの信号
のやり取りを停止させるスイッチ機構を別途設ける必要
もない。このため、メモリ書換回路が簡易な構成にな
り、コストダウンも図れる。
【図１】本発明の一実施形態を採用したメモリ書換回
路。
路。
【図２】外部から入力されるクロック信号及びデータ信
号。
号。
１ メモリ書換回路 ２ 停止手段 ３ 第１変換手段 ４ 第２変換手段 ５ メモリ ６ マイコン ７ 映像入力端子 ８ 音声入力端子 ９ クロック線 １０ データ線
Claims (3)
- 【請求項１】映像入力端子と、音声入力端子と、電気的
に書換可能な不揮発性メモリと、前記メモリと接続され
るマイコンと、前記メモリと前記マイコンとを接続する
複数の接続線とを有するテレビ受像器セットにおいて、 前記映像入力端子、前記音声入力端子、前記複数の接続
線及び前記マイコンに接続され、前記映像入力端子又は
前記音声入力端子に外部から所定値以上の信号が入力し
たとき、前記マイコンから前記メモリへの信号の出力を
停止し、前記映像入力端子及び前記音声入力端子から入
力される信号を所定のレベルに変換して前記複数の接続
線に出力することにより、前記メモリの内容を書き換え
る、メモリ書換回路。 - 【請求項２】前記メモリ書換回路は、 前記映像入力端子及び前記マイコンに接続され、前記映
像入力端子から所定値以上の信号が入力したとき、前記
マイコンから前記メモリへの信号の出力を停止させる停
止手段と、 前記映像入力端子及び前記接続線の１つである第１接続
線に接続され、前記停止手段が前記マイコンから前記メ
モリへの信号の出力を停止させたとき、前記映像入力端
子から入力される信号を所定のレベルに変換して前記第
１接続線に出力する第１変換手段と、 前記音声入力端子及び前記接続線の１つである第２接続
線に接続され、前記停止手段が前記マイコンから前記メ
モリへの信号の出力を停止させたとき、前記音声入力端
子から入力される信号を所定のレベルに変換して前記第
２接続線に出力する第２変換手段と、を備えた請求項１
に記載のメモリ書換回路。 - 【請求項３】前記停止手段は、 エミッタ端子が前記映像入力端子に接続され、ベース端
子が所定の電圧を供給する電圧源に接続される第１トラ
ンジスタと、 一端が前記第１トランジスタのコレクタ端に接続され、
他端が接地される第１抵抗器と、 一端が前記第１トランジスタのコレクタ端に接続され、
他端が接地されるコンデンサと、 ベース端子が前記第１トランジスタのコレクタ端に接続
され、コレクタ端子が前記マイコンに接続され、エミッ
タ端子が接地される第２トランジスタとを備え、 前記第１変換手段は、 エミッタ端子が前記映像入力端子に接続され、ベース端
子が前記電圧源に接続されている第３トランジスタと、 ベース端子が前記第３トランジスタのコレクタ端子に接
続され、コレクタ端子が前記第１接続線に接続され、エ
ミッタ端子が接地される第４トランジスタと、 一端が前記第３トランジスタのコレクタ端子に接続さ
れ、他端が接地される第２抵抗器とを備え、 前記第２変換手段は、 エミッタ端子が前記音声入力端子に接続され、ベース端
子が前記電圧源に接続される第５トランジスタと、 ベース端子が前記第５トランジスタのコレクタ端子に接
続され、コレクタ端子が前記第２接続線に接続され、エ
ミッタ端子が接地される第６トランジスタと、 一端が前記第５トランジスタのコレクタ端子に接続さ
れ、他端が接地される第３抵抗器と、を備える請求項２
に記載のメモリ書換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000164142A JP2001346234A (ja) | 2000-06-01 | 2000-06-01 | メモリ書換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000164142A JP2001346234A (ja) | 2000-06-01 | 2000-06-01 | メモリ書換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001346234A true JP2001346234A (ja) | 2001-12-14 |
Family
ID=18667801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000164142A Pending JP2001346234A (ja) | 2000-06-01 | 2000-06-01 | メモリ書換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001346234A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1457880A1 (en) * | 2003-03-10 | 2004-09-15 | Samsung Electronics Co., Ltd. | Methods, circuits, and data structures for programming electronic devices |
| JP2005292863A (ja) * | 2003-03-10 | 2005-10-20 | Samsung Electronics Co Ltd | 電子装置をプログラムする方法及び回路並びにデータ構造 |
| US7724310B2 (en) | 2005-05-10 | 2010-05-25 | Norihiro Higashi | High definition TV |
-
2000
- 2000-06-01 JP JP2000164142A patent/JP2001346234A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1457880A1 (en) * | 2003-03-10 | 2004-09-15 | Samsung Electronics Co., Ltd. | Methods, circuits, and data structures for programming electronic devices |
| JP2005292863A (ja) * | 2003-03-10 | 2005-10-20 | Samsung Electronics Co Ltd | 電子装置をプログラムする方法及び回路並びにデータ構造 |
| KR100594263B1 (ko) | 2003-03-10 | 2006-06-30 | 삼성전자주식회사 | 전자 장치를 프로그램 하는 방법, 회로, 및 데이터구조와, 그 전자 장치의 동작 제어 회로 |
| US7831740B2 (en) | 2003-03-10 | 2010-11-09 | Samsung Electronics Co., Ltd. | Method and circuit for programming electronic devices |
| JP4638161B2 (ja) * | 2003-03-10 | 2011-02-23 | 三星電子株式会社 | 電子装置をプログラムする方法及び回路並びにデータ構造 |
| US7724310B2 (en) | 2005-05-10 | 2010-05-25 | Norihiro Higashi | High definition TV |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101141268B1 (ko) | 하나의 데이터 버스를 통해 디지털 및 아날로그 데이터통신을 가능케 하기 위한 장치 및 방법 | |
| JP3085824B2 (ja) | メモリ制御装置 | |
| US8274972B2 (en) | Communication system with switchable connection | |
| JPH0865325A (ja) | マルチプロトコルデータバスシステム | |
| US6085982A (en) | PC card capable of switching card information structures | |
| KR20030051407A (ko) | 반도체 장치, 불휘발성 반도체 기억 장치, 반도체 장치또는 불휘발성 반도체 기억 장치를 복수 포함하는 시스템,반도체 장치 또는 불휘발성 반도체 기억 장치를 포함하는전자 카드, 이 전자 카드의 사용이 가능한 전자 장치 | |
| JP2001346234A (ja) | メモリ書換回路 | |
| KR100441533B1 (ko) | 반도체장치에사용된주변디바이스식별방법 | |
| US20080143869A1 (en) | Imaging apparatus with protecting circuit for ccd | |
| JPH07168655A (ja) | 直列通信ポートと光通信ポートの切換制御装置およびその駆動方法 | |
| JPH11344962A (ja) | ディスプレイ装置 | |
| JP3416613B2 (ja) | 表示装置 | |
| KR100578650B1 (ko) | 차량용 전자제어장치의 파라미터 다운로딩 장치 | |
| JP2001236127A (ja) | 電源回路 | |
| JP3096674U (ja) | バス通信装置 | |
| US20020128738A1 (en) | Audio chip with switchable audio output pathways | |
| KR20010020116A (ko) | 전자회로 | |
| JP3427061B2 (ja) | 表示装置 | |
| KR100747667B1 (ko) | 데이터 다운로드 장치 및 이를 이용하여 ｏｓｄ데이터를다운로드받는 방송수신장치와, 그 방법 | |
| JP3281127B2 (ja) | Ｏｔｐマイコン | |
| US7082522B2 (en) | Method and/or apparatus for implementing enhanced device identification | |
| JP2606305Y2 (ja) | ファンクション切換装置 | |
| JP2004038384A (ja) | 電子機器における仕様設定用制御システム | |
| JPS6336429Y2 (ja) | ||
| KR200207592Y1 (ko) | 디지탈 카메라의 전원장치 |