JP4638161B2 - 電子装置をプログラムする方法及び回路並びにデータ構造 - Google Patents
電子装置をプログラムする方法及び回路並びにデータ構造 Download PDFInfo
- Publication number
- JP4638161B2 JP4638161B2 JP2004067163A JP2004067163A JP4638161B2 JP 4638161 B2 JP4638161 B2 JP 4638161B2 JP 2004067163 A JP2004067163 A JP 2004067163A JP 2004067163 A JP2004067163 A JP 2004067163A JP 4638161 B2 JP4638161 B2 JP 4638161B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable memory
- electronic device
- program data
- circuit
- general operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000003134 recirculating effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 3
- 230000008672 reprogramming Effects 0.000 description 2
- 101100424823 Arabidopsis thaliana TDT gene Proteins 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B63/00—Locks or fastenings with special structural characteristics
- E05B63/08—Mortise locks
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
- G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Structural Engineering (AREA)
- Read Only Memory (AREA)
- Programmable Controllers (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
- Storage Device Security (AREA)
Description
“含む”及び/または“含み”という用語が明細書で使われる時に明示された特徴、整数、段階、動作、要素及び/または構成要素の存在を詳述するが、一つまたはそれ以上の他の特徴、整数、段階、動作、要素、構成要素及び/またはそのグループの存在または追加を排除しないということも分かる。
前記プログラマブルメモリ220に/からデータが提供されるように前記バッファ回路235は、両方向インターフェースを提供できることが分かる。
101 電子装置動作制御回路
105 プログラミングシステム
110 一般動作処理回路
120 プログラマブルメモリ
125 制御回路
Claims (17)
- プログラマブルメモリにプログラムデータを伝送する段階以後に電子装置の一般的な動作を提供するのに使われる一般動作処理回路から分離できる前記電子装置の前記プログラマブルメモリのプログラミングを制御するコントローラ回路を通じて前記電子装置の外部から前記電子装置内の前記プログラマブルメモリに前記プログラムデータを伝送する段階と、
前記プログラマブルメモリに前記プログラムデータを伝送する間、前記コントローラ回路によって前記一般動作処理回路をディスエーブルさせ、前記一般動作処理回路が前記プログラマブルメモリをアクセスすることを防止する段階を含み、
前記プログラムデータを伝達する段階は、前記一般動作処理回路によって制御されるランダムアクセスメモリ(RAM)とリードオンリメモリ(ROM)装置を使用せず、
前記プログラムデータを伝送する段階は、
前記プログラムデータに含まれるアドレスとデータ値を前記電子装置内で前記プログラマブルメモリに連結されるバッファ回路に伝送する段階と、
前記プログラムデータに含まれるコマンドを前記電子装置内で前記プログラマブルメモリのプログラムを制御するプログラマブルメモリコントローラに伝送する段階と、
前記バッファに貯蔵されたデータ及びアドレスと前記プログラマブルメモリコントローラから発生する制御信号を前記プログラマブルメモリに提供する段階と、を含むことを特徴とする電子装置をプログラムする方法。 - 前記伝送段階は、
前記コントローラ回路から分離されるRAM及びROM装置を使用せずに前記プログラムデータを伝送する段階をさらに含むことを特徴とする請求項1に記載の電子装置をプログラムする方法。 - 前記RAMとROMとは、前記一般動作処理回路によって制御されて動作し、前記コントローラ回路によって制御されないことを特徴とする請求項2に記載の電子装置をプログラムする方法。
- 前記伝送段階は、
前記電子装置の信号ケーブルを通じて前記電子装置に前記プログラムデータを伝送する段階をさらに含むことを特徴とする請求項1に記載の電子装置をプログラムする方法。 - 前記伝送段階は、
内部集積回路インターフェースを通じて前記電子装置に前記プログラムデータを伝送する段階をさらに含むことを特徴とする請求項1に記載の電子装置をプログラムする方法。 - 前記伝送段階は、
直列インターフェースを通じて前記電子装置に前記プログラムデータを伝送する段階をさらに含むことを特徴とする請求項1に記載の電子装置をプログラムする方法。 - 前記一般動作処理回路は、前記プログラマブルメモリに前記プログラムデータを伝送する段階以後に、前記プログラマブルメモリの前記プログラムデータをアクセスして前記電子装置の一般的な動作を提供することを特徴とする請求項1に記載の電子装置をプログラムする方法。
- 前記一般動作処理回路は、RAMとプログラマブルメモリとを個別的にアクセスして前記電子装置の一般的な動作を提供することを特徴とする請求項6に記載の電子装置をプログラムする方法。
- 前記プログラマブルメモリに前記プログラムデータを伝送する間、前記一般動作処理回路が前記プログラマブルメモリをアクセスすることを防止する段階をさらに含むことを特徴とする請求項1に記載の電子装置をプログラムする方法。
- 前記プログラマブルメモリに前記プログラムデータの前記伝送が完了したことを表す指示を前記電子装置の外部に伝送する段階をさらに含むことを特徴とする請求項1に記載の電子装置をプログラムする方法。
- 前記プログラマブルメモリに伝送された前記プログラムデータをアクセスするように前記一般動作処理回路をイネーブルさせるために前記コントローラ回路にリセット信号を伝送する段階をさらに含むことを特徴とする請求項10に記載の電子装置をプログラムする方法。
- 前記プログラマブルメモリに伝送された前記プログラムデータをアクセスするように前記一般動作処理回路をイネーブルさせる前記コントローラ回路をリセットさせるために前記コントローラ回路に供給される電源を再循環させる段階をさらに含むことを特徴とする請求項10に記載の電子装置をプログラムする方法。
- 電子装置の一般的な動作を制御するのに使われる前記電子装置の一般動作処理回路が前記電子装置のプログラマブルメモリをアクセスすることを防止する段階と、
前記電子装置の外部から前記一般動作処理回路から分離できる前記電子装置のコントローラ回路にプログラムデータを伝送する段階と、
前記コントローラ回路で前記プログラマブルメモリに前記プログラムデータをプログラムする段階と、を含み、
前記プログラマブルメモリをアクセスすることを防止する段階は、前記プログラマブルメモリに前記プログラムデータをプログラムする間、前記コントローラ回路によって前記一般動作処理回路をディスエーブルさせる段階と、を含み、
前記プログラムデータをプログラムする段階は、
前記プログラムデータに含まれるアドレスとデータ値を前記電子装置内で前記プログラマブルメモリに連結されるバッファ回路に伝達する段階と、
前記プログラムデータに含まれるコマンドを前記電子装置内で前記プログラマブルメモリのプログラミングを制御するプログラマブルメモリコントローラに伝送する段階と、
前記バッファに貯蔵されたデータ及びアドレスと前記プログラマブルメモリコントローラから発生する制御信号を前記プログラマブルメモリに提供する段階と、を含むことを特徴とする電子装置をプログラムする方法。 - 前記プログラムデータのプログラムが完了したことを表す指示を前記電子装置の外部に伝送する段階をさらに含むことを特徴とする請求項13に記載の電子装置をプログラムする方法。
- 前記電子装置の一般的な動作を提供するために、前記プログラマブルメモリにプログラムされた前記プログラムデータをアクセスするように前記一般動作処理回路をイネーブルさせる前記コントローラ回路にリセット信号を伝送する段階をさらに含むことを特徴とする請求項14に記載の電子装置をプログラムする方法。
- 前記電子装置の一般的な動作を提供するために、前記プログラマブルメモリにプログラムされた前記プログラムデータをアクセスするように前記一般動作処理回路をイネーブルさせる前記コントローラ回路をリセットさせるために前記コントローラ回路に電源を再循環させる段階をさらに含むことを特徴とする請求項14に記載の電子装置をプログラムする方法。
- 電子装置の外部から前記電子装置のプログラマブルメモリにプログラムデータを伝送するように形成されるコントローラ回路を備え、前記コントローラ回路は、前記プログラマブルメモリに前記プログラムデータを伝送する段階以後に前記電子装置の一般的な動作を提供するのに使われる一般動作処理回路から分離でき、
前記コントローラ回路は、
インターフェースに連結され、前記インターフェースを通じて前記電子装置の外部で受信されるプログラムデータをデコーディングしてアドレス、データ値、及びコマンドを出力するデコーダ回路と、
前記デコーダ回路から前記アドレス及びデータ値を受信して貯蔵し、貯蔵されたアドレス及びデータ値を前記プログラマブルメモリに提供するバッファ回路と、
前記デコーダ回路から前記コマンドを受信して制御信号を発生し、前記制御信号を前記プログラマブルメモリに提供するプログラマブルメモリコントローラを含み、
前記プログラマブルメモリに前記プログラムデータの伝送が行われる間、前記デコーダ回路は前記一般動作処理回路をディスエーブルさせ、前記一般動作処理回路が前記プログラマブルメモリをアクセスすることを防止することを特徴とする電子装置をプログラムする回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030014778 | 2003-03-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005292863A JP2005292863A (ja) | 2005-10-20 |
JP4638161B2 true JP4638161B2 (ja) | 2011-02-23 |
Family
ID=32985756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004067163A Expired - Lifetime JP4638161B2 (ja) | 2003-03-10 | 2004-03-10 | 電子装置をプログラムする方法及び回路並びにデータ構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7831740B2 (ja) |
JP (1) | JP4638161B2 (ja) |
KR (1) | KR100594263B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1957601B (zh) * | 2004-03-25 | 2010-12-08 | 索尼株式会社 | 信息信号处理设备、功能块控制方法和功能块 |
KR100866951B1 (ko) * | 2005-10-28 | 2008-11-05 | 삼성전자주식회사 | 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 |
KR101654194B1 (ko) * | 2014-06-05 | 2016-09-05 | 김은주 | 에이브이알 소프트웨어 시스템 및 그 제어 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07508363A (ja) * | 1992-02-19 | 1995-09-14 | ミルシス,リミテッド | 外部から更新可能なrom(eurom) |
DE10052877A1 (de) * | 1999-10-21 | 2001-08-02 | Samsung Electronics Co Ltd | Mikrocontroller |
US6295053B1 (en) * | 1999-07-19 | 2001-09-25 | Novatek Microelectronics Corp. | System for reprogramming monitor function |
JP2001346234A (ja) * | 2000-06-01 | 2001-12-14 | Funai Electric Co Ltd | メモリ書換回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63237143A (ja) | 1987-03-25 | 1988-10-03 | Nec Corp | プログラマブルコントロ−ラ |
JPH08305561A (ja) | 1995-04-28 | 1996-11-22 | Nec Corp | ファームウエアダウンロード方法とその装置 |
TW344059B (en) * | 1997-06-14 | 1998-11-01 | Winbond Electronics Corp | Method and device for carrying out updating firmware of CD-ROM driver through ATA/IDE interface |
US6035346A (en) * | 1997-11-03 | 2000-03-07 | Compaq Computer Corporation | Method and apparatus to reprogram flash ROM without proxy code |
US6028445A (en) * | 1997-12-30 | 2000-02-22 | Xilinx, Inc. | Decoder structure and method for FPGA configuration |
JPH11338687A (ja) | 1998-05-25 | 1999-12-10 | Mitsubishi Electric Corp | プログラム書換システム |
US6910109B2 (en) * | 1998-09-30 | 2005-06-21 | Intel Corporation | Tracking memory page state |
US6507881B1 (en) * | 1999-06-10 | 2003-01-14 | Mediatek Inc. | Method and system for programming a peripheral flash memory via an IDE bus |
JP2001101004A (ja) | 1999-09-30 | 2001-04-13 | Ricoh Co Ltd | 電子装置 |
-
2003
- 2003-12-10 US US10/730,960 patent/US7831740B2/en active Active
-
2004
- 2004-03-09 KR KR1020040015839A patent/KR100594263B1/ko active IP Right Grant
- 2004-03-10 JP JP2004067163A patent/JP4638161B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07508363A (ja) * | 1992-02-19 | 1995-09-14 | ミルシス,リミテッド | 外部から更新可能なrom(eurom) |
US6295053B1 (en) * | 1999-07-19 | 2001-09-25 | Novatek Microelectronics Corp. | System for reprogramming monitor function |
DE10052877A1 (de) * | 1999-10-21 | 2001-08-02 | Samsung Electronics Co Ltd | Mikrocontroller |
JP2001346234A (ja) * | 2000-06-01 | 2001-12-14 | Funai Electric Co Ltd | メモリ書換回路 |
Also Published As
Publication number | Publication date |
---|---|
KR100594263B1 (ko) | 2006-06-30 |
US20040181789A1 (en) | 2004-09-16 |
JP2005292863A (ja) | 2005-10-20 |
US7831740B2 (en) | 2010-11-09 |
KR20040081316A (ko) | 2004-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6170043B1 (en) | Method for controlling an optic disk | |
KR100456988B1 (ko) | 데이타 기억 장치 및 데이타 소거 방법 | |
US20060282558A1 (en) | Control chip for optical disk drive and method for updating firmware in the control chip | |
JP4707352B2 (ja) | 脱着可能な記憶装置を含むシステムおよびそれの制御方法 | |
JP2003216483A (ja) | メモリコントローラおよびメモリシステム装置 | |
JP2003317489A (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
JP2009151763A (ja) | メディア処理装置 | |
CN102137255B (zh) | 一种便携式解码器、用于解码器的显示方法以及显示系统 | |
JP2008034089A (ja) | フラッシュメモリ装置と該プログラム方法及びメモリシステム | |
JP4638161B2 (ja) | 電子装置をプログラムする方法及び回路並びにデータ構造 | |
JP2003140980A (ja) | 記録装置 | |
JP4910391B2 (ja) | 情報処理装置 | |
US7325119B2 (en) | Data storage apparatus capable of storing data stored in external equipment | |
USRE45860E1 (en) | Device and method for reprogramming the function of a display system | |
US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
EP1457880A1 (en) | Methods, circuits, and data structures for programming electronic devices | |
KR100483899B1 (ko) | 모니터의 기능들 및 폰트들을 재기입하는 방법 및 장치 | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
JP2008293426A (ja) | 情報処理装置及びそのデータ記録方法 | |
KR100465752B1 (ko) | 모니터의 기능을 반복하여 갱신하기 위한 장치 및 방법 | |
EP1708085A1 (en) | Image processor | |
JP2000276347A (ja) | 携帯電子機器 | |
JP2005275907A (ja) | 電子機器および同機器の記憶媒体ユニット制御方法 | |
JP2005309698A (ja) | リングバッファ制御方法及びリングバッファ装置及びデータ記録再生装置 | |
JP3296857B2 (ja) | 画像作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4638161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |