JP2005275907A - 電子機器および同機器の記憶媒体ユニット制御方法 - Google Patents

電子機器および同機器の記憶媒体ユニット制御方法 Download PDF

Info

Publication number
JP2005275907A
JP2005275907A JP2004089475A JP2004089475A JP2005275907A JP 2005275907 A JP2005275907 A JP 2005275907A JP 2004089475 A JP2004089475 A JP 2004089475A JP 2004089475 A JP2004089475 A JP 2004089475A JP 2005275907 A JP2005275907 A JP 2005275907A
Authority
JP
Japan
Prior art keywords
memory card
storage medium
medium unit
memory
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004089475A
Other languages
English (en)
Inventor
Minoru Fukunaga
稔 福永
Shinya Kurishima
慎也 栗嶋
Keiji Okuhata
恵司 奥畑
Yoshihide Katsuse
喜英 勝瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Digital Media Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Digital Media Engineering Corp filed Critical Toshiba Corp
Priority to JP2004089475A priority Critical patent/JP2005275907A/ja
Priority to US11/088,852 priority patent/US7500025B2/en
Publication of JP2005275907A publication Critical patent/JP2005275907A/ja
Priority to US12/357,102 priority patent/US8028102B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】メモリカードの内部仕様を考慮してその性能を最大限に引き出すことを可能とする電子機器を提供する。
【解決手段】メモリカード制御部12は、メモリカード2の標準仕様ともいえる制御手順を規定した汎用のメモリカード制御プログラム121が初期状態では適用されており、一方、プロファイル情報保持部14には、特定のメモリカード2の特性に適した制御手順が規定された個別仕様のメモリカード制御プログラム121が複数保持されている。CPU11は、メモリカード2の装着を検知すると、フラッシュメモリ23内のプロファイルID231を読み出し、これに対応づけられたメモリカード制御プログラム121をプロファイル情報保持部14から選択する。そして、CPU11は、このメモリカード制御プログラム121の適用をメモリカード制御部12に指示する。
【選択図】 図1

Description

この発明は、例えばメモリカードなどと称されるコントローラIC内蔵型の記憶媒体ユニットを装着可能な電子機器および同機器の記憶媒体ユニット制御方法に関する。
近年の半導体製造技術の向上は目覚ましく、コントローラICを内蔵するいわゆるメモリカードの大容量化が急速に進んでいる。これに伴い、例えばデジタルスチルカメラやデジタルビデオカメラ等の電子機器では、動画や音楽などの様々な大容量コンテンツが取り扱い可能となってきている。
大容量コンテンツを取り扱う電子機器では、メモリカードに対するデータ入出力を速やかに終了させるための対応が特に強く求められる。そこで、これまでは、メモリカードとの間のデータ転送をより高速に行うことが重要視され、そのために、このデータ転送速度をそれぞれのメモリカードに適した値に適宜に設定する手法等が提案されている(例えば特許文献1等参照)。
この特許文献1に記載の手法によれば、メモリカードから取得したアクセススピード情報で示されるアクセススピードで当該メモリカードとの間のデータ転送を行うので、いずれのタイプのメモリカードが装着された場合であっても、そのメモリカードに最適なデータ転送が行われることになる。
特開平7−320018号公報
ところで、前述したように、メモリカードに対するデータ入出力は、すべてコントローラICを介して実行される。したがって、このメモリカードとの間のデータ転送速度を最適化するのみでは、メモリカードの性能を最大限に引き出すことは難しい。
例えばメモリカードに内蔵されるメモリのブロックサイズやこのメモリに対するコントローラICのアクセス手順等のいわゆる内部仕様は、メーカや開発時期等によって種々異なっている。そして、この内部仕様の違いを意識することなく、データ入出力を画一的な手法で実行すると、ある特定のコマンドに基づくアクセス手順が不得意なコントローラICに対して当該コマンドを多用したり、そのメモリのブロックバウンダリに適さないデータ書き込みを多発させてしまうおそれもある。このような場合、たとえメモリカードとの間のデータ転送速度を最適化したとしても、メモリカードに対するデータ入出力に要する時間の短縮化には全く効果がない。
この発明は、このような事情を考慮してなされたものであり、メモリカードの内部仕様を考慮してその性能を最大限に引き出すことを可能とする電子機器および同機器の記憶媒体ユニット制御方法を提供することを目的とする。
前述した目的を達成するために、この発明は、メモリおよび外部入力されるコマンドに応答して前記メモリに対するアクセスを実行するコントローラが内蔵された記憶媒体ユニットを装着可能な電子機器において、前記記憶媒体ユニットのコントローラを駆動制御する制御プログラムを複数格納する格納手段と、前記記憶媒体ユニットから識別情報を取得する取得手段と、前記取得手段により取得された識別情報に基づき、前記格納手段に格納された制御プログラムの中からいずれか1つの制御プログラムを選択する選択手段と、
前記選択手段により選択された制御プログラムを前記記憶媒体ユニットに対するデータ入出力処理に適用すべく動作環境の設定を行う設定手段とを具備することを特徴とする電子機器を提供する。
また、この発明は、メモリおよび外部入力されるコマンドに応答して前記メモリに対するアクセスを実行するコントローラが内蔵された記憶媒体ユニットを装着可能な電子機器の記憶媒体ユニット制御方法において、前記記憶媒体ユニットから識別情報を取得し、前記取得した識別情報に基づき、前記記憶媒体ユニットのコントローラを駆動制御する複数の制御プログラムの中からいずれか1つの制御プログラムを選択し、前記選択した制御プログラムを前記記憶媒体ユニットに対するデータ入出力処理に適用すべく動作環境の設定を行うことを特徴とする記憶媒体ユニット制御方法を提供する。
この発明によれば、メモリカードの内部仕様を考慮してその性能を最大限に引き出すことを可能とする電子機器および同機器の記憶媒体ユニット制御方法を提供できる。
以下、図面を参照してこの発明の実施形態について説明する。
図1は、本実施形態に係る電子機器のメモリカード制御に関わる部分の概略構成とこの電子機器に装着されるメモリカードの概略構成を示す図である。この電子機器1は、例えばデジタルスチルカメラやデジタルビデオカメラ、あるいはPDA(Personal Digital Assistant)などと称される携帯端末等であり、図1に示すように、CPU11、メモリカード制御部12、ホスト側メモリカードインタフェース13およびプロファイル情報保持部14を有している。
電子機器1は、CPU11によって全体の制御が司られており、メモリカード制御部12は、このCPU11の制御下で、装着されたメモリカード2に対する各種データ入出力用のコマンドを、後述するメモリカード制御プログラム121で規定される制御手順に基づいて発行制御する。また、ホスト側メモリカードインタフェース13は、このメモリカード制御部12からの指示に基づき、メモリカード2との間のコマンドおよびデータの送受信を実行制御する。
メモリカード制御部12は、メモリカード2の標準仕様ともいえる制御手順が規定された汎用のメモリカード制御プログラム121を有しており、初期状態では、この汎用のメモリカード制御プログラム121が適用されている。これに対して、プロファイル情報保持部14には、特定のメモリカード2の特性に適した制御手順が規定された個別仕様のメモリカード制御プログラム121が複数保持される。
図2には、このプロファイル情報保持部14に保持されるメモリカード制御プログラム121の一例が示されている。
この例では、A社製対応のメモリカード制御プログラムが2種類、B社製対応のメモリカード制御プログラムが3種類の合計5種類のメモリカード制御プログラム121が保持されている。つまり、この電子機器1では、A社製およびB社製の5種類については、それぞれのメモリカード2の性能を最大限に引き出すべく、その制御手順を再設定することができるようになっているわけであり、この点については後述する。
一方、メモリカード2は、メモリカードインタフェース21、カードインタフェースコントローラ22およびフラッシュメモリ23を有している。
メモリカードインタフェース21は、電子機器1のホスト側メモリカードインタフェース13との間におけるコマンドおよびデータの送受信を実行制御する。また、カードインタフェースコントローラ22は、メモリカードインタフェース21を介して受け取る電子機器1からのコマンドに応答してフラッシュメモリ23に対するアクセスを行い、その結果をメモリカードインタフェース21を介して電子機器1に返却する。
フラッシュメモリ23は、静止画、動画および音楽などの各種コンテンツを記憶する記憶媒体である。このフラッシュメモリ23には、メモリカード2の種別を識別可能な情報であるプロファイルID231が格納される。このプロファイルID231の格納場所としては、例えばすべてのメモリカードでその確保が定められているVendor Unique情報記述領域などが考えられる。そして、このプロファイルID231は、図2に示したプロファイル情報保持部14に保持されるメモリカード制御プログラム121のプログラム番号と予め対応づけられている。
以上のような構成をもつ本実施形態の電子機器1およびメモリカード2において、電源が投入された状態の電子機器1にメモリカード2が装着されたり、あるいはメモリカード2が装着された状態で電子機器1の電源が投入されると、電子機器1では、このメモリカード2の装着をCPU11が検知して、リード/ライト可能な状態とするためのいわゆる初期化処理を実行する。
この初期化処理が終了すると、CPU11は、そのメモリカード2からプロファイルID231を取得するようメモリカード制御部12に指示する。そして、この指示を受けたメモリカード制御部12は、プロファイルID231を読み出すためのコマンド群をメモリカード2に向けて発行する。なお、この時点でのコマンド群の発行制御は、初期状態として適用されている汎用のメモリカード制御プログラム121によって行われる。
このコマンド群は、ホスト側メモリカードインタフェース13を介してメモリカード2に転送され、カードインタフェースコントローラ22の制御の下、プロファイルID231がフラッシュメモリ23内から読み出される。そして、この読み出されたプロファイルID231はメモリカードインタフェース21を介して電子機器1に転送され、メモリカード制御部12からCPU11へと引き渡される。
そうすると、CPU11は、この受け取ったプロファイルID231に対応づけられたプログラム番号をもつメモリカード制御プログラム121をプロファイル情報保持部14から取得し、このメモリカード制御プログラム121をそれ以降のコマンド群の発行制御に適用するようにメモリカード制御部12に転送する。メモリカード制御部12は、初期状態として適用されている汎用のメモリカード制御プログラム121に代えて、CPU11から転送されたメモリカード制御プログラム121を用いるべく動作環境の再設定を実行する。
なお、例えばA社製およびB社製の5種類以外のメモリカード2が装着された場合、つまりプロファイルID231が取得できなかったり、取得したプロファイルID231に対応づけられたプログラム番号をもつメモリカード制御プログラム121がプロファイル情報保持部14に存在しなかった場合、CPU11は、初期状態として適用されている汎用のメモリカード制御プログラム121をそのまま維持し、前述した動作環境の再設定をメモリカード制御部12を行わせることはしない。
以上により、装着されたメモリカード2に対応したメモリカード制御プログラム121を適宜に適用させることが実現されるが、次に、それぞれのメモリカード制御プログラム121で考慮されるメモリカード2の内部仕様の具体例について説明する。
(1)フラッシュメモリ23の実ブロックサイズ(ブロックバウンダリ)
メモリカード2は、フラッシュメモリ23の容量やカードインタフェースコントローラ22の性能等によって、その実ブロックサイズ(バウンダリ)が、仕様値とは異なる値となる場合がある。このようなことから、この実ブロックサイズが考慮されていない制御手順を一律に適用してしまうと、メモリカード2の性能を著しく損なう場合がある。
いま、仕様値としてのブロックサイズは16Kバイトであるが、実ブロックサイズが128Kバイトのメモリカード2が装着されたものと想定する。そして、このメモリカード2に対して、約70Kバイトのデータ(データ1,データ2)を2つ書き込む場合を考える。図3(A)は、ブロックサイズが仕様値の16Kバイトであるとして2つのデータを書き込む例を示しており、また、図3(B)は、実ブロックサイズ(128Kバイト)を考慮して2つのデータを書き込む例を示している。
ブロックサイズを仕様値の16Kバイトと認識している場合、電子機器1側のメモリカード制御部12は、図3(A)に示すように、先頭のブロックから5つのブロックを使って1つ目のデータ1を書き込んだ後、6番目のブロックから5つのブロックを使って2つ目のデータ2を書き込もうとするのが最も一般的であると思われる。しかしながら、この場合、実際には、2つ目のデータ2は、先頭のブロックの後尾部と2番目のブロックの先頭部とに跨った書き込みとなり、メモリカード2側のカードインタフェースコントローラ22から見ると、適切な制御がなされているとは言い難い。これに対して、ブロックサイズを実サイズの128Kバイトと認識している場合には、電子機器1側のメモリカード制御部12は、図3(B)に示すように、先頭のブロックに1つ目のデータ1を書き込んだ後、2番目のブロックに2つ目のデータ2を書き込もうとすると思われる。そして、この場合には、メモリカード2側のカードインタフェースコントローラ22に対して、要求通りのデータ書き込みを行うためのオーバヘッド作業を強いることがない。
このオーバヘッド作業についてより具体的に説明すると、図3(A)に示した手順においては、データ2の書き込み要求に対して、データ1が格納済みの先頭のブロックを一旦読み出し、該当個所にデータ2の前半部を格納して書き戻す作業が必要である。この作業は本来は不要な作業であり、いわゆるオーバヘッド作業である。そして、このオーバヘッド作業の完了後に、2番目のブロックの該当個所にデータ2の後半部を書き込むことになるため、メモリカード2の性能が著しく低下する。
つまり、各メモリカード制御プログラム121で対応するメモリカード2の実ブロックサイズ(ブロックバウンダリ)を考慮した制御手順が規定されることにより、メモリカード2の性能を最大限に引き出すことが可能となる。
(2)カードインタフェースコントローラ22のライトコマンドに対する特性
メモリカード2には、電子機器1側から「シングルライト」と「マルチライト」の2つのデータ書き込み用のコマンド(ライトコマント)を受け付け可能なカードインタフェースコントローラ22が搭載されるのが一般的である。そして、このライトコマンドに対するカードインタフェースコントローラ22の特性が考慮されていない制御手順を一律に適用してしまうと、メモリカード2の性能を著しく損なう場合がある。
シングルライトは、1回のコマンドで1セクタ分の書き込みを行わせるためのコマンドであり、一方、マルチライトは、1回のコマンドでnセクタ分の書き込みを連続して行わせるためのコマンドである。ここで、図4および図5を参照して、カードインタフェースコントローラ22によるシングルライトに対する2種類の処理手法を説明する。
まず、図4を参照して、第1のシングルライト処理手法を説明する。ここでは、1セクタを0.5Kバイトと想定し、あるブロック(ブロックA)に1.5Kバイト、つまり3セクタ分のデータをシングルライトで上書きする場合を考える。
この第1の処理手法では、1回目のシングルライトコマンドを受けると、最初の1セクタ分のデータをブロックBに書き込むと共に、ブロックA内の対象外のセクタのデータすべてをブロックBにコピーする(図中の網掛け部分が書き込み対象であり、それ以外がすべて書き込み対象外となる。以下、同じ)。つまり、ブロックAに1セクタ分のデータが上書きされた状態をブロックB内に作り上げる。そして、この作業の後にブロックAを消去する(図4の(A))。また、次の2回目のシングルライトコマンドを受けた際も、同様に、このブロックBに次の1セクタ分のデータが上書きされた状態をブロックC内に作り上げてブロックBを消去する(図4の(B))。さらに、最後の3回目のシングルライトコマンドを受けた際も、同様に、このブロックCに次の1セクタ分のデータが上書きされた状態をブロックD内に作り上げてブロックCを消去する(図4の(C))。このように、この第1の処理手法では、あるブロックに3セクタ分のデータを上書きする際、各コマンド毎に、ブロックの移動(コピーおよび消去)が行われることになる。
次に、図5を参照して、第2のシングルライト処理手法を説明する。ここでも、1セクタを0.5Kバイトと想定し、あるブロック(ブロックA)に1.5Kバイト、つまり3セクタ分のデータをシングルライトで上書きする場合を考える。
この第2の処理手法では、1回目のシングルライトコマンドを受けた際、最初の1セクタ分のデータをブロックBに書き込むが(図5の(A))、連続した場所に対するデータ書き込みが続く限りブロックの移動は行わず、2回目のシングルライトコマンド、3回目のシングルライトコマンドをそのまま継続して実行する(図5の(B),(C))。そして、このブロックBの今回書き込み対象となったセクタと、ブロックAの書き込み対象外であったセクタとの2つで1つのブロックの役割を果たすように関連づける。なお、この2つで1つの仮想的なブロックは、当該ブロックに対する連続しない場所への書き込みがなされる時に、ブロックの移動が一斉に行われることになる。このように、この第2の処理手法では、あるブロックに3セクタ分のデータを上書きする際、ブロックの移動(コピーおよび消去)は発生しないことになる。
以上の事から、メモリカード2のカードインタフェースコントローラ22が「シングルライト」について第1の処理手法を採用する場合、当該メモリカード2に対応するメモリカード制御プログラム121では、この「シングルライト」を使ってデータの書き込みを行うことは好ましくないことがわかる。
また、図6は、「シングルライト」について第1の処理手法を採用するメモリカード2のカードインタフェースコントローラ22における「マルチライト」の一般的な処理手法を示す図である。ここでも、1セクタを0.5Kバイトと想定し、あるブロック(ブロックA)に1.5Kバイト、つまり3セクタ分のデータをマルチライトで上書きする場合を考える。
このマルチライトコマンドの場合は、3セクタ分のデータすべてを連続してブロックBに書き込んだ後に、ブロックA内の対象外のセクタのデータをブロックBにコピーすることにより、ブロックAに3セクタ分のデータが上書きされた状態をブロックB内に作り上げる(図6の(A)〜(C))。よって、ブロックの移動は1回で済む。つまり、当該メモリカード2に対応するメモリカード制御プログラム121では、「マルチライト」を使ってデータの書き込みを行うことが好ましいことがわかる。
なお、「シングルライト」について第2の処理手法を採用するメモリカード2のカードインタフェースコントローラ22では、同様の条件でマルチライトコマンドを受けた場合もシングルライトコマンド受付時と同じ動作を行うことが一般的である。つまり、当該メモリカード2に対応するメモリカード制御プログラム121では、マルチライトコマンドを発行するために、例えばデータのバッファリングを自ら行って連続した場所へのデータ書き込みの機会を生成するといった複雑な制御は無駄となるので、「シングルライト」を使ってデータの書き込みを行うことが負荷軽減の面からも却って好ましい。
このように、各メモリカード制御プログラム121で対応するメモリカード2のライトコマンドに対する特性を考慮した制御手順が規定されることにより、メモリカード2の性能を最大限に引き出すことが可能となる。
つまり、本実施形態の電子機器1では、前述のA社製およびB社製の5種類のメモリカード2については、それぞれに対応するメモリカード制御プログラム121で実ブロックサイズおよびライトコマンドに対する特性が考慮されているので、各々の性能が最大限に引き出されることになる。
図7は、本実施形態に係る電子機器のメモリカード制御に関わる動作手順を示すフローチャートである。
電源が投入された状態でメモリカード2が装着され、あるいはメモリカード2が装着された状態で電源が投入されると、メモリカード2が電子機器1に装着されている事をCPU11が検知するので、このメモリカード2の装着を検知したCPU11は、当該メモリカード2をリード/ライト可能な状態とするためのいわゆる初期化処理を実行した後(ステップA1)、メモリカード2からプロファイルID231を取得する旨をメモリカード制御部12に指示する(ステップA2)。
プロファイルID231が取得されると(ステップA3のYES)、CPU11は、今度は、このプロファイルID231に対応するメモリカード制御プログラム121がプロファイル情報保持部14に保持されているかどうかを調べ(ステップA4)、保持されていれば(ステップA5のYES)、そのメモリカード制御プログラム121をメモリカード制御部12に転送して、当該メモリカード制御プログラム121を以降のメモリカード2に対するアクセス処理に適用する旨を指示する(ステップA6)。
一方、プロファイルID231が取得されなかった場合(ステップA3のNO)またはプロファイルID231に対応するメモリカード制御プログラム121がプロファイル情報保持部14に保持されていなかった場合(ステップA5のNO)、CPU11は、メモリカード制御プログラム121の転送は行わず、汎用のメモリカード制御プログラム121を適用する旨の指示のみをメモリカード制御部12に対して行う(ステップA7)。このステップA7の際、例えば電源投入時の初期状態等で汎用のメモリカード制御プログラム121が適用されているのであれば、メモリカード制御部12は、そのままの状態を維持すれば良く、一方、いずれかの個別仕様のメモリカード制御プログラム121が適用されている状態なのであれば、これに代えて汎用のメモリカード制御プログラム121を適用すべく、自身の動作環境を初期状態に復帰させれば良い。
このように、本実施形態の電子機器1によれば、プロファイル情報保持部14に各メモリカード2に対応するメモリカード制御プログラム121を保持し、装着されたメモリカード2からプロファイルID231を取得して各々のメモリカード制御プログラム121を選択・再設定することにより、各メモリカードの内部仕様に適したデータ入出力制御を実行してその性能を最大限に引き出すことを実現する。
なお、前述した実施形態では、プロファイル情報保持部14に各メモリカード2に対応するメモリカード制御プログラム121を保持する例を示したが、対応するメモリカード制御プログラム121を取得し再設定する仕組みさえ備えれば、プロファイル情報保持部14を有しなくとも、例えばCD−ROM等の他の記憶媒体に種々のメモリカード制御プログラム121を格納しておき、それらの中のいずれかを必要に応じて取り入れるようにしても良い。また、例えば図8に示すように、ネットワーク経由でサーバ3と通信するためのネットワークインタフェース15を電子機器1が備えていれば、遠隔地のサーバ3にプロファイル情報保持部31を設けて、各電子機器1は、メモリカード制御プログラム121を適宜にサーバ3からダウンロードするようにしても良い。
つまり、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の実施形態に係る電子機器のメモリカード制御に関わる部分の概略構成および同機器に装着されるメモリカードの概略構成を示す図 同実施形態の電子機器のプロファイル情報保持部に保持されるメモリカード制御プログラムの一例を示す図 同実施形態の電子機器で実行するメモリカードの実ブロックサイズを考慮したメモリカード制御を説明するための図 同実施形態の電子機器で実行するメモリカードのライトコマンドに対する特性を考慮したメモリカード制御を説明するための第1の図 同実施形態の電子機器で実行するメモリカードのライトコマンドに対する特性を考慮したメモリカード制御を説明するための第2の図 同実施形態の電子機器で実行するメモリカードのライトコマンドに対する特性を考慮したメモリカード制御を説明するための第3の図 同実施形態の電子機器のメモリカード制御に関わる動作手順を示すフローチャート 同実施形態の電子機器のメモリカード制御の応用例を示す図
符号の説明
1…電子機器、2…メモリカード、、3…サーバ、11…CPU、12…メモリカード制御部、13…ホスト側メモリカードインタフェース、14…プロファイル情報保持部、15…ネットワークインタフェース、21…メモリカードインタフェース、22…カードインタフェースコントローラ、23…フラッシュメモリ、31…プロファイル情報保持部、121…メモリカード制御プログラム、231…プロファイルID。

Claims (5)

  1. メモリおよび外部入力されるコマンドに応答して前記メモリに対するアクセスを実行するコントローラが内蔵された記憶媒体ユニットを装着可能な電子機器において、
    前記記憶媒体ユニットのコントローラを駆動制御する制御プログラムを複数格納する格納手段と、
    前記記憶媒体ユニットから識別情報を取得する取得手段と、
    前記取得手段により取得された識別情報に基づき、前記格納手段に格納された制御プログラムの中からいずれか1つの制御プログラムを選択する選択手段と、
    前記選択手段により選択された制御プログラムを前記記憶媒体ユニットに対するデータ入出力処理に適用すべく動作環境の設定を行う設定手段と
    を具備することを特徴とする電子機器。
  2. 前記格納手段は、前記記憶媒体ユニットのメモリの実ブロックサイズに応じたデータ書き込み処理を行うための制御プログラムを前記記憶媒体ユニットの種別毎に格納することを特徴とする請求項1記載の電子機器。
  3. 前記格納手段は、前記記憶媒体ユニット内での前記コントローラによるメモリアクセス手順に応じたデータ書き込み処理を行うための制御プログラムを前記記憶媒体ユニットの種別毎に格納することを特徴とする請求項1記載の電子機器。
  4. メモリおよび外部入力されるコマンドに応答して前記メモリに対するアクセスを実行するコントローラが内蔵された記憶媒体ユニットを装着可能な電子機器において、
    前記記憶媒体ユニットから識別情報を取得する識別情報取得手段と、
    前記識別情報取得手段により取得された識別情報に基づき、前記記憶媒体ユニットのコントローラを駆動制御する制御プログラムを取得するプログラム取得手段と、
    前記プログラム取得手段により取得された制御プログラムを前記記憶媒体ユニットに対するデータ入出力処理に適用すべく動作環境の設定を行う設定手段と
    を具備することを特徴とする電子機器。
  5. メモリおよび外部入力されるコマンドに応答して前記メモリに対するアクセスを実行するコントローラが内蔵された記憶媒体ユニットを装着可能な電子機器の記憶媒体ユニット制御方法において、
    前記記憶媒体ユニットから識別情報を取得し、
    前記取得した識別情報に基づき、前記記憶媒体ユニットのコントローラを駆動制御する複数の制御プログラムの中からいずれか1つの制御プログラムを選択し、
    前記選択した制御プログラムを前記記憶媒体ユニットに対するデータ入出力処理に適用すべく動作環境の設定を行う
    ことを特徴とする記憶媒体ユニット制御方法。
JP2004089475A 2004-03-25 2004-03-25 電子機器および同機器の記憶媒体ユニット制御方法 Pending JP2005275907A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004089475A JP2005275907A (ja) 2004-03-25 2004-03-25 電子機器および同機器の記憶媒体ユニット制御方法
US11/088,852 US7500025B2 (en) 2004-03-25 2005-03-25 Electronic apparatus and method of controlling a memory unit connected to the same
US12/357,102 US8028102B2 (en) 2004-03-25 2009-01-21 Electronic apparatus and method of controlling a memory unit connected to the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004089475A JP2005275907A (ja) 2004-03-25 2004-03-25 電子機器および同機器の記憶媒体ユニット制御方法

Publications (1)

Publication Number Publication Date
JP2005275907A true JP2005275907A (ja) 2005-10-06

Family

ID=35061851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004089475A Pending JP2005275907A (ja) 2004-03-25 2004-03-25 電子機器および同機器の記憶媒体ユニット制御方法

Country Status (2)

Country Link
US (2) US7500025B2 (ja)
JP (1) JP2005275907A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011128954A1 (ja) * 2010-04-16 2011-10-20 パナソニック株式会社 記録再生装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275907A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 電子機器および同機器の記憶媒体ユニット制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064191A (ja) 1992-06-23 1994-01-14 Ricoh Co Ltd 外部インタ−フェ−スの制御方法及び装置
JPH07320018A (ja) 1994-05-26 1995-12-08 Canon Inc メモリカード並びにメモリカードを使用する電子機器およびメモリカードのアクセススピード設定方法
JPH09171545A (ja) 1995-12-20 1997-06-30 Fujitsu Ltd Icカード,icカード読み取り/書き込み装置,icカード読み取り/書き込み装置用上位装置及びicカードシステム並びにicカードシステムにおけるマルチベンダ対応方法
US6275911B1 (en) * 1996-09-20 2001-08-14 Denso Corporation Memory writing device for an electronic device
JP2914360B2 (ja) * 1997-09-30 1999-06-28 ソニー株式会社 外部記憶装置及びデータ処理方法
JP2000132488A (ja) 1998-10-23 2000-05-12 Hitachi Ltd 情報処理システム
JPH11317068A (ja) 1999-03-08 1999-11-16 Sony Corp メモリカ―ド
JP3249959B2 (ja) * 1999-10-12 2002-01-28 株式会社ソニー・コンピュータエンタテインメント 可搬型記憶装置及びメモリカード
JP2001188686A (ja) * 1999-10-22 2001-07-10 Sony Corp データ書換装置、制御方法および記録媒体
TWI233040B (en) * 2000-11-10 2005-05-21 Sanyo Electric Co Microcomputer and controlling method thereof
US6832273B2 (en) * 2000-12-21 2004-12-14 Microsoft Corporation System and method to specify extended configuration descriptor information in USB devices
KR100671153B1 (ko) 2001-04-25 2007-01-17 엘지전자 주식회사 디바이스 드라이버 설치방법
KR100440972B1 (ko) * 2002-07-27 2004-07-21 삼성전자주식회사 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
DE10238095B4 (de) * 2002-08-21 2007-08-30 Audi Ag Verfahren zum Schutz vor Manipulationen an einem Steuergerät für mindestens eine Kfz-Komponente und Steuergerät
JP4515793B2 (ja) * 2004-03-11 2010-08-04 株式会社東芝 メモリカード装置およびメモリカード制御方法
JP2005275907A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 電子機器および同機器の記憶媒体ユニット制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011128954A1 (ja) * 2010-04-16 2011-10-20 パナソニック株式会社 記録再生装置

Also Published As

Publication number Publication date
US20050228908A1 (en) 2005-10-13
US20090138653A1 (en) 2009-05-28
US7500025B2 (en) 2009-03-03
US8028102B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
JP2008009942A (ja) メモリシステム
JP2014126989A (ja) 制御装置、制御方法、及び、プログラム
JP2009064263A (ja) メモリ装置
EP2876541A1 (en) Method and apparatus to reclaim free space
US20070168603A1 (en) Information recording apparatus and control method thereof
JP2007193448A (ja) 情報記録装置及びその制御方法
US8527733B2 (en) Memory system
JPWO2007116476A1 (ja) メモリカードおよびデータの書き込み方法
JP5398761B2 (ja) メモリシステム
JP2009032305A (ja) 情報記録装置及びその制御方法
US20070168604A1 (en) Information recording apparatus and method for controlling the same
US20060095660A1 (en) Media storage apparatus, cache segment switching method of media storage apparatus, and media storage system
JP4308780B2 (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
US20120303879A1 (en) Memory Device and Method for Programming Flash Memory Utilizing Spare Blocks
US20120110253A1 (en) Combined memory and storage device in an apparatus for data processing
JP2005275907A (ja) 電子機器および同機器の記憶媒体ユニット制御方法
KR20080063607A (ko) 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법
JP2005092677A (ja) メモリ装置
JP2007048184A (ja) メモリカード
KR20190118428A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
EP2239660A1 (en) Method relocating code objects and disc drive using same
US20090113154A1 (en) Non-Volatile Memory Apparatus and Method of Accessing the Same
JP5216719B2 (ja) 情報処理装置および制御装置
JP2007293564A (ja) メモリデバイスおよび情報記憶システム
JPWO2008102610A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104