JP5216719B2 - 情報処理装置および制御装置 - Google Patents

Description

本発明は、情報処理装置および制御装置に関するものである。

データ格納装置の一種であるハードディスクドライブのインタフェースには、ＳＣＳＩ（Small Computer System Interface）、ＡＴＡ（Advanced Technology Attachment）などがある（例えば特許文献１参照）。さらに、データ転送の高速化のために、シリアルＡＴＡなどが実現されている。

また、近年、ハードディスクドライブ内のデータの読み書きの高速化のために、シリアルＡＴＡ方式のハードディスクドライブについてネイティブコマンドキューイング（Native Command Queuing：ＮＣＱ）が実現されている。

ＮＣＱでは、ハードディスクドライブは、複数のコマンドを受け取ると、コマンドの供給順序に拘わらずに、データアクセス時間が短くなるように複数のコマンドの実行順序を決定して、コマンドを実行する。そして、ライトコマンドの場合、コマンド実行時に、ハードディスクドライブが、書き込むためのデータをコントローラ側へ要求し、コントローラ側は、その要求に対応するデータをハードディスクドライブへ送信する。

特開２００７−２６４４０号公報

ハードディスクドライブのある記憶領域にイレース用データを上書きすることでその記憶領域のデータを消去するイレース処理を行うことがある。イレース用データは、意味のないデータである。イレース処理を行う場合、ＣＰＵ（Central Processing Unit）などのプロセッサがイレースの対象となる記憶領域の各アドレスについてライトコマンドを発行してイレース用データを上書きさせることが考えられる。この場合、システムメモリにイレース用データが用意され、ライトコマンドに従って、コントローラがそのシステムメモリからそのイレース用データを読み出しハードディスクドライブに送信する。しかしながら、そのようにした場合、多数のライトコマンドに起因して、システムメモリとコントローラとの間の通信路（例えばバス）のトラフィックが増加し、その通信路を使用する別の処理に遅延が生じてしまう可能性がある。

そこで、コントローラに対して直接、イレース用データを供給し、イレース処理時には、システムメモリへアクセスすることなく、イレース用データをハードディスクドライブへ供給することが考えられる。

しかしながら、イレース処理と通常のデータライト処理とが混在して発生する場合、上述のＮＣＱのように、ハードディスク側でコマンドの順番が変更されると、コントローラ側は、コマンド実行時にハードディスク側からデータを要求されたときに、イレース用データを供給するのか、通常のデータライト処理のためにシステムメモリ上のデータを供給するのかを判定することが困難である。

このように、コマンドをキューイングしコマンドの順番を並び替えて実行するハードディスクドライブへ、システムメモリへアクセスすることなく、イレース用データを正しく供給することが困難である。

なお、この問題は、ハードディスクドライブに限らず、コントローラから供給されたコマンドの実行順序を変更して最適化する他のデータ格納装置でも発生し得る。

本発明は、コマンドをキューイングしコマンドの順番を並び替えて実行するデータ格納装置へ、システムメモリへアクセスすることなく、イレース用データを正しく供給することができる情報処理装置および制御装置を得ることを目的とする。

上記の課題を解決するために、本発明では以下のようにした。

本発明に係る情報処理装置は、データ格納装置のある記憶領域へデータをライトするデータを記憶するシステムメモリと、データ格納装置のある記憶領域へデータをライトする際に、システムメモリにおけるデータのアドレスをセットしたライトコマンドを制御装置に対して発行し、データ格納装置のある記憶領域のデータをイレースする際に、所定のイレース用アドレスをセットしたライトコマンドを制御装置に対して発行するプロセッサと、制御装置内で、イレース用データを生成するデータ生成部と、そのライトコマンドを受信し、そのライトコマンドに対応するコマンドをデータ格納装置へ供給し、データ格納装置へ供給したコマンドとライトコマンドにセットされたアドレスとを関連付けて保持し、コマンドの実行時にそのコマンドで書き込まれるデータの要求をデータ格納装置から受信すると、そのコマンドに関連付けて保持されているアドレスを出力し、そのアドレスに対応して供給されたデータをデータ格納装置へ送信するコントローラと、コントローラから出力されたアドレスが所定のイレース用アドレスであるか否かを判定するアドレス判定部と、アドレス判定部により、コントローラから出力されたアドレスが所定のイレース用アドレスであると判定された場合、データ生成部により生成されたデータをコントローラへ供給し、アドレス判定部により、コントローラから出力されたアドレスが所定のイレース用アドレスではないと判定された場合、システムメモリ上のそのアドレスのデータをコントローラへ供給するデータ選択部とを備える。そして、所定のイレース用アドレスは、システムメモリからデータ格納装置へデータを転送するために使用されるデータバッファのアドレス以外のアドレスである。

これにより、データ格納装置から要求されるデータのアドレスに基づいて、イレース用データを供給すべきか否かが判定されるため、コマンドをキューイングしコマンドの順番を並び替えて実行するデータ格納装置へ、システムメモリへアクセスすることなく、イレース用データを正しく供給することができる。

本発明に係る制御装置は、イレース用データを生成するデータ生成部と、データ格納装置のある記憶領域へデータをライトする際にはシステムメモリにおけるデータのアドレスがセットされ、データ格納装置のある記憶領域のデータをイレースする際には所定のイレース用アドレスがセットされるライトコマンドを受信し、ライトコマンドに対応するコマンドをデータ格納装置へ供給し、データ格納装置へ供給したコマンドとライトコマンドにセットされたアドレスとを関連付けて保持し、コマンドの実行時にそのコマンドで書き込まれるデータの要求をデータ格納装置から受信すると、そのコマンドに関連付けて保持されているアドレスを出力し、そのアドレスに対応して供給されたデータをデータ格納装置へ送信するコントローラと、コントローラから出力されたアドレスが所定のイレース用アドレスであるか否かを判定するアドレス判定部と、アドレス判定部により、コントローラから出力されたアドレスが所定のイレース用アドレスであると判定された場合、データ生成部により生成されたデータをコントローラへ供給し、アドレス判定部により、コントローラから出力されたアドレスが所定のイレース用アドレスではないと判定された場合、システムメモリ上のそのアドレスのデータをコントローラへ供給するデータ選択部とを備える。そして、所定のイレース用アドレスは、システムメモリからデータ格納装置へデータを転送するために使用されるデータバッファのアドレス以外のアドレスである。

これにより、データ格納装置から要求されるデータのアドレスに基づいて、イレース用データを供給すべきか否かが判定されるため、コマンドをキューイングしコマンドの順番を並び替えて実行するデータ格納装置へ、システムメモリへアクセスすることなく、イレース用データを正しく供給することができる。

また、本発明に係る制御装置は、上記の制御装置に加え、次のようにしてもよい。この場合、所定のイレース用アドレスは、所定のアドレス領域におけるアドレスであり、アドレス判定部は、コントローラから出力されたアドレスがアドレス領域に属する場合、コントローラから出力されたアドレスが所定のイレース用アドレスであると判定する。

また、本発明に係る制御装置は、上記の制御装置のいずれかに加え、次のようにしてもよい。この場合、データ生成部は、コントローラから出力されたアドレスに応じて異なる値を有するイレース用データを生成する。

また、本発明に係る制御装置は、上記の制御装置のいずれかに加え、次のようにしてもよい。この場合、所定のイレース用アドレスは、複数のアドレス領域のいずれかにおけるアドレスであり、アドレス判定部は、コントローラから出力されたアドレスが複数のアドレス領域のいずれかに属する場合、コントローラから出力されたアドレスが所定のイレース用アドレスであると判定し、データ生成部は、コントローラから出力されたアドレスが属するアドレス領域に応じて異なる値を有するイレース用データを生成する。

また、本発明に係る制御装置は、上記の制御装置のいずれかに加え、次のようにしてもよい。この場合、所定のイレース用アドレスには、所定のアドレス領域内のアドレスが順番に使用され、所定のアドレス領域の最後のアドレスの次に、所定のアドレス領域の最初のアドレスが使用される。

また、本発明に係る制御装置は、上記の制御装置のいずれかに加え、次のようにしてもよい。この場合、データ格納装置は、ネイティブコマンドキューイング機能を有するシリアルＡＴＡ規格のハードディスクドライブであり、コントローラは、ネイティブコマンドキューイング機能を有するシリアルＡＴＡ規格のハードディスクドライブのためのハードディクスドライブコントローラである。

本発明によれば、コマンドをキューイングしコマンドの順番を並び替えて実行するデータ格納装置へ、システムメモリへアクセスすることなく、イレース用データを正しく供給することができる。

図１は、本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。 図２は、図１に示す装置によるイレース処理および通常のデータライト処理を説明するフローチャートである。 図３は、図１におけるＳＡＴＡコントローラによるコマンド管理を説明する図である。

以下、図に基づいて本発明の実施の形態を説明する。

図１は、本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。図１に示す情報処理装置１は、ハードディスクドライブ（ＨＤＤ）２に接続されている。この実施の形態では、ＨＤＤ２は、ＮＣＱ機能を有するシリアルＡＴＡ規格のハードディスクドライブである。

情報処理装置１は、ＣＰＵ１１、ＲＡＭ（Random Access Memory）などのシステムメモリ１２、および制御装置１３を有する。ＣＰＵ１１、システムメモリ１２および制御装置１３は、バス１４で互いに接続されている。バス１４は、データバス、アドレスバスおよびコントロールバスを有する。情報処理装置１は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）として構成される。

ＣＰＵ１１は、図示せぬ記録媒体に格納されているプログラムに従って動作し、各種処理を実行するプロセッサである。ＣＰＵ１１は、ＨＤＤ２のイレース処理時およびＨＤＤ２のデータライト処理時に、バス１４を介してライトコマンドを制御装置１３に供給する。ライトコマンドでは、ＨＤＤ２におけるアドレスと、システムメモリ１２におけるアドレスとが指定される。

ＣＰＵ１１は、ＨＤＤ２のある記憶領域へデータをライトする際に、システムメモリ１２におけるデータのアドレスをセットしたライトコマンドを制御装置１３に対して発行し、ＨＤＤ２のある記憶領域のデータをイレースする際に、システムメモリ１２上のアドレスの代わりに所定のアドレスをセットしたライトコマンドを制御装置１３に対して発行する。

この実施の形態では、イレース処理時に設定されるアドレスは、連続する複数のアドレス（つまり、アドレス領域）のうちの１つであり、ＨＤＤ２における連続する複数のデータ領域をイレースする場合には、その連続する複数のアドレスが順番にイレース処理時に設定される。

なお、イレース処理時に設定されるアドレスは、システムメモリ１２からＨＤＤ２へデータを転送するために使用されるデータバッファのアドレス以外のアドレスである。

例えば、通常のデータライトの場合には、０ｘ００００００００〜０ｘＢＦＦＦＦＦＦＦのアドレス領域が使用され、イレースの場合には、０ｘＣ０００００００〜０ｘＦＦＦＦＦＦＦＦのアドレス領域が使用される。イレース時に設定されるアドレスには、上述のアドレス領域内のアドレスが順番に使用され、上述のアドレス領域内の最後のアドレスの次のアドレスとして最初のアドレスが使用されるようにしてもよい。

システムメモリ１２は、所定の記憶領域において、データライト処理でＨＤＤ２に書き込むためのデータを格納する。

制御装置１３は、ＨＤＤ２用のホストコントローラである。制御装置１３は、ＳＡＴＡコントローラ２１、データ生成部２２、データ選択部２３、アドレス判定部２４、およびダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２５を有する。

ＳＡＴＡコントローラ２１は、ＨＤＤ２へコマンドを供給し、コマンドの実行時にそのコマンドで書き込まれるデータの要求をＨＤＤ２から受信すると、そのデータのアドレスを出力し、そのアドレスに対応して供給されたデータをＨＤＤ２へ送信する。この実施の形態では、ＳＡＴＡコントローラ２１は、ネイティブコマンドキューイング機能を有するシリアルＡＴＡ規格のハードディスクドライブのためのＨＤＤコントローラである。

データ生成部２２は、イレース用データを生成する回路である。

データ選択部２３は、アドレス判定部２４により、ＳＡＴＡコントローラ２１から出力されたアドレスがイレース時の所定のアドレスであると判定された場合、データ生成部２２により生成されたデータをＳＡＴＡコントローラ２１へ供給し、アドレス判定部２４により、ＳＡＴＡコントローラ２１から出力されたアドレスがイレース時の所定のアドレスではないと判定された場合、システムメモリ１２上のそのアドレスのデータをＤＭＡＣ２５で読み出してＳＡＴＡコントローラ２１へ供給する回路である。

アドレス判定部２４は、ＳＡＴＡコントローラ２１から出力されたアドレスがイレース時の所定のアドレスであるか否かを判定する回路である。この実施の形態では、アドレス判定部２４は、ＳＡＴＡコントローラ２１から出力されたアドレスが、上述の連続する複数のアドレスのうちのいずれかに一致する場合、ＳＡＴＡコントローラ２１から出力されたアドレスが、イレース時の所定のアドレスであると判定する。

ＤＭＡＣ２５は、バス１４に接続され、システムメモリ１２にアクセスする回路である。

次に、上記装置の動作について説明する。

図２は、図１に示す装置によるイレース処理および通常のデータライト処理を説明するフローチャートである。

ＣＰＵ１１は、アプリケーションなどの各種処理においてイレース処理またはデータライト処理の要求が発生すると、バス１４を介して、ライトコマンドを制御装置１３に供給する。通常のデータライトのためのアドレス領域が０ｘ００００００００〜０ｘＢＦＦＦＦＦＦＦであり、イレースのためのアドレス領域が０ｘＣ０００００００〜０ｘＦＦＦＦＦＦＦＦである場合、イレース処理のライトコマンドには、例えばアドレス０ｘＤ０００００００がセットされ、通常のデータライト処理のライトコマンドには、例えばアドレス０ｘ００００００００がセットされる。

制御装置１３のＳＡＴＡコントローラ２１は、そのライトコマンドを受信すると（ステップＳ１）、ＡＴＡのプロトコルに従って、そのライトコマンドに対応するコマンドをＨＤＤ２へ送信する（ステップＳ２）。

図３は、図１におけるＳＡＴＡコントローラ２１によるコマンド管理を説明する図である。図３に示すように、このとき、ＳＡＴＡコントローラ２１は、ＨＤＤ２へ送信するコマンドに固有の値のタグと、そのコマンドについてのアドレス（ＣＰＵ１１からのライトコマンドで指定されたアドレス、つまり、システムメモリ１２のアドレスまたはイレース処理の所定のアドレス）とを互いに関連付けて保持する。一方、ＨＤＤ２では、そのコマンドとともにタグが受信され、そのコマンドがキューイングされるとともに、そのタグがコマンドに関連付けられて保持される。

このようにして、ＣＰＵ１１からのライトコマンドごとに、ＳＡＴＡコントローラ２１は、ＨＤＤ２にコマンドを送信する。

一方、ＨＤＤ２では、キューイングされた複数のコマンドの実行順序が決定され、実行するコマンドのデータが、ＳＡＴＡコントローラ２１に順番に要求される。このとき、上述のタグにより、実行するコマンドがＳＡＴＡコントローラ２１に通知される。

ＳＡＴＡコントローラ２１は、そのデータ要求を受信すると（ステップＳ３）、指定されたタグに関連付けて保持しているアドレスを出力する。アドレス判定部２４は、そのアドレスが上述のイレース処理時の所定のアドレスであるか否かを判定する（ステップＳ４）。通常のデータライトのためのアドレス領域が０ｘ００００００００〜０ｘＢＦＦＦＦＦＦＦであり、イレースのためのアドレス領域が０ｘＣ０００００００〜０ｘＦＦＦＦＦＦＦＦである場合、例えばアドレス０ｘＤ０００００００がＳＡＴＡコントローラ２１から出力されると、アドレス判定部２４は、そのアドレスが上述のイレース処理時の所定のアドレスであると判定し、例えばアドレス０ｘ００００００００がＳＡＴＡコントローラ２１から出力されると、アドレス判定部２４は、そのアドレスが上述のイレース処理時の所定のアドレスではないと判定する。

アドレス判定部２４は、ＳＡＴＡコントローラ２１からのアドレスが上述のイレース処理時の所定のアドレスであると判定した場合、データ選択部２３に、データ生成部２２からのイレース用データを選択させる。データ選択部２３は、そのイレース用データをＳＡＴＡコントローラ２１に供給し、ＳＡＴＡコントローラ２１は、そのイレース用データをＨＤＤ２へ送信する（ステップＳ５）。ＨＤＤ２は、そのデータを受信すると、コマンドに従って書き込む。

一方、アドレス判定部２４は、ＳＡＴＡコントローラ２１からのアドレスが上述のイレース処理時の所定のアドレスではないと判定した場合、ＤＭＡＣ２５に、システムメモリ１２におけるそのアドレスからデータを読み出させる（ステップＳ６）。そして、アドレス判定部２４は、データ選択部２３に、その読み出されたデータを選択させる。データ選択部２３は、そのデータをＳＡＴＡコントローラ２１に供給し、ＳＡＴＡコントローラ２１は、そのデータをＨＤＤ２へ送信する（ステップＳ７）。ＨＤＤ２は、そのデータを受信すると、コマンドに従って書き込む。

このようにして、ＨＤＤ２におけるコマンドの実行順序に沿って、適切に、そのコマンドに対応するデータ（イレース処理のためのイレース用データまたはデータライト処理のためのシステムメモリ１２におけるデータ）が、ＨＤＤ２に供給される。

以上のように、上記実施の形態によれば、ＣＰＵ１１は、ＨＤＤ２のある記憶領域へデータをライトする際に、システムメモリ１２におけるデータのアドレスをセットしたライトコマンドを制御装置１３に対して発行し、ＨＤＤ２のある記憶領域のデータをイレースする際に、所定のアドレスをセットしたライトコマンドを制御装置１３に対して発行する。データ選択部２３は、アドレス判定部２４により、コントローラ２１から出力されたアドレスがイレース時の所定のアドレスであると判定された場合、データ生成部２２により生成されたデータをコントローラ２１へ供給し、アドレス判定部２４により、コントローラ２１から出力されたアドレスがイレース時の所定のアドレスではないと判定された場合、システムメモリ１２上のそのアドレスにおけるデータをコントローラ２１へ供給する。ＳＡＴＡコントローラ２１は、ＨＤＤ２へコマンドを供給し、ＨＤＤ２からコマンドの実行時にそのコマンドで書き込まれるデータの要求を受信すると、そのデータのアドレスを出力し、そのアドレスに対応して供給されたデータをＨＤＤ２へ送信する。

これにより、ＨＤＤ２から要求されるデータのアドレスに基づいて、イレース用データを供給すべきか否かが判定されるため、ＮＣＱ機能を有するＨＤＤ２へ、システムメモリ１２へアクセスすることなく、イレース用データを正しく供給することができる。

なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上記実施の形態において、イレース用のアドレス領域として複数のアドレス領域を割り当て、ライトコマンドに設定されるアドレスの属するアドレス領域に応じて異なる値のイレース用データをＨＤＤ２へ供給するようにしてもよい。その場合、ＣＰＵ１１は、ＨＤＤ２に供給すべき値に応じたアドレスをライトコマンドにセットし、アドレス判定部２４は、ＳＡＴＡコントローラ２１からのアドレスの属するアドレス領域を特定し、データ生成部２２は、特定されたアドレス領域に対応する値のイレース用データをデータ選択部２３へ出力する。

また、上記実施の形態において、ＨＤＤ２の代わりに、コマンドをキューイングしコマンドの順番を並び替えて実行する他の形式のデータ格納装置を使用してもよい。

本発明は、例えば、ハードディスクドライブ上のデータのイレースに適用可能である。

１ 情報処理装置
２ ハードディスクドライブ（データ格納装置の一例）
１１ ＣＰＵ
１２ システムメモリ
２１ ＳＡＴＡコントローラ（コントローラの一例）
２２ データ生成部
２３ データ選択部
２４ アドレス判定部

Claims (7)

1. コマンドをキューイングし前記コマンドの順番を並び替えて実行するデータ格納装置を制御する制御装置を有する情報処理装置において、
   前記データ格納装置のある記憶領域へデータをライトするデータを記憶するシステムメモリと、
   前記データ格納装置のある記憶領域へデータをライトする際に、前記システムメモリにおける前記データのアドレスをセットしたライトコマンドを前記制御装置に対して発行し、前記データ格納装置のある記憶領域のデータをイレースする際に、所定のイレース用アドレスをセットしたライトコマンドを前記制御装置に対して発行するプロセッサと、
   前記制御装置内で、イレース用データを生成するデータ生成部と、
   前記ライトコマンドを受信し、前記ライトコマンドに対応するコマンドを前記データ格納装置へ供給し、前記データ格納装置へ供給した前記コマンドと前記ライトコマンドにセットされたアドレスとを関連付けて保持し、前記コマンドの実行時にそのコマンドで書き込まれるデータの要求を前記データ格納装置から受信すると、そのコマンドに関連付けて保持されているアドレスを出力し、そのアドレスに対応して供給されたデータを前記データ格納装置へ送信するコントローラと、
   前記コントローラから出力されたアドレスが前記所定のイレース用アドレスであるか否かを判定するアドレス判定部と、
   前記アドレス判定部により、前記コントローラから出力されたアドレスが前記所定のイレース用アドレスであると判定された場合、前記データ生成部により生成されたデータを前記コントローラへ供給し、前記アドレス判定部により、前記コントローラから出力されたアドレスが前記所定のイレース用アドレスではないと判定された場合、前記システムメモリ上のそのアドレスのデータを前記コントローラへ供給するデータ選択部と、
   を備え、
   前記所定のイレース用アドレスは、前記システムメモリから前記データ格納装置へ前記データを転送するために使用されるデータバッファのアドレス以外のアドレスであること、
   を特徴とする情報処理装置。
2. 当該制御装置からのコマンドをキューイングし前記コマンドの順番を並び替えて実行するデータ格納装置を制御する制御装置において、
   イレース用データを生成するデータ生成部と、
   前記データ格納装置のある記憶領域へデータをライトする際にはシステムメモリにおける前記データのアドレスがセットされ、前記データ格納装置のある記憶領域のデータをイレースする際には所定のイレース用アドレスがセットされるライトコマンドを受信し、前記ライトコマンドに対応するコマンドを前記データ格納装置へ供給し、前記データ格納装置へ供給した前記コマンドと前記ライトコマンドにセットされたアドレスとを関連付けて保持し、前記コマンドの実行時にそのコマンドで書き込まれるデータの要求を前記データ格納装置から受信すると、そのコマンドに関連付けて保持されているアドレスを出力し、そのアドレスに対応して供給されたデータを前記データ格納装置へ送信するコントローラと、
   前記コントローラから出力されたアドレスが前記所定のイレース用アドレスであるか否かを判定するアドレス判定部と、
   前記アドレス判定部により、前記コントローラから出力されたアドレスが前記所定のイレース用アドレスであると判定された場合、前記データ生成部により生成されたデータを前記コントローラへ供給し、前記アドレス判定部により、前記コントローラから出力されたアドレスが前記所定のイレース用アドレスではないと判定された場合、前記システムメモリ上のそのアドレスのデータを前記コントローラへ供給するデータ選択部と、
   を備え、
   前記所定のイレース用アドレスは、前記システムメモリから前記データ格納装置へ前記データを転送するために使用されるデータバッファのアドレス以外のアドレスであること、
   を特徴とする制御装置。
3. 前記所定のイレース用アドレスは、所定のアドレス領域におけるアドレスであり、
   前記アドレス判定部は、前記コントローラから出力されたアドレスが前記アドレス領域に属する場合、前記コントローラから出力されたアドレスが前記所定のイレース用アドレスであると判定すること、
   を特徴とする請求項２記載の制御装置。
4. 前記データ生成部は、前記コントローラから出力されたアドレスに応じて異なる値を有するイレース用データを生成することを特徴とする請求項２記載の制御装置。
5. 前記所定のイレース用アドレスは、複数のアドレス領域のいずれかにおけるアドレスであり、
   前記アドレス判定部は、前記コントローラから出力されたアドレスが前記複数のアドレス領域のいずれかに属する場合、前記コントローラから出力されたアドレスが前記所定のイレース用アドレスであると判定し、
   前記データ生成部は、前記コントローラから出力されたアドレスが属するアドレス領域に応じて異なる値を有するイレース用データを生成すること、
   を特徴とする請求項２記載の制御装置。
6. 前記所定のイレース用アドレスには、前記所定のアドレス領域内のアドレスが順番に使用され、前記所定のアドレス領域の最後のアドレスの次に、前記所定のアドレス領域の最初のアドレスが使用されることを特徴とする請求項３記載の制御装置。
7. 前記データ格納装置は、ネイティブコマンドキューイング機能を有するシリアルＡＴＡ規格のハードディスクドライブであり、
   前記コントローラは、ネイティブコマンドキューイング機能を有するシリアルＡＴＡ規格のハードディスクドライブのためのハードディクスドライブコントローラであること、
   を特徴とする請求項２記載の制御装置。

Images