JP2010009548A - 記憶装置、制御装置、記憶システム、および記憶方法 - Google Patents

記憶装置、制御装置、記憶システム、および記憶方法 Download PDF

Info

Publication number
JP2010009548A
JP2010009548A JP2008171579A JP2008171579A JP2010009548A JP 2010009548 A JP2010009548 A JP 2010009548A JP 2008171579 A JP2008171579 A JP 2008171579A JP 2008171579 A JP2008171579 A JP 2008171579A JP 2010009548 A JP2010009548 A JP 2010009548A
Authority
JP
Japan
Prior art keywords
size
unit
block size
storage
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008171579A
Other languages
English (en)
Inventor
Hideaki Sato
英昭 佐藤
Kazuhiro Fukutomi
和弘 福冨
Shinichi Sugano
伸一 菅野
Shigehiro Asano
滋博 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008171579A priority Critical patent/JP2010009548A/ja
Priority to US12/396,006 priority patent/US8065482B2/en
Publication of JP2010009548A publication Critical patent/JP2010009548A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Abstract

【課題】メモリ素子の利用効率を向上する記憶装置を提供すること。
【解決手段】メモリ素子と、メモリ素子のブロックサイズを記憶するサイズ記憶部２０１と、ＲＡＩＤコントローラから受信したデータをバッファ２０４に保存し、バッファ２０４に保存したデータをメモリ素子に書き込むバッファ処理を実行可能なバッファ処理部２０５と、ＲＡＩＤコントローラがメモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを受信するストライプサイズ受信部２０２ｂと、ストライプサイズがブロックサイズのｎ倍（ｎは正の整数）の場合に、バッファ処理部２０５によるバッファ処理を実行せず、ＲＡＩＤコントローラから受信したデータをメモリ素子に書き込む書き込み処理部２０７と、を備えた。
【選択図】 図３

Description

この発明は、不揮発性半導体記憶素子を備えた記憶装置、当該記憶装置を制御する制御装置、記憶システム、および記憶方法に関する。
不揮発性半導体記憶素子には、ＮＡＮＤ型フラッシュメモリのように、データを記憶させる場合に、ブロックと呼ばれる単位で一度データを消去してからその後に書き込みを行う素子、ページと呼ばれる単位で読み出し／書き込みを行う素子、および、消去／読み出し／書き込みの単位が固定されている素子などが存在する。読み出しや書き込みの単位は、半導体記憶装置ごとに決められており、記憶装置の寿命や特性を決める一つの要因となっている。
また、ＮＡＮＤ型フラッシュメモリは、データの書き込みに先立って行うブロックの消去回数の増加に応じてメモリセル（メモリ素子）の劣化が進行していく性質を有する。
一方、パーソナルコンピュータなどのホスト機器がハードディスクをはじめとする二次記憶装置に対してデータの読み出し／書き込みを行う単位は、セクタと呼ばれる。セクタは、半導体記憶素子の消去／読み出し／書き込みの単位とは独立に定められる。
例えば、半導体記憶素子のブロックの大きさ（ブロックサイズ）が５１２キロバイト、ページの大きさ（ページサイズ）が４キロバイトであるのに対して、ホスト機器のセクタの大きさ（セクタサイズ）は５１２バイトのように定められる。
また、サーバー環境で使用されるディスクアレイなどのストレージシステムでは、信頼性を向上するために、非特許文献１に示すようなＲＡＩＤ（Redundant Arrays of Independent/Inexpensive Disks）を構成することが多い。ＲＡＩＤでは、ＲＡＩＤコントローラが、ストライプと呼ばれる単位で複数のディスクにデータを保存する。ストライプの大きさ（ストライプサイズ）は、ディスクの読み出し／書き込み単位とは独立に定められる。ＲＡＩＤを構成するストレージシステムには、通常ハードディスクなどの磁気記憶装置を用いるが、最近では、上記不揮発性半導体記憶素子を用いたＳＳＤ（Solid State Drive）などを用いる場合も増えている。この場合でも、ストライプサイズは、不揮発性半導体記憶素子の消去／読み出し／書き込みの単位とは独立に定められる。
D. Patterson, G. Gibsonand R. Katz. "A Case for Redundant Arrays of Inexpensive Disks （RAID）",Proceedings of the 1988 ACM SIGMOD, pp.109-116, June 1988.
しかしながら、上記のように不揮発性半導体記憶素子を用いた記憶装置では、メモリ素子の劣化に対して最適なデータのアクセス単位が存在するが、このアクセス単位はホスト機器のデータアクセス単位とは必ずしも一致していないため、メモリ素子を効率的に使用できない場合があるという問題があった。
本発明は、上記に鑑みてなされたものであって、メモリ素子の利用効率を向上することができる記憶装置、制御装置、記憶システム、および記憶方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、制御装置によって制御される記憶装置であって、メモリ素子と、前記メモリ素子ごとに予め定められたアクセス単位であるブロックのサイズを表すブロックサイズを記憶するサイズ記憶部と、前記ブロックサイズのデータを記憶可能なデータ記憶部と、前記制御装置から受信したデータを前記データ記憶部に保存し、前記データ記憶部に保存したデータを前記メモリ素子に書き込むバッファ処理を実行可能なバッファ処理部と、前記制御装置が前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを前記制御装置から受信するストライプサイズ受信部と、前記ストライプサイズが前記ブロックサイズのｎ倍（ｎは正の整数）であるか否かを判定する判定部と、を備え、前記バッファ処理部は、前記ストライプサイズが前記ブロックサイズのｎ倍である場合にバッファ処理を実行しないこと、を特徴とする。
また、本発明は、アクセス単位であるブロックのサイズを表すブロックサイズが予め定められたメモリ素子を有する記憶装置を制御する制御装置であって、前記ブロックサイズの取得要求を前記記憶装置に送信する要求送信部と、前記取得要求に応じて前記記憶装置から送信された前記ブロックサイズを受信するブロックサイズ受信部と、前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを、受信した前記ブロックサイズのｎ倍（ｎは正の整数）に決定するサイズ決定部と、決定した前記ストライプサイズを前記記憶装置に送信するストライプサイズ送信部と、を備えたこと特徴とする。
また、本発明は、記憶装置と、前記記憶装置を制御する制御装置とを備えた記憶システムであって、前記記憶装置は、メモリ素子と、前記メモリ素子ごとに予め定められたアクセス単位であるブロックのサイズを表すブロックサイズを記憶するサイズ記憶部と、前記ブロックサイズのデータを記憶可能なデータ記憶部と、前記制御装置から受信したデータを前記データ記憶部に保存し、前記データ記憶部に保存したデータを前記メモリ素子に書き込むバッファ処理を実行可能なバッファ処理部と、前記ブロックサイズの取得要求を前記制御装置から受信する要求受信部と、前記取得要求を受信したときに、前記ブロックサイズを前記サイズ記憶部から取得し、取得した前記ブロックサイズを前記制御装置に送信する送信部と、前記制御装置が前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを前記制御装置から受信するストライプサイズ受信部と、前記ストライプサイズが前記ブロックサイズのｎ倍（ｎは正の整数）であるか否かを判定する判定部と、を備え、前記バッファ処理部は、前記ストライプサイズが前記ブロックサイズのｎ倍である場合にバッファ処理を実行せず、前記制御装置は、前記ブロックサイズの取得要求を前記記憶装置に送信する要求送信部と、前記取得要求に応じて前記記憶装置から送信された前記ブロックサイズを受信するブロックサイズ受信部と、前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを、受信した前記ブロックサイズのｎ倍に決定するサイズ決定部と、決定した前記ストライプサイズを前記記憶装置に送信するストライプサイズ送信部と、を備えたこと、を特徴とする。
また、本発明は、記憶装置と、前記記憶装置を制御する制御装置とを備えた記憶システムで実行される記憶方法であって、前記記憶装置は、メモリ素子と、前記メモリ素子ごとに予め定められたアクセス単位であるブロックのサイズを表すブロックサイズを記憶するサイズ記憶部と、前記ブロックサイズのデータを記憶可能なデータ記憶部と、前記制御装置から受信したデータを前記データ記憶部に保存し、前記データ記憶部に保存したデータを前記メモリ素子に書き込むバッファ処理を実行可能なバッファ処理部と、を備え、前記制御装置が、前記ブロックサイズの取得要求を前記記憶装置に送信する要求送信ステップと、前記記憶装置が、前記取得要求を前記制御装置から受信する要求受信ステップと、前記記憶装置が、前記取得要求を受信したときに、前記ブロックサイズを前記サイズ記憶部から取得し、取得した前記ブロックサイズを前記制御装置に送信する送信ステップと、前記制御装置が、前記取得要求に応じて前記記憶装置から送信された前記ブロックサイズを受信するブロックサイズ受信ステップと、前記制御装置が、前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを、受信した前記ブロックサイズのｎ倍（ｎは正の整数）に決定するサイズ決定ステップと、前記制御装置が、決定した前記ストライプサイズを前記記憶装置に送信するストライプサイズ送信ステップと、前記記憶装置が、前記ストライプサイズを前記制御装置から受信するストライプサイズ受信ステップと、前記記憶装置が、前記ストライプサイズが前記ブロックサイズのｎ倍であるか否かを判定する判定ステップと、前記記憶装置が、前記ストライプサイズが前記ブロックサイズのｎ倍である場合に、前記バッファ処理部によるバッファ処理を実行せず、前記制御装置から受信したデータを前記メモリ素子に書き込む書き込み処理ステップと、を備えたことを特徴とする。
本発明によれば、メモリ素子の利用効率を向上することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる記憶装置、制御装置、記憶システム、および記憶方法の最良な実施の形態を詳細に説明する。
本実施の形態にかかる記憶システムは、ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体記憶素子によって構成された複数の記憶装置（メモリ装置）と、これらの記憶装置でＲＡＩＤを構成して制御する制御装置（ＲＡＩＤコントローラ）とを備える。そして、ＲＡＩＤコントローラが各記憶装置を構成する記憶素子のブロックサイズを各記憶装置から取得し、ＲＡＩＤのストライプサイズを、取得したブロックサイズの最小公倍数となるように決定する。
図１は、本実施の形態にかかる記憶システムの構成を示すブロック図である。図１は、記憶システムをＲＡＩＤ構成にした場合の構成例を示している。同図に示すように、本実施の形態の記憶システムは、ＲＡＩＤコントローラ１０と、複数のメモリ装置２０ａ〜２０ｃと、ホスト機器３０とを備えている。
ホスト機器３０は、ＰＣ（Personal Computer）等であって、ＲＡＩＤコントローラ１０に対してデータの書き込みや読み込みを要求する。
ＲＡＩＤコントローラ１０は、決められたストライプ単位でのアクセスなどＲＡＩＤ機能に関する制御を行う。ＲＡＩＤコントローラ１０は、例えば、データと誤り訂正符号とを３台のメモリ装置２０ａ〜２０ｃに分散して記憶するＲＡＩＤ５を構成する。これにより、保存データの信頼性を高めることができる。
なお、ＲＡＩＤ構成はＲＡＩＤ５に限られず、複数のメモリ装置に所定のストライプサイズでデータを書き込む構成であればあらゆるＲＡＩＤ構成を適用できる。また、制御装置は、複数のメモリ装置でＲＡＩＤを構成して制御するＲＡＩＤコントローラに限られず、メモリ装置固有のアクセス単位のサイズと異なる所定のサイズ（ストライプサイズ）で当該メモリ装置をアクセスするように制御する装置であればあらゆる装置に適用できる。
メモリ装置２０ａ〜２０ｃは、ブロック単位でデータをアクセスするメモリ素子で構成される記憶装置である。メモリ装置２０ａ〜２０ｃは、例えば、ＮＡＮＤ型フラッシュメモリをメモリ素子として用いるＳＳＤ（Solid State Drive）によって構成する。なお、メモリ装置２０ａ〜２０ｃは、同様の構成を備えるため、以下では単にメモリ装置２０という場合がある。また、同図では３台のメモリ装置２０を備える構成を記載しているが、接続するメモリ装置２０の台数は３台に限られるものではない。
次に、ＲＡＩＤコントローラ１０およびメモリ装置２０の詳細な構成について説明する。最初に、メモリ装置２０の構成について図２を用いて説明する。図２は、本実施の形態にかかるメモリ装置２０の構成を示すブロック図である。同図に示すように、メモリ装置２０は、メモリ制御部２１と、複数のメモリ素子２２ａ〜２２ｃとを備えている。
メモリ素子２２ａ〜２２ｃは、予め定められたサイズ（ブロックサイズ）のブロック単位でアクセスするメモリ素子である。メモリ素子２２ａ〜２２ｃは、例えば、ＮＡＮＤ型フラッシュメモリによって構成することができる。なお、適用可能な素子はＮＡＮＤ型フラッシュメモリに限られず、所定のブロックサイズでアクセスする素子であればあらゆるメモリ素子を適用できる。
なお、メモリ素子２２ａ〜２２ｃは同様の構成を備えるため、以下では単にメモリ素子２２という場合がある。また、同図では、メモリ素子２２を３つ備える構成例を示しているが、メモリ素子２２の個数は３つに限られるものではない。
メモリ制御部２１は、ＲＡＩＤコントローラ１０からの命令を処理してメモリ素子２２へのアクセスを制御する。図３は、メモリ制御部２１の詳細な構成を示すブロック図である。図３に示すように、メモリ制御部２１は、サイズ記憶部２０１と、要求処理部２０２と、応答送信部２０３と、バッファ２０４と、バッファ処理部２０５と、処理モード変更部２０６と、書き込み処理部２０７と、を備えている。
サイズ記憶部２０１は、メモリ装置２０の各メモリ素子２２のアクセス単位であるブロックサイズを記憶する。なお、サイズ記憶部２０１は、一つのブロックサイズだけを保存してもよいし、例えば読み書き時のブロックサイズ（読み書きブロックサイズ）と消去時のブロックサイズ（消去ブロックサイズ）などのように複数のブロックサイズを保存してもよい。
要求処理部２０２は、ＲＡＩＤコントローラ１０から各種要求やデータを受信し、受信した要求やデータに応じた処理を実行する。例えば、要求処理部２０２は、ＲＡＩＤコントローラ１０からデータの読み書きの要求を受信し、要求に応じてメモリ素子２２に対するデータの読み書きを実行する。
要求処理部２０２は、さらに詳細な構成として、要求受信部２０２ａと、ストライプサイズ受信部２０２ｂとを備えている。
要求受信部２０２ａは、ＲＡＩＤコントローラ１０から、ブロックサイズの取得要求などの各種要求を受信する。ストライプサイズ受信部２０２ｂは、ＲＡＩＤコントローラ１０から、ＲＡＩＤコントローラ１０が決定したストライプサイズを受信する。
要求処理部２０２は、さらに、要求受信部２０２ａが受信した取得要求に応じて、ブロックサイズをサイズ記憶部２０１から取得する。
応答送信部２０３は、要求処理部２０２によって取得されたブロックサイズをＲＡＩＤコントローラ１０に送信する。
バッファ２０４は、ＲＡＩＤコントローラ１０から書き込みが要求されたデータを一時的に保存する記憶部である。バッファ２０４は、少なくともブロックサイズ分のデータを記憶可能である。
バッファ処理部２０５は、バッファ２０４を用いて、メモリ素子２２にアクセスするときのバッファ処理を行う。バッファ処理とは、メモリ素子２２のブロックサイズより小さいサイズのデータをバッファ２０４に保存し、データがブロックサイズに達したときにメモリ素子２２に書き込む処理をいう。
処理モード変更部２０６は、後述する書き込み処理部２０７の処理モードを設定・変更する。処理モードには、バッファ処理部２０５によるバッファ処理を実行する通常モードと、バッファ処理を実行せずにＲＡＩＤコントローラ１０から受信したデータをそのままメモリ素子２２に書き込む高速処理モードとが含まれる。
処理モード変更部２０６は、ＲＡＩＤコントローラ１０から受信したストライプサイズが、メモリ素子２２のブロックサイズと等しいか整数倍であるか否かを判定する判定部２０６ａを備えている。そして、処理モード変更部２０６は、ストライプサイズがブロックサイズと等しいか整数倍である場合に、処理モードを高速処理モードに設定する。
例えば、ブロックサイズが２ＫＢのメモリ装置２０の場合、処理モード変更部２０６は、ストライプサイズが２ＫＢかその整数倍（４ＫＢ、８ＫＢ、・・・）であるときに高速処理モードに移行可能とする。この条件が成り立つときは、バッファ処理部２０５によるバッファリング（バッファ処理）を省略しても、常にブロックサイズ単位での書き込みとなるためである。
書き込み処理部２０７は、処理モード変更部２０６が設定・変更した処理モードでメモリ素子２２に対するデータを書き込む。例えば、通常モードの場合は、書き込み処理部２０７は、バッファ処理部２０５によるバッファ処理を実行することにより、ＲＡＩＤコントローラ１０から受信したデータをバッファ２０４に保存し、バッファ２０４に保存されたデータをメモリ素子２２に書き込む。
また、高速処理モードの場合は、書き込み処理部２０７は、バッファ処理部２０５によるバッファ処理を実行せず、ＲＡＩＤコントローラ１０から受信したデータを直接メモリ素子２２に書き込む。
次に、ＲＡＩＤコントローラ１０の構成について図４を用いて説明する。図４は、本実施の形態にかかるＲＡＩＤコントローラ１０の構成を示すブロック図である。同図に示すように、ＲＡＩＤコントローラ１０は、制御用プロセッサ１１と、キャッシュ１２とを備えている。
キャッシュ１２は、メモリ装置２０に書き込むデータの一時的な保存が可能な記憶部である。キャッシュ１２は、例えば、ＤＲＡＭなど揮発性半導体を用いて構成することができる。
制御用プロセッサ１１は、ストライプ単位でのデータの読み書きや、エラー訂正用データの生成などを行う。図５は、制御用プロセッサ１１の機能構成を示すブロック図である。図５に示すように、制御用プロセッサ１１は、要求送信部１０１と、ブロックサイズ受信部１０２と、サイズ決定部１０３と、ストライプサイズ送信部１０４と、書き込み処理部１０５と、を備えている。
要求送信部１０１は、ブロックサイズの取得要求をメモリ装置２０に送信する。要求送信部１０１は、例えば、メモリ装置２０がＲＡＩＤコントローラ１０に接続され、接続された各メモリ装置２０でＲＡＩＤを構成する構成処理を開始したときに、取得要求を送信する。
ブロックサイズ受信部１０２は、ブロックサイズの取得要求に応じて各メモリ装置２０から送信されたブロックサイズを受信する。
サイズ決定部１０３は、各メモリ装置２０から受信したブロックサイズを元に、ＲＡＩＤを構成する各メモリ装置２０に対するアクセス単位のサイズであるストライプサイズを決定する。具体的には、サイズ決定部１０３は、ストライプサイズを、各メモリ装置２０のブロックサイズのｎ倍（ｎは正の整数）となるように決定する。
例えば、各メモリ装置２０のブロックサイズがすべて一致する場合は、サイズ決定部１０３は、受信したブロックサイズをストライプサイズに決定する（ｎ＝１）。また、例えば、各メモリ装置２０のブロックサイズが一致しない場合は、サイズ決定部１０３は、受信した複数のブロックサイズの最小公倍数を、ストライプサイズとして決定する。
なお、最小公倍数の上限となる閾値を予め定めておき、サイズ決定部１０３が、当該閾値を超えない範囲でストライプサイズとする最小公倍数を決定するように構成してもよい。例えば、サイズ決定部１０３が、受信したすべてのブロックサイズの最小公倍数を求め、求めた最小公倍数が閾値を超えた場合には、いずれかのブロックサイズを除いたブロックサイズの最小公倍数であって閾値を超えない最小公倍数を求めるように構成する。
ストライプサイズ送信部１０４は、サイズ決定部１０３が決定したストライプサイズを、各メモリ装置２０に送信する。
書き込み処理部１０５は、決定したストライプサイズで、各メモリ装置２０に対してデータを書き込む書き込み処理を実行する。書き込み処理部１０５は、メモリ装置２０の書き込み処理部２０７と同様に、キャッシュ１２を用いたバッファ処理を実行してデータをメモリ装置２０に書き込む。
具体的には、書き込み処理部１０５は、キャッシュ１２をストライプサイズ単位で区切った複数のセグメントに分割して管理する。図６は、セグメントに分割したキャッシュ１２の一例を示す図である。書き込み処理部１０５は、図６のように分割した各セグメントにホスト機器３０からの書き込みデータを一時的に保存し、データがセグメントの容量であるストライプサイズに達したときに、セグメントに保存されたデータをメモリ装置２０に書き込む。
なお、キャッシュ１２の空き領域が無くなった場合、書き込み処理部１０５は、空き領域を確保するために、ストライプサイズに満たないセグメントのデータを書き出す。本実施の形態では、このような場合、書き込み処理部１０５が、できる限りストライプサイズに近いデータから優先的にメモリ装置２０へ書き出す。これにより、メモリ装置２０の１ブロックに書き込まれる有効なデータが大きくなるため、書換え効率を向上させることができる。
次に、このように構成された本実施の形態にかかる記憶システムによるストライプサイズ決定処理について図７を用いて説明する。図７は、本実施の形態におけるストライプサイズ決定処理の全体の流れを示すシーケンス図である。
まず、ＲＡＩＤコントローラ１０の要求送信部１０１は、接続されたメモリ装置２０に対してブロックサイズの取得要求を送信する（ステップＳ４１）。次に、メモリ装置２０は、サイズ記憶部２０１からブロックサイズを取得して返信するサイズ取得・返信処理を実行する（ステップＳ４２）。サイズ取得・返信処理の詳細については後述する。ＲＡＩＤコントローラ１０のブロックサイズ受信部１０２は、各メモリ装置２０から返信されたブロックサイズを受信する。
メモリ装置２０が複数接続されている場合、ＲＡＩＤコントローラ１０は、すべてのメモリ装置２０に対して上記処理を繰り返し行い、各メモリ装置２０からブロックサイズをそれぞれ取得する。同一のメモリ装置２０が複数接続されている場合は、取得したすべてのブロックサイズは同じになるが、異なるメモリ装置２０が接続されている場合は、取得したブロックサイズが異なる場合がある。
ＲＡＩＤコントローラ１０のサイズ決定部１０３は、受信したブロックサイズから適切なストライプサイズを決定する（ステップＳ４３）。具体的には、すべてのメモリ装置２０のブロックサイズの最小公倍数をストライプサイズに決定する。例えば、それぞれ１ＫＢ、２ＫＢ、４ＫＢのブロックサイズの３つのメモリ装置２０から構成される場合、サイズ決定部１０３は、ストライプサイズを４ＫＢとする。
ＲＡＩＤコントローラ１０のストライプサイズ送信部１０４は、決定したストライプサイズをすべてのメモリ装置２０へ通知する（ステップＳ４４）。次に、メモリ装置２０は、受け取ったストライプサイズに応じて処理モードを設定する処理モード設定処理を実行する（ステップＳ４５）。処理モード設定処理の詳細については後述する。
処理モード設定処理の後、各メモリ装置２０は、処理モード設定の完了をＲＡＩＤコントローラ１０に送信する（ステップＳ４６）。これ以降、ＲＡＩＤコントローラ１０は、決定したストライプサイズでメモリ装置２０へアクセスする（ステップＳ４７）。
次に、ステップＳ４２のサイズ取得・返信処理の詳細について図８を用いて説明する。図８は、サイズ取得・返信処理の全体の流れを示すフローチャートである。
まず、メモリ装置２０の要求受信部２０２ａがＲＡＩＤコントローラ１０からブロックサイズの取得要求を取得する（ステップＳ５１）。次に、要求処理部２０２が、メモリ素子２２に対するアクセスに用いるブロックサイズをサイズ記憶部２０１から取得する（ステップＳ５２）。要求処理部２０２は、取得したブロックサイズが正常に取得できたか否かを判断する（ステップＳ５３）。正常に取得できた場合は（ステップＳ５３：ＹＥＳ）、応答送信部２０３が、取得したブロックサイズをＲＡＩＤコントローラ１０に対して返答する（ステップＳ５４）。
なお、サイズ記憶部２０１に複数のブロックサイズが保存されている場合は、要求処理部２０２は、例えばいずれかのブロックサイズを優先して、返答すべきブロックサイズとして決定する。また、要求処理部２０２が、複数のブロックサイズの最小公倍数を返答すべきブロックサイズとして決定するように構成してもよい。
ブロックサイズが正常に取得できなかった場合は（ステップＳ５３：ＮＯ）、応答送信部２０３は、ＲＡＩＤコントローラ１０にエラーを返信する（ステップＳ５５）。
次に、ステップＳ４５の処理モード設定処理の詳細について図９を用いて説明する。図９は、処理モード設定処理の全体の流れを示すフローチャートである。
まず、メモリ装置２０のストライプサイズ受信部２０２ｂが、ＲＡＩＤコントローラ１０からストライプサイズを受信する（ステップＳ６１）。次に、判定部２０６ａが、サイズ記憶部２０１からブロックサイズを取得してストライプサイズと比較することにより、バッファ処理を行わない高速処理モードに移行可能か否かを判断する（ステップＳ６２）。具体的には、判定部２０６ａは、受信したストライプサイズがブロックサイズと等しいか整数倍のときに、処理モードを高速処理モードに移行可能と判断する。
高速処理モードに移行可能である場合は（ステップＳ６２：ＹＥＳ）、処理モード変更部２０６は、バッファ処理部２０５のバッファ処理を停止する高速処理モードに変更する（ステップＳ６３）。高速処理モードに移行可能でない場合は（ステップＳ６２：ＮＯ）、処理モード変更部２０６は処理モードを変更せずに、処理モード設定処理を終了する。
なお、同図の例では、処理モードが予め通常モードに設定されているものとしている。これに対し、処理モード変更部２０６が、判定結果に応じて、処理モードを通常モードまたは高速処理モードのいずれかに設定するように構成してもよい。
また、メモリ装置２０で処理モードを判定して処理モードを設定・変更するのではなく、ＲＡＩＤコントローラ１０から処理モードを変更するための移行コマンド等を送信し、受信したコマンドに応じてメモリ装置２０が処理モードを設定・変更するように構成してもよい。
図７で説明したように、ストライプサイズ決定処理の後、ＲＡＩＤコントローラ１０は、決定したストライプサイズでメモリ装置２０へアクセス可能となる。以下に、ＲＡＩＤコントローラ１０によるメモリ装置２０に対するデータ書き込み処理について説明する。
制御用プロセッサ１１の書き込み処理部１０５は、図６に示すようなキャッシュ１２を分割した複数のセグメントのうち、ホスト機器３０から指定された書き込み先の論理アドレスに対応するセグメントにデータを書き込み、書き込みが完了したことをホスト機器３０へ返す。
次に、データ書き込み処理を繰り返し行い、キャッシュ１２に空き領域が無くなったときにキャッシュデータをメモリ装置２０に追い出すキャッシュデータ追い出し処理について説明する。図１０は、キャッシュデータ追い出し処理の全体の流れを示すフローチャートである。
まず、制御用プロセッサ１１の書き込み処理部１０５は、図６に示すようなキャッシュ１２を分割した複数のセグメントのうち、一つのセグメントに保存しているデータのサイズ（保存データサイズ）を取得する（ステップＳ９１）。次に、書き込み処理部１０５は、取得した保存データサイズとストライプサイズとが等しいか否かを判断する（ステップＳ９２）。等しい場合は（ステップＳ９２：ＹＥＳ）、書き込み処理部１０５は、このセグメントのデータをメモリ装置２０に書き出す（ステップＳ９３）。
取得した保存データサイズとストライプサイズとが等しくない場合は（ステップＳ９２：ＮＯ）、書き込み処理部１０５は、保存データサイズの大きい順になるようセグメントをソートして保存する（ステップＳ９４）。例えば、書き込み処理部１０５は、セグメントを識別するセグメント番号を保存データサイズ順にソートし、図示しない記憶部等に保存する。
次に、書き込み処理部１０５は、例えばキャッシュ１２を分割したときに定められるセグメント数を参照することにより、全セグメントの保存データサイズを確認したか否かを判断する（ステップＳ９５）。全セグメントを確認していない場合は（ステップＳ９５：ＮＯ）、書き込み処理部１０５は、他の未処理のセグメントの保存データサイズを確認して処理を繰り返す（ステップＳ９１）。
全セグメントを確認した場合は（ステップＳ９５：ＹＥＳ）、書き込み処理部１０５は、ソートして保存したセグメントの情報を参照し、保存データサイズの大きなセグメントから順にメモリ装置２０に対してデータを書き出す（ステップＳ９６）。
このような処理により、メモリ装置２０の１ブロックに書き込まれる有効なデータが大きくなり、メモリ素子２２の書換え効率を向上させることができる。また、保存データサイズの小さいセグメントの書き出しを遅らせることになるため、その間に別の書き込み要求により当該セグメントの保存データサイズが増加する可能性が高くなる。これにより、メモリ素子２２の書換え効率をさらに向上させることが期待できる。
以上のように、本実施の形態にかかる記憶システムでは、記憶装置を制御する制御装置が、記憶装置を構成する不揮発性半導体記憶素子に対して最適なアクセス単位のサイズを記憶装置から取得し、制御装置が記憶装置にアクセスするときのアクセス単位のサイズを、取得したブロックサイズと等しいかｎ倍となるように決定する。
これにより、記憶装置のメモリ素子に対する書き込み／消去効率が向上し、記憶素子の寿命を伸ばすことができる。また、記憶装置内部でバッファ処理等によりデータをまとめ上げる処理が不要となるため、書き込み処理を高速化することが可能となる。
本実施の形態にかかる記憶装置（メモリ装置）のメモリ制御部、および、本実施の形態にかかる制御装置（ＲＡＩＤコントローラ）の制御プロセッサで実行される上記機能は、プログラムとして提供してもよい。これらの各プログラムは、例えば、ＲＯＭ（Read Only Memory）等に予め組み込まれて提供される。
また、各プログラムを、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（Compact Disk Recordable）、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、各プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、各プログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
本実施の形態にかかる記憶装置で実行されるプログラムは、上述した各部（要求処理部、応答送信部、バッファ処理部、処理モード変更部、書き込み処理部）を含むモジュール構成となっており、実際のハードウェアとしてはＣＰＵが上記ＲＯＭからプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、各部が主記憶装置上に生成されるようになっている。
また、本実施の形態にかかる制御装置で実行されるプログラムは、上述した各部（要求送信部、ブロックサイズ受信部、サイズ決定部、ストライプサイズ送信部、書き込み処理部）を含むモジュール構成となっており、実際のハードウェアとしてはＣＰＵ（制御用プロセッサ）が上記ＲＯＭからプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、各部が主記憶装置上に生成されるようになっている。
以上のように、本発明にかかる記憶装置、制御装置、記憶システム、および記憶方法は、ＳＳＤを記憶装置として構成したＲＡＩＤシステム等に適している。
本実施の形態にかかる記憶システムの構成を示すブロック図である。 本実施の形態にかかるメモリ装置の構成を示すブロック図である。 メモリ制御部の詳細な構成を示すブロック図である。 本実施の形態にかかるＲＡＩＤコントローラの構成を示すブロック図である。 制御用プロセッサの機能構成を示すブロック図である。 セグメントに分割したキャッシュの一例を示す図である。 本実施の形態におけるストライプサイズ決定処理の全体の流れを示すシーケンス図である。 サイズ取得・返信処理の全体の流れを示すフローチャートである。 処理モード設定処理の全体の流れを示すフローチャートである。 キャッシュデータ追い出し処理の全体の流れを示すフローチャートである。
符号の説明
１０ ＲＡＩＤコントローラ
１１ 制御用プロセッサ
１２ キャッシュ
２０ａ〜２０ｃ メモリ装置
２１ メモリ制御部
２２ａ〜２２ｃ メモリ素子
３０ ホスト機器
１０１ 要求送信部
１０２ ブロックサイズ受信部
１０３ サイズ決定部
１０４ ストライプサイズ送信部
１０５ 書き込み処理部
２０１ サイズ記憶部
２０２ 要求処理部
２０２ａ 要求受信部
２０２ｂ ストライプサイズ受信部
２０３ 応答送信部
２０４ バッファ
２０５ バッファ処理部
２０６ 処理モード変更部
２０６ａ 判定部
２０７ 書き込み処理部

Claims (10)

  1. 制御装置によって制御される記憶装置であって、
    メモリ素子と、
    前記メモリ素子ごとに予め定められたアクセス単位であるブロックのサイズを表すブロックサイズを記憶するサイズ記憶部と、
    前記ブロックサイズのデータを記憶可能なデータ記憶部と、
    前記制御装置から受信したデータを前記データ記憶部に保存し、前記データ記憶部に保存したデータを前記メモリ素子に書き込むバッファ処理を実行可能なバッファ処理部と、
    前記制御装置が前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを前記制御装置から受信するストライプサイズ受信部と、
    前記ストライプサイズが前記ブロックサイズのｎ倍（ｎは正の整数）であるか否かを判定する判定部と、を備え、
    前記バッファ処理部は、前記ストライプサイズが前記ブロックサイズのｎ倍である場合にバッファ処理を実行しないこと、
    を特徴とする記憶装置。
  2. 前記ブロックサイズの取得要求を前記制御装置から受信し、受信した前記取得要求に応じて前記ブロックサイズを前記サイズ記憶部から取得する要求処理部と、
    取得された前記ブロックサイズを前記制御装置に送信する送信部と、をさらに備え、
    前記ストライプサイズ受信部は、送信した前記ブロックサイズに応じて前記制御装置から送信された前記ストライプサイズを受信すること、
    を特徴とする請求項１に記載の記憶装置。
  3. 前記サイズ記憶部は、前記メモリ素子ごとに予め定められたデータ読み書き時のアクセス単位であるブロックのサイズを表す読み書きブロックサイズ、および、前記メモリ素子ごとに予め定められたデータ消去時のアクセス単位であるブロックのサイズを表す消去ブロックサイズの少なくとも一方を記憶し、
    前記要求処理部は、前記取得要求を受信したときに、前記読み書きブロックサイズおよび前記消去ブロックサイズのうちいずれかを前記サイズ記憶部から取得し、
    前記送信部は、取得された前記読み書きブロックサイズおよび前記消去ブロックサイズのうちいずれかを前記制御装置に送信すること、
    を特徴とする請求項２に記載の記憶装置。
  4. 前記サイズ記憶部は、前記メモリ素子ごとに予め定められたデータ読み書き時のアクセス単位であるブロックのサイズを表す読み書きブロックサイズ、および、前記メモリ素子ごとに予め定められたデータ消去時のアクセス単位であるブロックのサイズを表す消去ブロックサイズを記憶し、
    前記要求処理部は、前記取得要求を受信したときに、前記読み書きブロックサイズおよび前記消去ブロックサイズを前記サイズ記憶部から取得し、取得した前記読み書きブロックサイズおよび前記消去ブロックサイズの最小公倍数を求め、
    前記送信部は、求められた最小公倍数をブロックサイズとして前記制御装置に送信すること、
    を特徴とする請求項２に記載の記憶装置。
  5. アクセス単位であるブロックのサイズを表すブロックサイズが予め定められたメモリ素子を有する記憶装置を制御する制御装置であって、
    前記ブロックサイズの取得要求を前記記憶装置に送信する要求送信部と、
    前記取得要求に応じて前記記憶装置から送信された前記ブロックサイズを受信するブロックサイズ受信部と、
    前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを、受信した前記ブロックサイズのｎ倍に決定するサイズ決定部と、
    決定した前記ストライプサイズを前記記憶装置に送信するストライプサイズ送信部と、
    を備えたこと特徴とする制御装置。
  6. 前記要求送信部は、前記取得要求を複数の前記記憶装置に送信し、
    前記ブロックサイズ受信部は、複数の前記記憶装置のそれぞれから前記ブロックサイズを受信し、
    前記サイズ決定部は、複数の前記記憶装置から受信した複数の前記ブロックサイズの最小公倍数を求め、求めた最小公倍数を前記ストライプサイズとして決定すること、
    を特徴とする請求項５に記載の制御装置。
  7. 前記サイズ決定部は、複数の前記記憶装置から受信した複数の前記ブロックサイズのうち、最小公倍数が予め定められた閾値以下となるいずれか２つ以上の前記ブロックサイズの最小公倍数を求め、求めた最小公倍数を前記ストライプサイズとして決定すること、
    を特徴とする請求項６に記載の制御装置。
  8. 前記メモリ素子に書き込むデータを記憶可能な複数のデータ記憶部と、
    複数の前記データ記憶部に記憶されたデータのうち、サイズが大きいデータを優先して前記記憶装置に書き込む書き込み処理部と、をさらに備えたこと、
    を特徴とする請求項５に記載の制御装置。
  9. 記憶装置と、前記記憶装置を制御する制御装置とを備えた記憶システムであって、
    前記記憶装置は、
    メモリ素子と、
    前記メモリ素子ごとに予め定められたアクセス単位であるブロックのサイズを表すブロックサイズを記憶するサイズ記憶部と、
    前記ブロックサイズのデータを記憶可能なデータ記憶部と、
    前記制御装置から受信したデータを前記データ記憶部に保存し、前記データ記憶部に保存したデータを前記メモリ素子に書き込むバッファ処理を実行可能なバッファ処理部と、
    前記ブロックサイズの取得要求を前記制御装置から受信する要求受信部と、
    前記取得要求を受信したときに、前記ブロックサイズを前記サイズ記憶部から取得し、取得した前記ブロックサイズを前記制御装置に送信する送信部と、
    前記制御装置が前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを前記制御装置から受信するストライプサイズ受信部と、
    前記ストライプサイズが前記ブロックサイズのｎ倍（ｎは正の整数）であるか否かを判定する判定部と、を備え、
    前記バッファ処理部は、前記ストライプサイズが前記ブロックサイズのｎ倍である場合にバッファ処理を実行せず、
    前記制御装置は、
    前記ブロックサイズの取得要求を前記記憶装置に送信する要求送信部と、
    前記取得要求に応じて前記記憶装置から送信された前記ブロックサイズを受信するブロックサイズ受信部と、
    前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを、受信した前記ブロックサイズのｎ倍に決定するサイズ決定部と、
    決定した前記ストライプサイズを前記記憶装置に送信するストライプサイズ送信部と、を備えたこと、
    を特徴とする記憶システム。
  10. 記憶装置と、前記記憶装置を制御する制御装置とを備えた記憶システムで実行される記憶方法であって、
    前記記憶装置は、
    メモリ素子と、
    前記メモリ素子ごとに予め定められたアクセス単位であるブロックのサイズを表すブロックサイズを記憶するサイズ記憶部と、
    前記ブロックサイズのデータを記憶可能なデータ記憶部と、
    前記制御装置から受信したデータを前記データ記憶部に保存し、前記データ記憶部に保存したデータを前記メモリ素子に書き込むバッファ処理を実行可能なバッファ処理部と、を備え、
    前記制御装置が、前記ブロックサイズの取得要求を前記記憶装置に送信する要求送信ステップと、
    前記記憶装置が、前記取得要求を前記制御装置から受信する要求受信ステップと、
    前記記憶装置が、前記取得要求を受信したときに、前記ブロックサイズを前記サイズ記憶部から取得し、取得した前記ブロックサイズを前記制御装置に送信する送信ステップと、
    前記制御装置が、前記取得要求に応じて前記記憶装置から送信された前記ブロックサイズを受信するブロックサイズ受信ステップと、
    前記制御装置が、前記メモリ素子にアクセスするときのアクセス単位のサイズを表すストライプサイズを、受信した前記ブロックサイズのｎ倍（ｎは正の整数）に決定するサイズ決定ステップと、
    前記制御装置が、決定した前記ストライプサイズを前記記憶装置に送信するストライプサイズ送信ステップと、
    前記記憶装置が、前記ストライプサイズを前記制御装置から受信するストライプサイズ受信ステップと、
    前記記憶装置が、前記ストライプサイズが前記ブロックサイズのｎ倍であるか否かを判定する判定ステップと、
    前記記憶装置が、前記ストライプサイズが前記ブロックサイズのｎ倍である場合に、前記バッファ処理部によるバッファ処理を実行せず、前記制御装置から受信したデータを前記メモリ素子に書き込む書き込み処理ステップと、
    を備えたことを特徴とする記憶方法。
JP2008171579A 2008-06-30 2008-06-30 記憶装置、制御装置、記憶システム、および記憶方法 Pending JP2010009548A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008171579A JP2010009548A (ja) 2008-06-30 2008-06-30 記憶装置、制御装置、記憶システム、および記憶方法
US12/396,006 US8065482B2 (en) 2008-06-30 2009-03-02 Storage system and method for striping data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008171579A JP2010009548A (ja) 2008-06-30 2008-06-30 記憶装置、制御装置、記憶システム、および記憶方法

Publications (1)

Publication Number Publication Date
JP2010009548A true JP2010009548A (ja) 2010-01-14

Family

ID=41448941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008171579A Pending JP2010009548A (ja) 2008-06-30 2008-06-30 記憶装置、制御装置、記憶システム、および記憶方法

Country Status (2)

Country Link
US (1) US8065482B2 (ja)
JP (1) JP2010009548A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002428A1 (ja) * 2010-07-01 2012-01-05 日本電気株式会社 記憶装置、解放優先順位決定方法およびプログラム
JP2012252485A (ja) * 2011-06-02 2012-12-20 Nec Corp 記憶制御装置、及び、記憶制御方法
JP2013542541A (ja) * 2010-11-08 2013-11-21 グリーンライアント リミテッド ライアビリティ カンパニー データのブロックを不揮発性メモリデバイスに冗長方式で格納するためのメモリコントローラ及びメモリシステム
US10853321B2 (en) 2016-11-18 2020-12-01 Toshiba Memory Corporation Storage system

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4533968B2 (ja) 2007-12-28 2010-09-01 株式会社東芝 半導体記憶装置及びその制御方法、コントローラ、情報処理装置
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
US8819208B2 (en) 2010-03-05 2014-08-26 Solidfire, Inc. Data deletion in a distributed data storage system
JP5066209B2 (ja) 2010-03-18 2012-11-07 株式会社東芝 コントローラ、データ記憶装置、及びプログラム
US8601313B1 (en) 2010-12-13 2013-12-03 Western Digital Technologies, Inc. System and method for a data reliability scheme in a solid state memory
US8615681B2 (en) 2010-12-14 2013-12-24 Western Digital Technologies, Inc. System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss
US8601311B2 (en) 2010-12-14 2013-12-03 Western Digital Technologies, Inc. System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory
US8700950B1 (en) 2011-02-11 2014-04-15 Western Digital Technologies, Inc. System and method for data error recovery in a solid state subsystem
US8700951B1 (en) 2011-03-09 2014-04-15 Western Digital Technologies, Inc. System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata
US9838269B2 (en) 2011-12-27 2017-12-05 Netapp, Inc. Proportional quality of service based on client usage and system metrics
US9054992B2 (en) 2011-12-27 2015-06-09 Solidfire, Inc. Quality of service policy sets
JP2013178696A (ja) * 2012-02-29 2013-09-09 Hitachi-Lg Data Storage Inc アーカイブシステムおよび処理方法
KR20150067583A (ko) * 2013-12-10 2015-06-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 중복 데이터 제거 방법
JP6225731B2 (ja) * 2014-01-31 2017-11-08 富士通株式会社 ストレージ制御装置、ストレージシステムおよびストレージ制御方法
US20150244795A1 (en) 2014-02-21 2015-08-27 Solidfire, Inc. Data syncing in a distributed system
US9830110B2 (en) * 2014-06-20 2017-11-28 Dell Products, Lp System and method to enable dynamic changes to virtual disk stripe element sizes on a storage controller
JP2016057876A (ja) * 2014-09-10 2016-04-21 富士通株式会社 情報処理装置、入出力制御プログラム、及び入出力制御方法
US10929022B2 (en) 2016-04-25 2021-02-23 Netapp. Inc. Space savings reporting for storage system supporting snapshot and clones
US10642763B2 (en) 2016-09-20 2020-05-05 Netapp, Inc. Quality of service policy sets
US10620983B2 (en) 2016-11-08 2020-04-14 International Business Machines Corporation Memory stripe with selectable size
US10235202B2 (en) 2016-11-08 2019-03-19 International Business Machines Corporation Thread interrupt offload re-prioritization
JP2020095548A (ja) * 2018-12-13 2020-06-18 株式会社日立製作所 不揮発性メモリドライブを備えたシステム
CN113608695A (zh) * 2021-07-29 2021-11-05 济南浪潮数据技术有限公司 一种数据处理方法、系统、设备以及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290681A (ja) * 2000-04-05 2001-10-19 Nec Corp ファイルデータ格納装置及び方法並びに記録媒体
JP2004326759A (ja) * 2003-04-26 2004-11-18 Internatl Business Mach Corp <Ibm> Ｒａｉｄストレージ・システム用にメモリを構成すること
JP2006018419A (ja) * 2004-06-30 2006-01-19 Matsushita Electric Ind Co Ltd 記憶装置
WO2007134277A2 (en) * 2006-05-15 2007-11-22 Apple Inc. Maintenance operations for multi-level data storage cells
JP2007323224A (ja) * 2006-05-31 2007-12-13 Hitachi Ltd フラッシュメモリストレージシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386663B2 (en) * 2004-05-13 2008-06-10 Cousins Robert E Transaction-based storage system and method that uses variable sized objects to store data
JP4413840B2 (ja) * 2005-09-20 2010-02-10 株式会社東芝 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
EP1858227A1 (en) * 2006-05-16 2007-11-21 THOMSON Licensing Network storage device with separated control and storage data interfaces
JP2008217857A (ja) * 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290681A (ja) * 2000-04-05 2001-10-19 Nec Corp ファイルデータ格納装置及び方法並びに記録媒体
JP2004326759A (ja) * 2003-04-26 2004-11-18 Internatl Business Mach Corp <Ibm> Ｒａｉｄストレージ・システム用にメモリを構成すること
JP2006018419A (ja) * 2004-06-30 2006-01-19 Matsushita Electric Ind Co Ltd 記憶装置
WO2007134277A2 (en) * 2006-05-15 2007-11-22 Apple Inc. Maintenance operations for multi-level data storage cells
JP2007323224A (ja) * 2006-05-31 2007-12-13 Hitachi Ltd フラッシュメモリストレージシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002428A1 (ja) * 2010-07-01 2012-01-05 日本電気株式会社 記憶装置、解放優先順位決定方法およびプログラム
JP5541361B2 (ja) * 2010-07-01 2014-07-09 日本電気株式会社 記憶装置、解放優先順位決定方法およびプログラム
JP2013542541A (ja) * 2010-11-08 2013-11-21 グリーンライアント リミテッド ライアビリティ カンパニー データのブロックを不揮発性メモリデバイスに冗長方式で格納するためのメモリコントローラ及びメモリシステム
JP2012252485A (ja) * 2011-06-02 2012-12-20 Nec Corp 記憶制御装置、及び、記憶制御方法
US10853321B2 (en) 2016-11-18 2020-12-01 Toshiba Memory Corporation Storage system

Also Published As

Publication number Publication date
US20090327604A1 (en) 2009-12-31
US8065482B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
JP2010009548A (ja) 記憶装置、制御装置、記憶システム、および記憶方法
US11854612B1 (en) Lifetime mixed level non-volatile memory system
US11704210B2 (en) Custom error recovery in selected regions of a data storage device
KR100923990B1 (ko) 플래시 저장 장치의 특성을 기반으로 한 컴퓨팅 시스템
KR101300657B1 (ko) 비휘발성 메모리 및 버퍼 메모리를 포함하는 메모리 시스템및 그것의 데이터 읽기 방법
KR101014040B1 (ko) 디램 버퍼 관리 장치 및 방법
JP5823875B2 (ja) 固体メモリフォーマッティング
US8738987B2 (en) Memory controller and memory management method
KR102413755B1 (ko) 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
JP2008102900A (ja) メモリ装置内のアドレッシング可能な空間を再配置させる方法及び装置
US8819350B2 (en) Memory system
US11360903B2 (en) Data placement in write cache architecture supporting read heat data separation
US10346051B2 (en) Storage media performance management
US11797221B2 (en) Method of operating storage device for improving QoS latency and storage device performing the same
US9123443B2 (en) Memory device, memory management device, and memory management method
US9886399B2 (en) Storage control device, storage device, information processing system, and storage control method therefor
KR101070511B1 (ko) Ｓｓｄ 컨트롤러 및 ｓｓｄ 컨트롤러의 동작 방법
JP5594647B2 (ja) ストレージ装置及びその制御方法
US11709781B2 (en) Method of managing data in storage device based on variable size mapping, method of operating storage device using the same and storage device performing the same
JP2012037971A (ja) メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法
KR20100106109A (ko) 플래시 메모리장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131126