JP2008102900A - メモリ装置内のアドレッシング可能な空間を再配置させる方法及び装置 - Google Patents

Abstract

【課題】不揮発性メモリ装置（例えば、フラッシュＥＥＰＲＯＭ装置）とプロセッサとを含む集積回路システムを提供する。
【解決手段】プロセッサは、不揮発性メモリ装置と電気的に接続される。プロセッサは、不揮発性メモリ装置のアドレッシング可能な空間を再配置させる。このような再配置は、 プロセッサが受信された容量調整命令に応答して不揮発性メモリ装置内に余分のメモリアドレスに予備された物理的アドレスの個数を増加させることで実行される。
【選択図】図１

Description

本発明は、集積回路システムに係り、特に、メモリ装置を制御するプロセッサと前記メモリ装置を駆動する方法とに関する。

フラッシュＥＥＰＲＯＭ（Ｆｌａｓｈ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）のような不揮発性メモリは、低電力動作に適した特性を有する。このような低電力動作特性のために、不揮発性メモリは、カメラ、ＭＰ３プレーヤー、携帯電話機、またはＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）のような携帯用情報機器で多く使われている。

当業者によく知られたように、フラッシュＥＥＰＲＯＭ装置は、新たなプログラムデータをプログラムする前に当該装置内のセルに対する消去動作（すなわち、ブロック消去）を先に実行する。ＥＥＰＲＯＭ装置において、セルのブロックをプログラムする前にセル内でリセットスレショルド電圧状態を作るためにセルのブロックを消去することは一般的である。

ここで、ＥＥＰＲＯＭセルのブロックに多数回にわたって消去動作を実行することは、一つまたはそれ以上のＥＥＰＲＯＭセル内でスレショルド電圧不良（ｄｅｆｅｃｔ）を発生させうる。これによってＥＥＰＲＯＭ装置の寿命が減少しうる。ＥＥＰＲＯＭ装置に対するブロック消去動作回数が増加するにつれてＥＥＰＲＯＭセル不良の個数が増加しうるので、多くのＥＥＰＲＯＭ装置は一つまたはそれ以上のＥＥＰＲＯＭセルの予備メモリブロック（ｒｅｓｅｒｖｅｄ ｍｅｍｏｒｙ ｂｌｏｃｋｓ）を有する。

予備メモリブロックは、一般的に多くの記録、読み取り、及び消去動作を実行するＥＥＰＲＯＭセルの活性メモリブロック（ａｃｔｉｖｅ ｍｅｍｏｒｙ ｂｌｏｃｋ）に対する余分のメモリブロックとして動作する。ＥＥＰＲＯＭ装置の使用中に不良になった活性メモリブロックのそれぞれは、予備メモリブロックによって代替されうる。しかし、すべての利用可能な予備ブロックが活性メモリブロックを代替するのために利用され、今後の消去及びプログラム動作の実行においてＥＥＰＲＯＭ装置で不良がさらに発生すれば、ＥＥＰＲＯＭ装置全体が不良になる。

一つまたはそれ以上の活性メモリブロックに対する過度な消去／プログラム動作に起因して発生するＥＥＰＲＯＭ装置不良を減少させるために、活性メモリブロック全体にわたって消去／プログラム動作を相対的に均一に分散させる技術が発展してきた。

このような技術は、消去／プログラム動作の相対的な均一な分散を実行するために、ＦＴＬ（Ｆｌａｓｈ Ｔｒａｎｓｌａｔｉｏｎ Ｌａｙｅｒ）技術を利用できる。それにもかかわらず、多数の活性メモリブロックは、消去／プログラム動作に起因して発生する不良に対して相異なる敏感度を有しうる。したがって、多数の活性メモリブロックにわたって相対的に均一に消去／プログラム動作を分散させるこのような技術は、相対的に長いＥＥＰＲＯＭ装置の寿命を完全に成功的に保証することはできない。

本発明が果たそうとする技術的な課題は、例えば、メモリ装置の寿命を増加させるために、前記メモリ装置の使用状況に応じて活性メモリ容量と予備メモリ容量とを調節できる方法と装置とを提供することである。

本発明の実施形態による集積回路システムは、不揮発性メモリ装置及びプロセッサを含む。前記不揮発性メモリ装置は、フラッシュＥＥＰＲＯＭ装置を含む。前記プロセッサは、不揮発性メモリ装置と電気的に接続される。

前記プロセッサは、前記不揮発性メモリ装置内のアドレッシング可能な（ａｄｄｒｅｓｓａｂｌｅ）空間を再配置させる。このような再配置は、前記プロセッサが受信された容量調整命令に応答して前記不揮発性メモリ装置内に余分のメモリアドレスとして確保される物理的アドレスの個数を増加させることで実行される。

本発明の実施形態による集積回路システムにおいて、前記プロセッサは、アドレス変換テーブルを備える。前記アドレス変換テーブルは、受信された論理的アドレスに応答して前記不揮発性メモリ装置に位置する物理的アドレスを発生する。

前記プロセッサは、前記不揮発性メモリ装置内の前記活性メモリ領域の容量と前記予備メモリ領域の容量とを決定するために前記不揮発性メモリ装置内のメモリ配置領域を読み取る。前記読み取り動作は、前記受信された容量調整命令に応答して実行される。

前記プロセッサは、前記受信された容量調整命令に応答して前記不揮発性メモリ装置内の前記メモリ配置領域にデータを記録する。このような方法で、前記プロセッサは、前記不揮発性メモリ装置内の活性メモリブロックと予備メモリブロックとの間の第１配置を決定するために前記不揮発性メモリ装置内のメモリ配置領域を読み取り、前記不揮発性メモリ装置内の前記活性メモリブロックと前記予備メモリブロックとの間の変更された配置を前記メモリ配置領域に記録する。

本発明の他の実施形態による集積回路システムは、少なくとも一つの活性メモリ領域と少なくとも一つの予備メモリ領域とを含む不揮発性メモリ装置及びプロセッサを備える。前記プロセッサは、受信された容量調整命令に応答して前記活性メモリ領域の容量と前記予備メモリ領域の容量とを調整する。

前記プロセッサは、前記活性メモリ領域の容量と前記予備メモリ領域とを調整する前に、前記活性メモリ領域の容量と前記予備メモリ領域の容量とを決定するために前記集積回路システム内のメモリ配置領域を読み取る。前記プロセッサは、受信された論理的アドレスに応答して前記不揮発性メモリ装置に位置する物理的アドレスを発生するアドレス変換テーブルを含む。

本発明によるメモリ装置内のアドレッシング可能な空間を再配置する方法及び装置は、メモリ装置の活性メモリ容量と予備メモリ容量とを調節することで前記メモリ装置の寿命を延長させうる。

以下、添付した図面を参照して、本発明を詳しく説明する。

図１は、本発明の実施形態による集積回路システムのブロック図である。この集積回路システム１０は、ホスト２０、プロセッサ３０、及び不揮発性メモリ装置４０を含む。本明細書では、プロセッサ３０と不揮発性メモリ装置４０は、メモリ容量調節装置として表現されうる。

システム１０は、例えば、ビデオカメラ、ＴＶセット、オーディオシステム、ゲーム機、携帯電話機、ＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ボイスレコーダー（ｖｏｉｃｅ ｒｅｃｏｒｄｅｒ）、メモリカードまたはＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）、または不揮発性メモリ(装置)を用いる他の装置であり得る。

ホスト２０は、例えば、ファイルシステム（ｆｉｌｅ ｓｙｓｔｅｍ）またはファイルシステム素子を含むことができ、プロセッサ３０は、例えば、ＦＴＬとして動作する素子及びアドレス変換テーブル３１を含みうる。アドレス変換テーブル３１は、例えば、揮発性メモリ装置（例えば、ＳＲＡＭ）として具現可能である。

ＦＴＬは、フラッシュＥＥＰＲＯＭとして具現可能なメモリ装置４０に対するバックグラウンド消去動作を実行できる。そして、ＦＴＬは、メモリ記録動作中にホスト２０によって発生する論理的アドレス（ＬＡ；Ｌｏｇｉｃａｌ Ａｄｄｒｅｓｓｅｓ）を不揮発性メモリ装置４０に対応する物理的アドレス（ＰＡ；Ｐｈｙｓｉｃａｌ Ａｄｄｒｅｓｓｅｓ）に変換することもできる。

図１に図示されたように、プロセッサ３０は、チェック動作、読出動作、再構成(reconstruction)動作、または保存動作のうちの少なくとも一つを実行しうる。これらの動作については、以下で詳しく説明される。

不揮発性メモリ装置４０は、少なくとも二つのメモリ領域を含む。このようなメモリ領域は、活性メモリ領域（または、ユーザー利用可能メモリ領域）４１及び予備メモリ領域４３を含む。活性メモリ領域４１のメモリ容量は、以下では活性メモリ容量と言い、これはユーザーが利用できるメモリ容量を表わす。予備メモリ領域４３のメモリ容量は、以下では予備メモリ容量と言う。

活性メモリ容量及び予備メモリ容量は、プロセッサ３０によって実行されるメモリマッピング(memory mapping)動作を変更することで調整されうる。例えば、メモリ装置４０は、製造時に１６ギガバイト（ＧＢ）の総メモリ容量を有しうる。総メモリ容量から１５ギガバイトの初期領域が活性メモリ領域４１に割り当てられ、１ギガバイトの初期領域が予備メモリ領域４３に割り当てられうる。

このような活性メモリ領域４１と予備メモリ領域４３との間の１５：１の比率は、メモリ割り当て領域４５に保存された情報によって確認されうる。メモリ割り当て領域４５は、図１に図示されたように、予備メモリ領域４３内に位置することができ、プロセッサ３０内のメモリ装置（図示せず）に位置することもできる。

製造時に特定される初期比率は、ユーザーからの要請によって調整されうる。特に、相対的に高い周波数で書き込み（及び書込み前の消去（ｐｒｅ−ｗｒｉｔｅ ｅｒａｓｅ））動作と関連したユーザーからの要請は、予備メモリ領域４３の大きさ(size)に対して活性メモリ領域４１の大きさを減少させる相異なる比率から利益を得られる。

例えば、メモリ装置４０にオペレーティングシステム（ＯＳ）がインストールされる場合には、前記の比率は、製造時に設定された１５：１から１４：２または１４：２よりさらに低い比率に変更されうる。このようなさらに低い比率は、このような場合において、予備メモリ領域４３にさらに多いメモリを割り当てる結果をもたらす。何故ならば、相対的に高い周波数で書き込み動作（及び対応する書き込み前の消去）が実行される場合には、活性メモリ領域４１にメモリ不良が発生する可能性がさらに高いためである。

前記の比率に対するこのような変化を実行するために、容量調整命令がホスト２０によってプロセッサ３０に印加される。容量調整命令を実行するための動作のシーケンスは、プロセッサ３０によって実行されることができ、特に、ＦＴＬと関連したロジックによって実行されうる。

容量調整命令を発生する前に、ホスト２０は、プロセッサ３０に容量チェック命令（または、コマンド）を印加する。容量チェック命令に応答して、プロセッサ３０は、メモリ配置領域４５から前記の比率を表わす情報を読み取り可能である。

例えば、メモリ配置領域４５から読み取られた情報は、予備メモリ領域４３の容量、予備メモリ領域４３に対するメモリ装置４０の相対的な容量の比率、または予備メモリ領域４３に対する活性メモリ領域４１の相対的な比率であり得る。

メモリ配置領域４５から読み取られた情報に基づいて、プロセッサ３０は、予備メモリ領域４３の容量または活性メモリ領域４１の容量を決定できる。このような容量は、ホスト２０から受信されうる。

容量チェック命令に応答して、ホスト２０は、パラメータとともに容量調整命令（または、コマンド）ＣＭＤを出力する。このパラメータは、活性メモリ領域４１と予備メモリ領域４３との間の変更された比率を表わすことができる。

特に、パラメータは、活性メモリ領域４１の容量、予備メモリ領域４３の容量、または活性メモリ領域４１と予備メモリ領域４３との比率であり得る。ユーザーによって特定されうるパラメータは、ホスト２０とのインターフェースから受信される情報から決定されうる。

本発明の実施形態において、パラメータは、例えば、予備メモリ領域４３の大きさを決めるための予備メモリパラメータＰＲＭとして特定されうる。したがって、ユーザーが予備メモリ領域４３の容量を２ＧＢに増加させることを要求する場合に、ホスト２０は、２ＧＢ値を特定するパラメータＰＲＭをプロセッサ３０に出力できる。

図２のフローチャートに図示されたように、プロセッサ３０によって容量調整命令ＣＭＤ及びパラメータＰＲＭが受信されれば（Ｓ１０）、パラメータＰＲＭが有效であるかを決定するためにチェック動作が実行される（Ｓ２０〜Ｓ３０）。チェック動作は、必須的動作ではなく選択的動作である。このようなチェック動作は、プロセッサ３０のチェックロジック回路３２によって実行されうる。

パラメータＰＲＭが無効であれば、すなわち、パラメータＰＲＭが不適切な形式を有するか、既定の範囲を外れれば、プロセッサ３０は、エラーメッセージを出力する（Ｓ３１）。しかし、パラメータＰＲＭが有効であれば、プロセッサ３０は、メモリ配置領域４５から情報を読み取る動作を実行する（Ｓ４０）。読み取り動作は、選択的動作である。読み取り動作は、プロセッサ３０内の読み取りロジック回路３４によって実行されうる。

次いで、プロセッサ３０内の再構成ロジック回路３６は、新たなパラメータＰＲＭに基づいてマッピング情報（例えば、メモリマップ）を再構成する（Ｓ５０）。このような再構成に基づいて活性メモリ領域４１の新たな容量（例えば、１４ＧＢ）と予備メモリ領域４３の新たな容量（例えば、２ＧＢ）とが設定されることができ、このような新たな配置比率に応答して変更されたアドレス変更テーブル３１が再構成されうる。

次いで、保存ロジック回路３８は、新たな比率をメモリ配置領域４５に保存するために活性化されうる（Ｓ６０）。次いで、メモリ装置４０が、変更されたアドレス変更テーブル３１によって決まる位置に新たなメモリ構造を設定させるために、リセット動作が実行される（Ｓ７０）。

図２に図示されたこのような動作は、プロセッサ３０及び／またはホスト２０内の単純なハードウェアまたはハードウェアとソフトウェアとの組合せによって実行されうる。本発明による実施形態において、ソフトウェアは、コンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なプログラムとして具現可能である。

また、予備メモリ領域４３の容量を増加させるためのこのような動作は、メモリ装置４０の動作中に予備メモリ領域４３内のメモリ空間の枯渇検出に応答して実行されうる。

例えば、プロセッサ３０が一般的な使用中に活性メモリ領域４１内の不良が累積することで発生する予備メモリ領域４３の空き空間の枯渇を検出すれば、プロセッサ３０は、予備メモリ領域４３の容量増加を開始できる。メモリ装置４０の寿命を増加させるためにこのような予備メモリ領域４３の増加は、複数回発生できる。

一方、ユーザーが予備メモリ領域４３の容量を０．１ＧＢに減少させることを要求すれば、ホスト２０は、０．１ＧＢ値を特定するパラメータＰＲＭをプロセッサ３０に出力する。０．１ＧＢのような小さな予備メモリ領域４３の容量は、一般的な動作中に高い周波数の消去／書き込み動作を実行していないメモリ装置４０に対する応用に望ましい。

このような応用は、書き込み動作がほとんど実行されていないデータバックアップ目的としてメモリ装置４０が利用される場合に望ましい。このとき、活性メモリ領域４１は、１５．９ＧＢの容量を割り当てられる。この場合に、パラメータＰＲＭは、予備メモリ領域４３に対する０．１ＧＢ値を指定して図２に図示された動作が反復して実行されうる。

本発明は、図面に図示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。

本発明の実施形態による装置と方法は、不揮発性メモリ装置とプロセッサとを含む集積回路システムで使用可能である。

本発明の実施形態による集積回路システムのブロック図である。 容量調整命令に応答して図１に図示された集積回路システムによって実行される動作を表わすフローチャートである。

符号の説明

２０：ホスト ３０：プロセッサ
３２：チェックロジック回路 ３４：読み取りロジック回路
３６：再構成ロジック回路 ３８：保存ロジック回路
４０：不揮発性メモリ装置 ４１：活性メモリ領域
４３：予備メモリ領域 ４５：メモリ割り当て領域

Claims (12)

1. 少なくとも一つの活性メモリ領域と少なくとも一つの予備メモリ領域とを含む不揮発性メモリ装置と、
   受信された容量調整命令に応答して前記活性メモリ領域の容量と前記予備メモリ領域の容量とを調整するプロセッサと、
   を含むことを特徴とする集積回路システム。
2. 前記プロセッサは、前記活性メモリ領域の容量と前記予備メモリ領域の容量とを調整する前に、前記活性メモリ領域の容量と前記予備メモリ領域の容量とを決定するために前記集積回路システム内のメモリ配置領域を読み取ることを特徴とする請求項１に記載の集積回路システム。
3. 前記プロセッサは、前記活性メモリ領域の容量と前記予備メモリ領域の容量とを調整する前に、前記活性メモリ領域の容量と前記予備メモリ領域の容量とを決定するために前記不揮発性メモリ装置内のメモリ配置領域を読み取ることを特徴とする請求項１に記載の集積回路システム。
4. 前記不揮発性メモリ装置は、フラッシュＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）であることを特徴とする請求項３に記載の集積回路システム。
5. 前記プロセッサは、受信された論理的アドレスに応答して前記不揮発性メモリ装置に位置する物理的アドレスを発生するアドレス変換テーブルを含むことを特徴とする請求項４に記載の集積回路システム。
6. 前記プロセッサは、受信された論理的アドレスに応答して前記不揮発性メモリ装置に位置する物理的アドレスを発生するアドレス変換テーブルを含むことを特徴とする請求項２に記載の集積回路システム。
7. 不揮発性メモリ装置と、
   前記不揮発性メモリ装置と電気的に接続されるプロセッサと、を含み、
   前記プロセッサは、受信された容量調整命令に応答して前記不揮発性メモリ装置内において余分のメモリアドレスとして確保される物理的アドレスの個数を増加させることで前記不揮発性メモリ装置内のアドレッシング可能な（ａｄｄｒｅｓｓａｂｌｅ）空間を再配置することを特徴とする集積回路システム。
8. 前記プロセッサは、受信された論理的アドレスに応答して前記不揮発性メモリ装置に位置する物理的アドレスを発生するアドレス変換テーブルを含むことを特徴とする請求項７に記載の集積回路システム。
9. 前記プロセッサは、前記受信された容量調整命令に応答して前記不揮発性メモリ装置内の前記活性メモリ領域の容量と前記予備メモリ領域の容量とを決定するために前記集積回路システム内のメモリ配置領域を読み取ることを特徴とする請求項８に記載の集積回路システム。
10. 前記プロセッサは、前記受信された容量調整命令に応答して前記不揮発性メモリ装置内の前記活性メモリ領域の容量と前記予備メモリ領域の容量とを決定するために前記不揮発性メモリ装置内のメモリ配置領域を読み取ることを特徴とする請求項７に記載の集積回路システム。
11. 前記プロセッサは、前記受信された容量調整命令に応答して前記不揮発性メモリ装置内の前記メモリ配置領域にデータを記録することを特徴とする請求項１０に記載の集積回路システム。
12. 不揮発性メモリ装置内の活性メモリブロックと予備メモリブロックとの間の第１配置を決定するために前記不揮発性メモリ装置内のメモリ配置領域を読み取る段階と、
    前記不揮発性メモリ装置内の前記活性メモリブロックと前記予備メモリブロックとの間の変更された配置を前記メモリ配置領域に記録する段階と、を含むことを特徴とする不揮発性メモリ駆動方法。

Images