KR100866951B1 - 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 - Google Patents

메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법

Info

Publication number
KR100866951B1
KR100866951B1 KR1020050102505A KR20050102505A KR100866951B1 KR 100866951 B1 KR100866951 B1 KR 100866951B1 KR 1020050102505 A KR1020050102505 A KR 1020050102505A KR 20050102505 A KR20050102505 A KR 20050102505A KR 100866951 B1 KR100866951 B1 KR 100866951B1
Authority
KR
South Korea
Prior art keywords
memory
data stored
programmable processor
debugging
lock signal
Prior art date
Application number
KR1020050102505A
Other languages
English (en)
Other versions
KR20070045807A (ko
Inventor
권강덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050102505A priority Critical patent/KR100866951B1/ko
Priority to US11/586,613 priority patent/US7512761B2/en
Publication of KR20070045807A publication Critical patent/KR20070045807A/ko
Application granted granted Critical
Publication of KR100866951B1 publication Critical patent/KR100866951B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서 및 방법이 개시된다. 본 발명의 실시예에 따른 메모리(memory)에 저장된 데이터(data)를 보호할 수 있는 프로그래머블 프로세서(programmable processor)는 중앙 처리 장치, 메모리, 메모리 액세스(access) 제어부 및 메모리 락 신호(memory lock signal) 생성부를 구비한다. 메모리 액세스 제어부는 상기 메모리에 저장된 데이터에 대한 독출 요청에 응답하여 상기 메모리로의 액세스를 제어한다. 메모리 락 신호 생성부는 상기 독출 요청이 상기 중앙 처리 장치에 의한 요청이 아닌 경우 메모리 락 신호를 출력한다. 상기 메모리 액세스 제어부는 상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력한다. 본 발명의 실시예에 따른 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서 및 방법에 의하면, 별도의 암호화/복호화 블럭을 구비하지 아니하므로 메모리로의 액세스 지연을 해결함으로써 프로그래머블 프로세서의 성능을 유지하고 칩 레이아웃 면적의 증대를 방지하면서도 해킹으로부터 메모리에 저장된 데이터를 보호할 수 있는 장점이 있다.
프로세서, 해킹, 디버깅, 메모리 락, 데이터, 암호화

Description

메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서 및 방법{Programmable processor for protecting data in memory and method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술에 따른 프로그래머블 프로세서를 개략적으로 나타내는 블럭도이다.
도 2는 본 발명의 일실시예에 따른 프로그래머블 프로세서를 개략적으로 나타내는 블락도이다.
도 3은 도 2의 메모리를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터 보호 방법을 나타내는 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 프로그래머블 프로세서를 개략적으로 나타내는 블럭도이다.
도 6은 도 5의 메모리 락 신호 생성부를 나타내는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법을 나타내는 순서도이다.
본 발명은 프로그래머블 프로세서(programmable processor)에 관한 것으로서, 특히 메모리에 저장된 데이터를 해킹으로부터 보호할 수 있는 프로그래머블 프로세서 및 방법에 관한 것이다.
최근 시스템 온 칩(SOC:System On Chip)의 발전에 따라, 하드웨어 뿐아니라 시스템 온 칩에 장착되는 소프트 웨어의 중요성이 증가되고 있다. 또한 다양해지는 소비자의 요구를 수용할 수 있는 프로그램 업그레이드가 중요한 기술적 사항으로 떠오르고 있다.
시스템 온 칩에서의 프로그램 업그레이드 방식은 일반적으로 제이택(JTAG) 또는 USB(Universal Serial Bus)의 DFU(Device Firmware Upgrade)가 이용되고 있다.
시스템 온 칩에서의 프로그램 업그레이드가 가능하다는 것은 곧 사용자에 의해 프로그램의 기입/독출이 가능하다는 것을 뜻한다. 즉, 사용자에 의한 프로그램 업그레이드가 가능해짐에 따라 프로그램의 해킹 가능성이 증가 된다.
따라서 사용자에 의한 시스템 온 칩에서의 프로그램 업그레이드를 지원하면서도 해킹을 방지하기 위하여, 종래 프로그래머블 프로세서는 암호화/복호화 블럭을 구비하였다.
도 1은 종래 기술에 따른 프로그래머블 프로세서를 개략적으로 나타내는 블럭도이다.
도 1을 참조하면, 종래 기술에 따른 프로그래머블 프로세서(10)는 메모리(12), 암호화 블럭(14) 및 복호화 블럭(16)을 구비한다.
암호화 블럭(14)은 암호화 키(key)에 의하여 암호화 블럭(14)으로 수신되는 데이터(IDTA)를 암호화하여 메모리(12)에 저장시킨다. 마찬가지로 복호화 블럭(16)은 복호화 키(key)에 의하여 복호화 블럭(16)으로 수신되는 암호화된 데이터(ENDTA)를 복호화하여 복호화된 데이터(DEDTA)를 출력한다.
그러나 종래 프로그래머블 프로세서에 의하면, 암호화/복호화에 수 클럭을 할당해야하므로 프로그래머블 프로세서의 성능이 저하될 수 있다. 또한 칩 내에 암호화/복호화 블럭을 구비해야 하므로, 칩의 레이아웃 면적이 증가하는 문제가 발생한다.
더욱이 전술한 바와 같이 종래의 프로그래머블 프로세서를 동작시키기 위해서는 암호화된 데이터를 복호화시킬 수 밖에 없어 해킹 가능성이 여전히 문제된다.
본 발명이 이루고자하는 기술적 과제는 프로그래머블 프로세서의 성능 및 칩 레이아웃 면적을 유지하면서도 해킹으로부터 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서를 제공하는 데 있다.
또한 본 발명이 이루고자하는 다른 기술적 과제는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리(memory) 에 저장된 데이터(data)를 보호할 수 있는 프로그래머블 프로세서(programmable processor)는 중앙 처리 장치, 메모리, 메모리 액세스(access) 제어부 및 메모리 락 신호(memory lock signal) 생성부를 구비한다.
메모리 액세스 제어부는 상기 메모리에 저장된 데이터에 대한 독출 요청에 응답하여 상기 메모리로의 액세스를 제어한다. 메모리 락 신호 생성부는 상기 독출 요청이 상기 중앙 처리 장치에 의한 요청이 아닌 경우 메모리 락 신호를 출력한다.
상기 메모리 액세스 제어부는 상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력한다.
상기 기준값은 영("0")이다. 상기 데이터는 해킹(hacking)으로부터 보호하고자 하는 명령어이다. 상기 메모리는 상기 명령어를 명령어 저장 영역에 분리하여 저장한다.
상기 메모리 액세스 제어부는 상기 독출 요청이 상기 메모리의 상기 명령어 저장 영역 이외의 영역에 저장된 데이터에 대한 요청인 경우에는 상기 요청된 데이터를 전송한다.
상기 메모리 락 신호 생성부는 상기 중앙 처리 장치의 명령어 패치 신호(op code fetch signal)의 활성화에 의하여 상기 명령어에 대한 독출 요청이 상기 중앙 처리에 의한 것인지를 판단한다.
상기 메모리 액세스 제어부는 상기 명령어 패치 신호의 활성화에 응답하여 요청된 데이터를 상기 중앙 처리 장치로 전송한다.
상기 프로그래머블 프로세서는 시스템 온 칩(SOC: System On Chip)의 프로그 래머블 프로세서이다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리에 저장된 데이터를 보호할 수 있는 방법은 메모리에 저장된 데이터에 대한 독출을 요청하는 단계, 상기 독출 요청이 중앙 처리 장치에 의한 요청인지를 판단하는 단계 및 상기 독출 요청이 상기 중앙 처리 장치에 의한 요청이 아닌 경우 상기 독출 요청의 결과로서 기준값을 출력하는 단계를 구비한다.
상기 기준값은 영("0")이다. 상기 데이터는 해킹으로부터 보호하고자 하는 명령어이다. 상기 메모리는 상기 명령어를 명령어 저장 영역에 분리하여 저장한다.
상기 메모리 락 신호를 발생시키는 단계는 상기 중앙 처리 장치의 명령어 패치 신호의 활성화에 의하여 상기 명령어에 대한 독출 요청이 상기 중앙 처리에 의한 것인지를 판단한다.
상기 메모리에 저장된 데이터를 보호하는 방법은 상기 명령어 패치 신호의 활성화에 응답하여 데이터를 상기 중앙 처리 장치로 전송하는 단계를 더 구비한다.
상기 메모리에 저장된 데이터를 보호하는 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서는 메모리에 저장된 데이터에 대한 독출 요청에 응답하여 메모리로의 액세스를 제어하는 메모리 액세스 제어부 및 상기 독출 요청이 디버깅(debugging) 실행에 의한 요청인 경우에는 메모리 락 신호를 소정의 논리상태로 출력하는 메모리 락 신호 생성부를 구비한다.
상기 메모리 액세스 제어부는 상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력한다. 상기 기준값은 영("0") 이다.
상기 메모리 액세스 제어부는 상기 메모리 락 신호가 논리 "H"로 수신되는 경우에 상기 기준값을 출력한다. 상기 메모리 액세스 제어부는 상기 메모리 락 신호의 논리가 반전되어 수신되는 경우에는 요청된 데이터를 중앙 처리 장치로 전송한다.
상기 메모리 락 신호 생성부는 디버깅 판단 수단, 실행 장치 식별 수단 및 논리 결정 수단을 구비한다.
디버깅 판단 수단은 디버깅 여부를 판단하여 디버깅 실행 신호를 활성화시킨다. 실행 장치 식별 수단은 디버깅이 중앙 처리 장치에 의하여 실행되는지 여부에 따라 논리 상태를 달리하는 실행 장치 식별 신호를 출력한다.
논리 결정 수단은 상기 디버깅 실행 신호와 상기 실행 장치 식별 신호를 수신하여 상기 메모리 락 신호의 논리 상태를 결정한다.
상기 실행 장치 식별 수단은 레지스터(register)를 구비하여, 상기 레지스터에 기준 데이터가 입력되는지 여부에 따라 상기 중앙 처리 장치에 의하여 디버깅이 실행되는지를 판단한다.
상기 논리 결정 수단은 상기 디버깅 실행 신호와 상기 실행 장치 식별 신호의 반전 신호를 입력으로 하고 상기 메모리 락 신호를 출력으로 하는 앤드 게이트(AND gate)이다.
상기 디버깅은 제이택(JTAG)에 의한 디버깅이다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 메모리에 저장된 데이터를 보호할 수 있는 방법은 메모리에 저장된 데이터에 대한 독출을 요청하는 단계, 상기 독출 요청이 디버깅(debugging) 실행에 의한 요청인지를 판단하는 단계, 상기 독출 요청이 디버깅에 의한 요청인 경우에는 메모리 락 신호를 소정의 논리 상태로 출력하는 단계 및 상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력하는 단계를 구비한다.
상기 기준 값은 영("0")이다.
상기 메모리 락 신호를 소정의 논리상태로 출력하는 단계는 디버깅에 따른 디버깅 실행 신호를 활성화시키는 단계, 레지스터에 기준 데이터가 입력되었는지를 판단하는 단계 및 상기 레지스터에 기준 데이터가 입력되지 아니하는 경우 상기 메모리 락 신호를 상기 논리 상태로서 출력하는 단계를 구비한다.
상기 메모리 락 신호를 소정의 논리상태로 출력하는 단계는 상기 레지스터에 상기 기준 데이터가 입력되는 경우에는 상기 메모리 락 신호를 논리 반전하여 출력하는 단계를 더 구비한다.
상기 메모리에 저장된 데이터를 보호하는 방법은 상기 메모리 락 신호가 논리 반전되어 수신되는 경우에는 요청된 데이터를 중앙 처리 장치로 전송하는 단계를 더 구비한다.
상기 디버깅은 제이택(JTAG)에 의한 디버깅이다.
상기 메모리에 저장된 데이터를 보호하는 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 프로그래머블 프로세서를 개략적으로 나타내는 블락도이다.
도 2를 참조하면 본 발명의 일실시예에 따른 프로그래머블 프로세서(100)는 중앙 처리 장치(120), 메모리(140), 메모리 액세스 제어부(160) 및 메모리 락 신호 생성부(180)를 구비한다.
메모리 액세스 제어부(160)는 메모리(140)에 저장된 데이터(DTA, OPC)에 대한 독출 요청(CREQ, HREQ)에 응답하여 메모리(140)로의 액세스를 제어한다. 요청되는 데이터(DTA, OPC)는 해킹으로부터 보호하고자 하는 명령어(OPC)일 수 있다.
도 3은 도 2의 메모리를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 메모리(140)는 명령어(OPC)를 명령어(OPC) 이외의 데이터(DTA)와 분리하여 명령어 저장 영역(142)에 저장한다. 다만, 명령어 저장 영역(142)에는 모든 명령어를 저장할 수도 있고 특히 해킹으로부터 보호하고자 하는 명령어만을 저장할 수도 있다.
명령어 저장 영역(142)은 EOM(Execution Only Memory)이라고도 한다.
다시 도 2를 참조하면, 독출 요청(CREQ, HREQ)은 중앙 처리 장치(120)에 의한 정상적인 요청(CREQ)일 수 있고 해킹에 의한 요청(HREQ)일 수도 있다.
메모리 락 신호 생성부(180)는 독출 요청(CREQ, HREQ)이 중앙 처리 장치(120)에 의한 요청(CREQ)인지를 판단한다.
이때 중앙 처리 장치(120)에 의한 요청(CREQ)인지 여부는 중앙 처리 장치(120)의 명령어 패치 신호(XOPCF)의 활성화에 의한다. 즉, 중앙 처리 장치(120)는 내부 버스(190)를 통해 명령어(OPC)를 요청하는 경우 명령어 패치 신호(XOPCF)를 발생시킨다.
예를 들면, 암(ARM) 계열은 오퍼레이션 코드(OP code), 즉 명령어를 패치하는 경우 최하위 비트를 이용하여 명령어인지를 확인함으로써 명령어 패치 신호(XOPCF)를 발생시킨다.
메모리 액세스 제어부(120)는 명령어 패치 신호(XOPCF)의 활성화에 응답하여 요청된 데이터를 중앙 처리 장치(120)로 전송한다.
그러나 메모리 락 신호 생성부(180)는 명령어 패치 신호(XOPCF)가 활성화되지 아니하는 경우에는 메모리 락 신호(XMLOCK)를 출력한다.
다시 말해 명령어(OPC)에 대한 독출 요청(CREQ, HREQ)이 중앙 처리 장치에 의한 요청(CREQ)이 아닌 해킹 툴(200)에 의한 요청(HREQ)인 경우 메모리 락 신호(XMLOCK)가 활성화되는 것이다.
메모리 액세스 제어부(160)는 메모리 락 신호(XMLOCK)에 응답하여 독출 요청(HREQ)의 결과로서 기준값을 출력한다. 상기 기준값은 영("0")일 수 있다.
즉, 메모리 액세스 제어부(160)는 메모리 락 신호(XMLOCK)에 응답하여 모든 데이터를 "0"으로 출력함으로써 메모리(140)로의 액세스를 차단시킬 수 있다.
그러나 메모리 액세스 제어부(160)는 독출 요청(CREQ, HREQ)이 명령어 저장 영역(142) 이외의 영역, 즉 도 3의 데이터 저장 영역(144)에 저장된 데이터(DTA)에 대한 요청인 경우에는 요청된 데이터(DTA)를 전송한다.
따라서 보호하고자 하는 데이터 아니라면 메모리로의 자유로운 액세스가 가능하게 된다. 이렇게 보호하고자 하는 데이터에 대한 액세스만을 제어함으로써 프로세서의 효율을 좀더 향상시킬 수 있을 것이다.
전술한 바와 같이 보호하고자 하는 데이터는 명령어의 전부 또는 일부일 수 있다. 그리고 프로그래머블 프로세서(100)는 시스템 온 칩(SOC: System On Chip)의 프로그래머블 프로세서일 수 있다.
도 4는 본 발명의 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터 보호 방법을 나타내는 순서도이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법(300)은 메모리(140)에 저장된 데이터(DTA, OPC)에 대한 독출을 요청(CREQ, HREQ)하는 320 단계, 독출 요청(CREQ, HREQ)이 중앙 처리 장치(120)에 의한 요청(CREQ)인지를 판단하는 340 단계, 독출 요청(CREQ, HREQ)이 중앙 처리 장치(120)에 의한 요청이 아닌 경우(HREQ) 독출 요청(HREQ)의 결과로서 기준값("0")을 출력하는 360 단계를 구비한다.
프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법(300)은 독출 요청(CREQ, HREQ)이 중앙 처리 장치(120)에 의하거나 보호하고자 하는 데이터 이외의 데이터에 대한 요청인 경우에는 요청된 데이터를 전송하는 370 또는 390 단계를 더 구비한다.
본 발명의 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법은 앞서 설명된 프로그래머블 프로세서와 기술적 사상이 동일하며 프로그래머블 프로세서의 동작에 대응된다. 따라서 당업자라면 앞서의 설명으로부터 본 발명에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호할 수 있는 방법에 대한 설명은 생략된다.
도 5는 본 발명의 다른 실시예에 따른 프로그래머블 프로세서를 개략적으로 나타내는 블럭도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 프로그래머블 프로세서(400)는 메모리 액세스 제어부(420) 및 메모리 락 신호 생성부(440)를 구비한다.
메모리 액세스 제어부(420)는 메모리(410)에 저장된 데이터(DTA)에 대한 독출 요청(CREQ, HREQ)에 응답하여 메모리(410)로의 액세스를 제어한다.
메모리 락 신호 생성부(440)는 상기 독출 요청(CREQ, HREQ)이 디버깅에 의한 요청인 경우에는 메모리 락 신호(XMLOCK)를 소정의 논리상태로 출력한다.
이때 독출 요청(CREQ, HREQ)은 개발자에 의한 정당한 디버깅에 의한 경우(CREQ)와 해킹에 의한 경우(HREQ)로 나뉠 수 있다.
도 6은 도 5의 메모리 락 신호 생성부를 나타내는 도면이다.
도 5 및 도 6을 참조하면, 메모리 락 신호 생성부(440)는 디버깅 판단 수단 (442), 실행 장치 식별 수단(444) 및 논리 결정 수단(446)을 구비한다.
디버깅 판단 수단(442)은 디버깅 여부를 판단한다.
제이택(JTAG) 인터페이싱에 의하는 경우, 디버깅 판단 수단(442)은 일반적으로 보드(board)에 풀 업(pull up) 수단을 두어 논리"H"로 디폴트 시켜두었다가 디버깅시 논리"L"로 떨어뜨림으로써 디버깅을 인지할 수 있다.
디버깅 판단 수단(442)은 상기 논리상태의 천이에 의하여 디버깅이 인지되면 디버깅 실행 신호(XDBUG)를 논리"H"로 활성화시킨다.
실행 장치 식별 수단(444)은 디버깅이 중앙 처리 장치(430), 즉 개발자에 의해 수행되는지를 판단한다. 실행 장치 식별 수단(444)은 그 판단 결과에 따라 논리 상태를 달리하는 실행 장치 식별 신호(XDDEV)를 생성한다.
바람직하게는 실행 장치 식별 수단(444)은 중앙 처리 장치(430)가 디버깅을 수행하는 것인지를 판단하기 위하여 레지스터(444a)를 구비한다.
실행 장치 식별 수단(444)은 레지스터(444a)에 개발자가 정해놓은 기준 데이터(SDTA)가 입력되는지를 판단한다. 즉, 실행 장치 식별 수단(444)은 기준 데이터(SDTA)가 레지스터(444a)에 입력되면 디버깅이 중앙 처리 장치(430)에 의해 수행된다고 인식한다.
디코더(444b)는 레지스터(444a)에 기준 데이터(SDTA)가 입력되면 실행 장치 식별 신호(XDDEV)를 논리"H"로 출력하고, 그렇지 아니하면 논리"L"로 출력한다.
예를 들어, 디코더(444b)는 레지스터(444a)에 기준 데이터(SDTA)로서 "12345678", "1122334455", "11110000"가 연속적으로 입력되면 논리"H"를 가지는 실행 장치 식별 신호(XDDEV)를 출력한다.
그러나 레지스터(444a)에 데이터가 입력되지 않거나, "12345678", "1122334455", "11110000"가 아닌 데이터가 입력 또는 순서를 달리하여 입력되는 경우 디코더(444b)는 논리"L"의 실행 장치 식별 신호(XDDEV)를 출력한다.
논리 결정 수단(446)은 디버깅 실행 신호(XDBUG)와 실행 장치 식별 신호(XDDEV)를 수신하여 메모리 락 신호(XMLOCK)의 논리 상태를 결정한다.
논리 결정 수단(446)은 디버깅 실행 신호(XDBUG)와 실행 장치 식별 신호(XDDEV)의 반전 신호를 입력으로 하고 메모리 락 신호(XMLOCK)를 출력으로 하는 앤드 게이트(446)일 수 있다.
상기 예와 같이, 디버깅이 실행되고 레지스터(444a)에 기준 데이터(SDTA)가 입력된다고 하자. 이때 앤드 게이트(446)에는 디버깅 실행 신호(XDBUG)가 논리"H"로 입력되고, 실행 장치 식별 신호(XDDEV)는 논리"H"인바 그 반전 신호는 논리"L" 입력된다.
따라서, 앤드 게이트(446)의 출력, 즉 메모리 락 신호(XMLOCK)는 논리"L"로 출력된다. 반대로 레지스터(444a)에 기준 데이터(SDTA)가 입력되지 아니하면, 메모리 락 신호(XMLOCK)는 논리"H"로 출력된다.
다시 도 5를 참조하면, 메모리 액세스 제어부(420)는 메모리 락 신호(XMLOCK)에 응답하여 독출 요청(HREQ)의 결과로서 기준값을 출력한다. 상기 기준값은 영("0")일 수 있다.
메모리 액세스 제어부(420)는 상기 메모리 락 신호(XMLOCK)가 논리 "H"로 수 신되는 경우에 상기 기준값을 출력한다. 반대로 메모리 락 신호(XMLOCK)의 논리가 반전되어 논리"L"로 수신되는 경우에는 요청된 데이터(DTA)를 중앙 처리 장치(430)로 전송한다.
결과적으로 정당한 디버깅의 경우에는 메모리 액세스 제어부(420)는 논리"L"의 메모리 락 신호(XMLOCK)에 응답하여 요청된 데이터(DTA)를 독출할 수 있다.
그러나 해킹 등의 경우에는 메모리 액세스 제어부(420)는 논리"H"로 전송되는 상기 메모리 락 신호(XMLOCK)에 응답하여 모든 데이터를 "0"으로 출력한다. 따라서 해킹을 위한 메모리(410)로의 액세스를 막을 수 있다.
디버깅이 제이택(JTA)에 의하는 경우 프로그래머블 프로세서(400)는 제이택 인터페이싱 수단(450)을 더 구비하여 디버깅 툴(500)과의 인터페이싱을 수행한다.
도 7은 본 발명의 다른 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법을 나타내는 순서도이다.
도 5 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법(600)은 메모리(410)에 저장된 데이터(DTA)에 대한 독출을 요청(CREQ, HREQ)하는 610 단계, 독출 요청(CREQ, HREQ)이 디버깅에 의한 요청인지를 판단하는 620 단계, 독출 요청(CREQ, HREQ)이 디버깅에 의한 요청인 경우에는 메모리 락 신호(XMLOCK)를 소정의 논리 상태로 출력하는 630 단계 및 메모리 락 신호(XMLOCK)에 응답하여 독출 요청(CREQ, HREQ)의 결과로서 기준값을 출력하는 640 단계를 구비한다.
독출 요청(CREQ, HREQ)이 디버깅에 의한 요청인 경우 메모리 락 신호 (XMLOCK)를 소정의 논리 상태로 출력하는 630 단계는 디버깅 실행 신호(XDBUG)를 출력하는 631 단계, 레지스터(444a)에 기준 데이터(SDTA)가 입력되는지를 판단하는 632 단계, 레지스터(444a)에 기준 데이터(SDTA)가 입력되는 경우에는 메모리 락 신호(XMLOCK)를 논리"L"로 출력하되, 그렇지 아니하는 경우에는 논리"H"로 출력하는 633a 및 633b 단계를 구비한다.
본 발명의 다른 실시예에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법은 앞서 설명된 프로그래머블 프로세서와 기술적 사상이 동일하며 프로그래머블 프로세서의 동작에 대응된다. 따라서 당업자라면 앞서의 설명으로부터 본 발명에 따른 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호할 수 있는 방법에 대한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서 및 방법에 의하면 별도의 암호화/복호화 블럭을 구비하지 아니하므로 메모리로의 액세스 지연을 해결함으로써 프로그래머블 프로세서의 성능을 유지하고 칩 레이아웃 면적의 증대를 방지하면서도 해킹으로부터 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서를 제공하는 데 있다.

Claims (30)

  1. 중앙 처리 장치;
    메모리(memory);
    상기 메모리에 저장된 데이터(data)에 대한 독출 요청에 응답하여 상기 메모리로의 액세스(access)를 제어하는 메모리 액세스 제어부; 및
    상기 중앙 처리 장치의 명령어 패치 신호(OP code fetch signal)의 활성화에 의하여 상기 데이터에 대한 독출 요청이 상기 중앙 처리 장치에 의한 것인지를 판단하여, 상기 독출 요청이 상기 중앙 처리 장치에 의한 요청이 아닌 경우 메모리 락 신호(memory lock signal)를 출력하는 메모리 락 신호 생성부를 구비하고,
    상기 메모리 액세스 제어부는,
    상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력하고,
    상기 메모리는,
    상기 데이터 중 해킹(hacking)으로부터 보호하고자 하는 명령어를 명령어 저장 영역에 분리하여 저장하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서(programmable processor).
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 기준값은.
    영("0")인 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 메모리 액세스 제어부는,
    상기 독출 요청이 상기 메모리의 상기 명령어 저장 영역 이외의 영역에 저장된 데이터에 대한 요청인 경우에는 상기 요청된 데이터를 전송하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  6. 삭제
  7. 제 1 항에 있어서, 상기 메모리 액세스 제어부는,
    상기 명령어 패치 신호의 활성화에 응답하여 요청된 데이터를 상기 중앙 처리 장치로 전송하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 프로그래머블 프로세서는,
    시스템 온 칩(SOC: System On Chip)의 프로그래머블 프로세서인 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법에 있어서,
    상기 프로그래머블 프로세서의 중앙 처리 장치의 명령어 패치 신호(OP code fetch signal)의 활성화에 의하여 상기 프로그래머블 프로세서의 메모리에 저장된 데이터에 대한 독출 요청이, 상기 중앙 처리 장치에 의한 것인지를 판단하는 단계; 및
    상기 독출 요청이 상기 중앙 처리 장치에 의한 요청이 아닌 경우 상기 독출 요청의 결과로서 기준값을 출력하는 단계를 구비하고,
    상기 메모리는,
    상기 데이터 중 해킹으로부터 보호하고자 하는 명령어를 명령어 저장 영역에 분리하여 저장하는 것을 특징으로 하는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 기준값은.
    영("0")인 것을 특징으로 하는 메모리에 저장된 데이터를 보호하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 메모리에 저장된 데이터를 보호하는 방법은,
    상기 명령어 패치 신호의 활성화에 응답하여 데이터를 상기 중앙 처리 장치로 전송하는 단계를 더 구비하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호하는 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항, 제 10 항 및 제 14 항 중 어느 하나의 항의 상기 메모리에 저장된 데이터를 보호하는 방법을 컴퓨터에서 실행시키기 위한 프로그램으로 기록한 컴퓨터로 읽을 수 있는 기록 매체.
  16. 메모리에 저장된 데이터에 대한 독출 요청에 응답하여 메모리로의 액세스를 제어하는 메모리 액세스 제어부; 및
    상기 독출 요청이 디버깅(debugging) 실행에 의한 요청인 경우에는 메모리 락 신호를 소정의 논리상태로 출력하는 메모리 락 신호 생성부를 구비하고,
    상기 메모리 액세스 제어부는,
    상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서, 상기 기준값은,
    영("0")인 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  18. 제 16 항에 있어서, 상기 메모리 액세스 제어부는,
    상기 메모리 락 신호가 논리 "H"로 수신되는 경우에 상기 기준값을 출력하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  19. 제 16 항에 있어서, 상기 메모리 액세스 제어부는,
    상기 메모리 락 신호의 논리가 반전되어 수신되는 경우에는 요청된 데이터를 중앙 처리 장치로 전송하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  20. 제 19 항에 있어서, 상기 메모리 락 신호 생성부는,
    디버깅 여부를 판단하여 디버깅 실행 신호를 활성화시키는 디버깅 판단 수단;
    디버깅이 중앙 처리 장치에 의하여 실행되는지 여부에 따라 논리 상태를 달리하는 실행 장치 식별 신호를 출력하는 실행 장치 식별 수단; 및
    상기 디버깅 실행 신호와 상기 실행 장치 식별 신호를 수신하여 상기 메모리 락 신호의 논리 상태를 결정하는 논리 결정 수단을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  21. 제 20 항에 있어서, 상기 실행 장치 식별 수단은,
    레지스터(register)를 구비하여,
    상기 레지스터에 기준 데이터가 입력되는지 여부에 따라 상기 중앙 처리 장치에 의하여 디버깅이 실행되는지를 판단하는 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  22. 제 20 항에 있어서, 상기 논리 결정 수단은,
    상기 디버깅 실행 신호와 상기 실행 장치 식별 신호의 반전 신호를 입력으로 하고 상기 메모리 락 신호를 출력으로 하는 앤드 게이트(AND gate)인 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  23. 제 16 항에 있어서, 상기 디버깅은,
    제이택(JTAG)에 의한 디버깅인 것을 특징으로 하는 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블 프로세서.
  24. 청구항 24은(는) 설정등록료 납부시 포기되었습니다.
    프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법에 있어서,
    상기 프로그래머블 프로세서의 메모리에 저장된 데이터에 대한 독출 요청이, 디버깅에 의한 요청인지를 판단하는 단계;
    상기 독출 요청이 디버깅에 의한 요청인 경우 메모리 락 신호를 소정의 논리 상태로 출력하는 단계; 및
    상기 메모리 락 신호에 응답하여 상기 독출 요청의 결과로서 기준값을 출력하는 단계를 구비하는 것을 특징으로 하는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법.
  25. 청구항 25은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항에 있어서, 상기 기준 값은,
    영("0")인 것을 특징으로 하는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법.
  26. 청구항 26은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항에 있어서, 상기 독출 요청이 디버깅에 의한 요청인지를 판단 단계는,
    디버깅에 따른 디버깅 실행 신호를 활성화시키는 단계;
    레지스터에 기준 데이터가 입력되었는지를 판단하는 단계; 및
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    제 26 항에 있어서, 상기 메모리에 저장된 데이터를 보호하는 방법은,
    상기 레지스터에 상기 기준 데이터가 입력되는 경우에는 상기 메모리 락 신호를 논리 반전하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법.
  28. 청구항 28은(는) 설정등록료 납부시 포기되었습니다.
    제 27 항에 있어서, 상기 메모리에 저장된 데이터를 보호하는 방법은,
    상기 메모리 락 신호가 논리 반전되어 수신되는 경우에는 요청된 데이터를 중앙 처리 장치로 전송하는 단계를 더 구비하는 것을 특징으로 하는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법.
  29. 청구항 29은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항에 있어서, 상기 디버깅은,
    제이택(JTAG)에 의한 디버깅인 것을 특징으로 하는 프로그래머블 프로세서의 메모리에 저장된 데이터를 보호하는 방법.
  30. 청구항 30은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항 내지 제 29 항 중 어느 하나의 항의 상기 메모리에 저장된 데이터를 보호하는 방법을 컴퓨터에서 실행시키기 위한 프로그램으로 기록한 컴퓨터로 읽 을 수 있는 기록 매체.
KR1020050102505A 2005-10-28 2005-10-28 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 KR100866951B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050102505A KR100866951B1 (ko) 2005-10-28 2005-10-28 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법
US11/586,613 US7512761B2 (en) 2005-10-28 2006-10-26 Programmable processor and methods thereof having memory access locking

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102505A KR100866951B1 (ko) 2005-10-28 2005-10-28 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법

Publications (2)

Publication Number Publication Date
KR20070045807A KR20070045807A (ko) 2007-05-02
KR100866951B1 true KR100866951B1 (ko) 2008-11-05

Family

ID=37997967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102505A KR100866951B1 (ko) 2005-10-28 2005-10-28 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법

Country Status (2)

Country Link
US (1) US7512761B2 (ko)
KR (1) KR100866951B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015008112A1 (en) * 2013-07-18 2015-01-22 Freescale Semiconductor, Inc. System on chip and method therefor
US9628093B2 (en) 2013-07-18 2017-04-18 Nxp Usa, Inc. Charge pump circuit, phase locked loop apparatus, integrated circuit, and method of manufacture of a charge pump

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009523280A (ja) * 2006-01-13 2009-06-18 フリースケール セミコンダクター インコーポレイテッド プロテクションシステム及びその動作方法
JP4766498B2 (ja) * 2008-12-24 2011-09-07 株式会社ソニー・コンピュータエンタテインメント ユーザレベルｄｍａとメモリアクセス管理を提供する方法と装置
TWI498737B (zh) * 2013-03-29 2015-09-01 Mstar Semiconductor Inc 用於主機板控制模組之除錯權限判斷方法及相關主機板控制模組
KR102331926B1 (ko) * 2017-11-17 2021-11-29 삼성전자주식회사 저장 장치를 포함하는 호스트 시스템의 동작 방법 및 저장 장치 제어기의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071673A (ko) * 1997-02-27 1998-10-26 야스카와 히데아키 반도체 장치 및 전자 기기
KR20020007403A (ko) * 1999-05-07 2002-01-26 모픽스 테크놀로지 아이엔씨 프로그래머블 보안 프로세서 장치 및 방법
KR20030086320A (ko) * 2001-03-22 2003-11-07 가부시키가이샤 소니 컴퓨터 엔터테인먼트 광대역 네트워크용 컴퓨터 구조를 위한 메모리 보호시스템 및 방법
KR20040022439A (ko) * 2001-06-29 2004-03-12 시큐어 시스템스 리미티드 컴퓨터용 보안 시스템 및 그 방법
KR20040081316A (ko) * 2003-03-10 2004-09-21 삼성전자주식회사 전자 장치를 프로그램 하는 방법, 회로, 및 데이터구조와, 그 전자 장치의 동작 제어 회로
KR20040101364A (ko) * 2002-04-18 2004-12-02 인터내셔널 비지네스 머신즈 코포레이션 데이터 액세스 방법, 데이터 액세스 시스템 및 컴퓨터 판독 가능 기록 매체

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962449A (en) * 1988-04-11 1990-10-09 Artie Schlesinger Computer security system having remote location recognition and remote location lock-out
US5668973A (en) * 1995-04-14 1997-09-16 Ascom Hasler Mailing Systems Ag Protection system for critical memory information
TW446949B (en) * 1999-10-06 2001-07-21 Winbond Electronics Corp Apparatus and method for protecting rewritable nonvolatile memory from data damage
US6775750B2 (en) * 2001-06-29 2004-08-10 Texas Instruments Incorporated System protection map
US6779099B2 (en) * 2001-07-20 2004-08-17 Chien-Tzu Hou Operation method for controlling access attributes of a memorized page of a memory unit and its structure
JP2003256278A (ja) 2002-02-28 2003-09-10 Hitachi Ltd 情報保護方法及びその実施装置並びにその処理プログラム
US8276185B2 (en) * 2005-01-19 2012-09-25 Micron Technology, Inc. Enhanced security memory access method and architecture
JP4584044B2 (ja) * 2005-06-20 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071673A (ko) * 1997-02-27 1998-10-26 야스카와 히데아키 반도체 장치 및 전자 기기
KR20020007403A (ko) * 1999-05-07 2002-01-26 모픽스 테크놀로지 아이엔씨 프로그래머블 보안 프로세서 장치 및 방법
KR20030086320A (ko) * 2001-03-22 2003-11-07 가부시키가이샤 소니 컴퓨터 엔터테인먼트 광대역 네트워크용 컴퓨터 구조를 위한 메모리 보호시스템 및 방법
KR20040022439A (ko) * 2001-06-29 2004-03-12 시큐어 시스템스 리미티드 컴퓨터용 보안 시스템 및 그 방법
KR20040101364A (ko) * 2002-04-18 2004-12-02 인터내셔널 비지네스 머신즈 코포레이션 데이터 액세스 방법, 데이터 액세스 시스템 및 컴퓨터 판독 가능 기록 매체
KR20040081316A (ko) * 2003-03-10 2004-09-21 삼성전자주식회사 전자 장치를 프로그램 하는 방법, 회로, 및 데이터구조와, 그 전자 장치의 동작 제어 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015008112A1 (en) * 2013-07-18 2015-01-22 Freescale Semiconductor, Inc. System on chip and method therefor
US9628093B2 (en) 2013-07-18 2017-04-18 Nxp Usa, Inc. Charge pump circuit, phase locked loop apparatus, integrated circuit, and method of manufacture of a charge pump
US9781120B2 (en) 2013-07-18 2017-10-03 Nxp Usa, Inc. System on chip and method therefor

Also Published As

Publication number Publication date
KR20070045807A (ko) 2007-05-02
US7512761B2 (en) 2009-03-31
US20070101081A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
US10089470B2 (en) Event-based apparatus and method for securing BIOS in a trusted computing system during execution
US9183394B2 (en) Secure BIOS tamper protection mechanism
US7340614B2 (en) Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
EP2874091B1 (en) Partition-based apparatus and method for securing bios in a trusted computing system during execution
US9507942B2 (en) Secure BIOS mechanism in a trusted computing system
US9367689B2 (en) Apparatus and method for securing BIOS in a trusted computing system
KR100866951B1 (ko) 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법
US10049217B2 (en) Event-based apparatus and method for securing bios in a trusted computing system during execution
US9779242B2 (en) Programmable secure bios mechanism in a trusted computing system
US9798880B2 (en) Fuse-enabled secure bios mechanism with override feature
US20090327750A1 (en) Security system for code dump protection and method thereof
US9779243B2 (en) Fuse-enabled secure BIOS mechanism in a trusted computing system
US10055588B2 (en) Event-based apparatus and method for securing BIOS in a trusted computing system during execution
EP3316168B1 (en) Fuse-enabled secure bios mechanism in a trusted computing system
US9767288B2 (en) JTAG-based secure BIOS mechanism in a trusted computing system
EP3316167B1 (en) Programmable secure bios mechanism in a trusted computing system
US10095868B2 (en) Event-based apparatus and method for securing bios in a trusted computing system during execution
EP3316169B1 (en) Jtag-based secure bios mechanism in a trusted computing system
EP3316170B1 (en) Fuse-enabled secure bios mechanism with override feature

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee