JPS6355655A - 入出力インタフエ−ス拡張方式 - Google Patents
入出力インタフエ−ス拡張方式Info
- Publication number
- JPS6355655A JPS6355655A JP20038486A JP20038486A JPS6355655A JP S6355655 A JPS6355655 A JP S6355655A JP 20038486 A JP20038486 A JP 20038486A JP 20038486 A JP20038486 A JP 20038486A JP S6355655 A JPS6355655 A JP S6355655A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- output
- information processing
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 101150010202 G9R gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は入出力（以下Ｉ１０とする）インタフェース拡
張方式に関し、１１に情報処理装置に接続されるＩ １
０１器のインタフェースの数と種類とを拡張するための
ｆ１０インタフェース拡張方式従来、パーソナルコンピ
ュータ等の情報処理装置と１１０機器との接続は、接続
する１１０機器によりインタフェースの仕様が異なるた
め、ｌ１０Ｉａ器ごとにインタフェース制御回路と接続
用コネクタとを用意する必要があっＩ；。そのため、多
数の１１０機器を接続する必要のある情報処理装置にお
いては、インタフェースａ、＋Ｉ ０［１回路と接続用
コネクタとの数が非常に多くなり、コネクタの装置筺体
への配置方法に苦虞しなければならなかった。特に、近
年は装置筺体の小型化が進み事態は深刻化している。
張方式に関し、１１に情報処理装置に接続されるＩ １
０１器のインタフェースの数と種類とを拡張するための
ｆ１０インタフェース拡張方式従来、パーソナルコンピ
ュータ等の情報処理装置と１１０機器との接続は、接続
する１１０機器によりインタフェースの仕様が異なるた
め、ｌ１０Ｉａ器ごとにインタフェース制御回路と接続
用コネクタとを用意する必要があっＩ；。そのため、多
数の１１０機器を接続する必要のある情報処理装置にお
いては、インタフェースａ、＋Ｉ ０［１回路と接続用
コネクタとの数が非常に多くなり、コネクタの装置筺体
への配置方法に苦虞しなければならなかった。特に、近
年は装置筺体の小型化が進み事態は深刻化している。
第３図は従来技術により、２種類のｌ１０１器を制御す
る場合のシステム構成図で、情報処理装置２０のマイク
ロコンピュータ１により制御されるシステムバスａに、
Ｉ１０制御回路４、およびＩ１０制御回路１２を接続す
ると共に、情報処理装置２０の筐体に各々のＩ１０接続
用コネクタ８゜１７を用意してｉ１０機器１６およびＩ
／’０１ｉ器１３が入出力バスｑ、ｈにより接続されて
いる。
る場合のシステム構成図で、情報処理装置２０のマイク
ロコンピュータ１により制御されるシステムバスａに、
Ｉ１０制御回路４、およびＩ１０制御回路１２を接続す
ると共に、情報処理装置２０の筐体に各々のＩ１０接続
用コネクタ８゜１７を用意してｉ１０機器１６およびＩ
／’０１ｉ器１３が入出力バスｑ、ｈにより接続されて
いる。
Ｉ１０制御回路４，１２には夫々アドレスデコーダ２．
１１が接続されている。
１１が接続されている。
このような従来のＩ１０インタフェース拡張方式では、
情報処理装置２０に将来拡張するＩ１０機器１３．１６
のインタフェースを予め装置に内蔵しておくか、実装位
置を確保しておかなければならないという欠点がある。
情報処理装置２０に将来拡張するＩ１０機器１３．１６
のインタフェースを予め装置に内蔵しておくか、実装位
置を確保しておかなければならないという欠点がある。
また、予め用意しておいたＩ ／ Ｏ制御回路４．１２
とＩ１０接続用コネクタ８．１７とに接続できるＩ ／
ＯＲ器１３゜１６以外の１１０機器を接続することは
物理的に不可能となるという欠点がある。
とＩ１０接続用コネクタ８．１７とに接続できるＩ ／
ＯＲ器１３゜１６以外の１１０機器を接続することは
物理的に不可能となるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、情報処理装置に設けられたＩ１０接続用
コネクタを増加させることなく、１１０機器の種類と数
量との拡張に適応できるＩ１０インタフェース拡張方式
の提供を目的とする。
されたもので、情報処理装置に設けられたＩ１０接続用
コネクタを増加させることなく、１１０機器の種類と数
量との拡張に適応できるＩ１０インタフェース拡張方式
の提供を目的とする。
免肚立旦羞
本発明によるＩ１０インタフェース拡張方式は、情報処
理装置と接続されるべき入出力装置に対応して前記情報
処理装置の外部に設けられた入出力制御回路と、前記入
出力制御回路を共通に接続した入出力バスとを設け、前
記入出力バスを前記情報処理装置の内部のシステムバス
に直接接続するようにしたことを特徴とする。
理装置と接続されるべき入出力装置に対応して前記情報
処理装置の外部に設けられた入出力制御回路と、前記入
出力制御回路を共通に接続した入出力バスとを設け、前
記入出力バスを前記情報処理装置の内部のシステムバス
に直接接続するようにしたことを特徴とする。
１亙１
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すシステム構成図である
。図において、情報処理装置９は、マイクロコンピュー
タ１と、アドレスデコーダ２と、Ｉ１０バス切替回路３
と、Ｉ１０制御回路４と、バスゲート５と、アンドゲー
ト６と、ゲート７と、１ 、、／ Ｏ接続用コネクタ８
とにより構成されている。
。図において、情報処理装置９は、マイクロコンピュー
タ１と、アドレスデコーダ２と、Ｉ１０バス切替回路３
と、Ｉ１０制御回路４と、バスゲート５と、アンドゲー
ト６と、ゲート７と、１ 、、／ Ｏ接続用コネクタ８
とにより構成されている。
拡張Ｉ１０ボックス１０はアドレスデコーダ１１と、Ｉ
１０制御回路１２．１４と、Ｉ１０接続用コネクタ１５
．１７とにより構成されている。本発明の一実施例は情
報処理装置９と拡張Ｉ１０ボックス１０とＩ１０機器１
３．１６とが夫々Ｉ１０バスｇ、ｈ、ｉにより接続され
て構成されている。
１０制御回路１２．１４と、Ｉ１０接続用コネクタ１５
．１７とにより構成されている。本発明の一実施例は情
報処理装置９と拡張Ｉ１０ボックス１０とＩ１０機器１
３．１６とが夫々Ｉ１０バスｇ、ｈ、ｉにより接続され
て構成されている。
ｌ１０Ｒ器１３．１６は夫々インタフェースが異なるも
ので、拡張Ｉ１０ボックス１０のＩ１０制御回路１２．
１４と夫々Ｉ１０バスｈ、ｉでＩ１０接続用コネクタ１
５．１７を介して接続され、Ｉ１０バスｑにはＩ１０制
御２１１回路１２．１４が共通して接続されている。
ので、拡張Ｉ１０ボックス１０のＩ１０制御回路１２．
１４と夫々Ｉ１０バスｈ、ｉでＩ１０接続用コネクタ１
５．１７を介して接続され、Ｉ１０バスｑにはＩ１０制
御２１１回路１２．１４が共通して接続されている。
情報処理装置９のマイクロコンピュータ１は、Ｉ１０バ
ス切替回路３に対しバスゲート５およびゲート７の出力
許可命令を発行する。この出力許可命令の入力によりＩ
１０バス切替回路３は出力許可信号ｆをインアクティブ
とし、出力許可信号Ｃをアクティブとする。これにより
、マイクロコンピュータ１からの制御命令を検出するア
ドレスデコーダ２の出力であるアドレスデコード信号。
ス切替回路３に対しバスゲート５およびゲート７の出力
許可命令を発行する。この出力許可命令の入力によりＩ
１０バス切替回路３は出力許可信号ｆをインアクティブ
とし、出力許可信号Ｃをアクティブとする。これにより
、マイクロコンピュータ１からの制御命令を検出するア
ドレスデコーダ２の出力であるアドレスデコード信号。
はアンドゲート６で出力許可信号ｆとの論理積がとられ
るので、Ｉ１０制御回路４に出力されなくなる。このた
め、Ｉ１０制御回路４はＩ１０バス９に影響を与えなく
なる。
るので、Ｉ１０制御回路４に出力されなくなる。このた
め、Ｉ１０制御回路４はＩ１０バス９に影響を与えなく
なる。
一方、出力許可信号Ｃがアクティブとなるためバスゲー
ト５およびゲート７の出力が有効となり、情報処理装置
９のシステムバスａとアドレスデコーダ２の出力である
アドレスデコード信号すとが１１０接続用コネクタ８を
介してＩ／’○バスｑと接続される。拡張Ｉ１０ボック
ス１０のＩ １０ ｎ’＋＋制御回路１２．１４は、通
常（７）Ｉ１０制御ＬＳ ＩＴ−構成されており、特に
Ｉ ／ Ｏａｉ制御回路１４は情報処理装置９のＩ１０
制御回路４と同一の回路であり、Ｉ１０接続用コネクタ
１５はＩ１０接続用コネクタ８と同一である。
ト５およびゲート７の出力が有効となり、情報処理装置
９のシステムバスａとアドレスデコーダ２の出力である
アドレスデコード信号すとが１１０接続用コネクタ８を
介してＩ／’○バスｑと接続される。拡張Ｉ１０ボック
ス１０のＩ １０ ｎ’＋＋制御回路１２．１４は、通
常（７）Ｉ１０制御ＬＳ ＩＴ−構成されており、特に
Ｉ ／ Ｏａｉ制御回路１４は情報処理装置９のＩ１０
制御回路４と同一の回路であり、Ｉ１０接続用コネクタ
１５はＩ１０接続用コネクタ８と同一である。
Ｉ１０バスＱは、バスゲート５によりマイクロコンピュ
ータ１のシステムバスａと接続されて同−のインタフェ
ースとなるため、Ｉ１０制御回路１２に対するマイクロ
コンピュータ１がらの制御命令は、−拡張Ｉ１０ボック
ス１０内でアドレスデコーダ１１により選択され、Ｉ１
０制御回路１２が制御命令を実行し、Ｉ１０バスｈを介
してＩ１０機器１３を制御する。
ータ１のシステムバスａと接続されて同−のインタフェ
ースとなるため、Ｉ１０制御回路１２に対するマイクロ
コンピュータ１がらの制御命令は、−拡張Ｉ１０ボック
ス１０内でアドレスデコーダ１１により選択され、Ｉ１
０制御回路１２が制御命令を実行し、Ｉ１０バスｈを介
してＩ１０機器１３を制御する。
また、Ｉ１０制御回路１４に与えられるアドレスデコー
ド信号ｄは、情報処理装置９内部にあるアドレスデコー
ダ２の出力するアドレスデコード信号すと同一であるた
め、マイクロコンピュータ１の出力するＩ１０制御回路
４に対する制御命令は、Ｉ１０拡張ボックス１０のＩ
／ ＯＬｌｌ ｔ１１回路１４で実行され、結果的に目
的のｌ１０ｎ器１６が制御されることになる。
ド信号ｄは、情報処理装置９内部にあるアドレスデコー
ダ２の出力するアドレスデコード信号すと同一であるた
め、マイクロコンピュータ１の出力するＩ１０制御回路
４に対する制御命令は、Ｉ１０拡張ボックス１０のＩ
／ ＯＬｌｌ ｔ１１回路１４で実行され、結果的に目
的のｌ１０ｎ器１６が制御されることになる。
第２図は本発明の一実施例によるＩ１０インタフェース
方式でＩ １０ｉｌ器１３．１６を拡張しない場合のシ
ステム構成図である。図において、情報処理装置９の構
成は第１図と同様の構成をとる。
方式でＩ １０ｉｌ器１３．１６を拡張しない場合のシ
ステム構成図である。図において、情報処理装置９の構
成は第１図と同様の構成をとる。
情報処理装置９はｌ１０ａ器１６のみを接続するため、
マイクロコンピュータ１はＩ１０制御回路４の出力許可
命令をＩ１０バス切替回路３に対して発行し、出力許可
信号ｆをアクティブとし出力許可信ｆ″ｉＣをインアク
ティブとする。これにＪ：リバスゲート５およびゲー１
−７は出力レベルがハイインピーダンスとなりＩ１０バ
スｑにｌｌ’ｆｆを与えなくなる。
マイクロコンピュータ１はＩ１０制御回路４の出力許可
命令をＩ１０バス切替回路３に対して発行し、出力許可
信号ｆをアクティブとし出力許可信ｆ″ｉＣをインアク
ティブとする。これにＪ：リバスゲート５およびゲー１
−７は出力レベルがハイインピーダンスとなりＩ１０バ
スｑにｌｌ’ｆｆを与えなくなる。
一方、アドレスデコーダ２のアドレスデコード信号すと
出力許可信号ｆとはアンドゲート６で論理積が取られ、
Ｉ１０制御回路４にチップセレクト信号ｅとして入力さ
れる。これによりＩ ／ Ｏｆｌｉｌ＋御回路４の出力
信号がＩ１０接続用コネクタ８を介してＩ１０バスＱに
出力され、ｌ１０Ｉ［１６がマイクロコンピュータ１に
より制御される。
出力許可信号ｆとはアンドゲート６で論理積が取られ、
Ｉ１０制御回路４にチップセレクト信号ｅとして入力さ
れる。これによりＩ ／ Ｏｆｌｉｌ＋御回路４の出力
信号がＩ１０接続用コネクタ８を介してＩ１０バスＱに
出力され、ｌ１０Ｉ［１６がマイクロコンピュータ１に
より制御される。
このように、Ｉ ／ ＯＩｊｌ器１３を拡張しない場合
は装置に内臓された１、１０制御回路４により直接Ｉ１
０バスｑに接続された１台の１１０１器１６を制御する
。Ｉ １０ｉｌ器の数と種類を拡張する場合は、Ｉ１０
バス切替回路３により装置に内臓するＩ１０制御回路４
のチップセレクト信号ｅを禁止し、バスゲート５の出力
を許可してＩ１０バスｑをシステムバスａに接続し、同
時にそのＩ１０バスｑを制御していたＩ ／ Ｏａｉ（
１１回路４のアドレスデコード信号すをゲート７を介し
てＩ１０バスｑに出力する。
は装置に内臓された１、１０制御回路４により直接Ｉ１
０バスｑに接続された１台の１１０１器１６を制御する
。Ｉ １０ｉｌ器の数と種類を拡張する場合は、Ｉ１０
バス切替回路３により装置に内臓するＩ１０制御回路４
のチップセレクト信号ｅを禁止し、バスゲート５の出力
を許可してＩ１０バスｑをシステムバスａに接続し、同
時にそのＩ１０バスｑを制御していたＩ ／ Ｏａｉ（
１１回路４のアドレスデコード信号すをゲート７を介し
てＩ１０バスｑに出力する。
これにより、情報処理装置９のマイクロコンピュータ１
が、Ｉ１０バスｑに拡張した複数のＩ１０制御回路１２
．１４を制御することができ、さらに、このＩ１０バス
９に使用したＩ１０制御回路１２．１４の機能を制御プ
ロ１グラムを変更せずに拡張したＩ１０バスｈ、ｉ側で
実現することができる。
が、Ｉ１０バスｑに拡張した複数のＩ１０制御回路１２
．１４を制御することができ、さらに、このＩ１０バス
９に使用したＩ１０制御回路１２．１４の機能を制御プ
ロ１グラムを変更せずに拡張したＩ１０バスｈ、ｉ側で
実現することができる。
すなわち、情報処理装置９のＩ１０接続用コネクタ８を
増加せずに、Ｉ／１ｊｌ１１３．１６の種類と数量の拡
張に柔軟に適応でき、また、拡張用に使用したＩ１０バ
スｈ、ｉについても既存の制御プログラムに影響を与え
ずに残すことがでさる効果を有する。
増加せずに、Ｉ／１ｊｌ１１３．１６の種類と数量の拡
張に柔軟に適応でき、また、拡張用に使用したＩ１０バ
スｈ、ｉについても既存の制御プログラムに影響を与え
ずに残すことがでさる効果を有する。
発明の詳細
な説明したように本発明によれば、情報処理装置の外部
にＩ１０様器に対応して設けられた［／ Ｏｆｒｉｌ制
御回路を共通して接続したｒ／○バスを情報処理装置内
部のシステムバスと直接接続するようにすることによっ
て、情報処理装置に設けられたＩ１０接続用コネククを
増加させることなく、Ｉ１０別器の種類と数量との拡張
に適応できるという効果がある。
にＩ１０様器に対応して設けられた［／ Ｏｆｒｉｌ制
御回路を共通して接続したｒ／○バスを情報処理装置内
部のシステムバスと直接接続するようにすることによっ
て、情報処理装置に設けられたＩ１０接続用コネククを
増加させることなく、Ｉ１０別器の種類と数量との拡張
に適応できるという効果がある。
第１図は本発明の一実施例を示すシステム構成図、第２
図はｌ１０ｉ器を拡張しない場合のシステム構成図、第
３図は従来例のシステム構成図である。 主要部分の符号の説明 ２．１１・・・・・・アドレスデコーダ３・・・・・・
Ｉ ／ Ｏバス切替回路４．１２．１４・・・・・・［
１０制御回路５・・・・・・バスゲート ６・・・・・・アンドゲート ７・・・・・・ゲート ８．１５．１７・・・・・・Ｉ１０接続用コネクク１３
．１６・・・・・・Ｉ 、、’ ０機器ａ・・・・・・
システムバス
図はｌ１０ｉ器を拡張しない場合のシステム構成図、第
３図は従来例のシステム構成図である。 主要部分の符号の説明 ２．１１・・・・・・アドレスデコーダ３・・・・・・
Ｉ ／ Ｏバス切替回路４．１２．１４・・・・・・［
１０制御回路５・・・・・・バスゲート ６・・・・・・アンドゲート ７・・・・・・ゲート ８．１５．１７・・・・・・Ｉ１０接続用コネクク１３
．１６・・・・・・Ｉ 、、’ ０機器ａ・・・・・・
システムバス
Claims (2)
- （１）情報処理装置と接続されるべき入出力装置に対応
して前記情報処理装置の外部に設けられた入出力制御回
路と、前記入出力制御回路を共通に接続した入出力バス
とを設け、前記入出力バスを前記情報処理装置の内部の
システムバスに直接接続するようにしたことを特徴とす
る入出力インタフェース拡張方式。 - （２）前記情報処理装置への前記入出力装置の接続が、
前記入出力装置が一つの場合は前記入出力バスと前記情
報処理装置の内部に設けられている入出力制御回路とを
接続することにより行われ、前記入出力装置が複数の場
合は前記入出力バスと前記情報処理装置の内部の前記シ
ステムバスとを直接接続することにより行われるように
したことを特徴とする特許請求の範囲第１項の入出力イ
ンタフェース拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20038486A JPS6355655A (ja) | 1986-08-27 | 1986-08-27 | 入出力インタフエ−ス拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20038486A JPS6355655A (ja) | 1986-08-27 | 1986-08-27 | 入出力インタフエ−ス拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355655A true JPS6355655A (ja) | 1988-03-10 |
Family
ID=16423422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20038486A Pending JPS6355655A (ja) | 1986-08-27 | 1986-08-27 | 入出力インタフエ−ス拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793249A (ja) * | 1992-08-28 | 1995-04-07 | Kyoto Micro Computer Kk | 拡張バスを有するｃｐｕボードおよびイン・サーキット・エミュレータ |
| US6411503B1 (en) | 1996-10-11 | 2002-06-25 | Fujitsu Limited | Portable type information apparatus |
| US6560100B1 (en) | 1996-10-24 | 2003-05-06 | Fujitsu Limited | Portable computer equipped with add-on battery |
-
1986
- 1986-08-27 JP JP20038486A patent/JPS6355655A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793249A (ja) * | 1992-08-28 | 1995-04-07 | Kyoto Micro Computer Kk | 拡張バスを有するｃｐｕボードおよびイン・サーキット・エミュレータ |
| US6411503B1 (en) | 1996-10-11 | 2002-06-25 | Fujitsu Limited | Portable type information apparatus |
| US6724615B2 (en) | 1996-10-11 | 2004-04-20 | Fujitsu Limited | Portable-type information apparatus |
| US6804113B2 (en) | 1996-10-11 | 2004-10-12 | Fujitsu Limited | Portable-type information apparatus |
| US6948966B2 (en) | 1996-10-11 | 2005-09-27 | Fujitsu Limited | Portable-type information apparatus |
| US6560100B1 (en) | 1996-10-24 | 2003-05-06 | Fujitsu Limited | Portable computer equipped with add-on battery |
| US6563702B1 (en) | 1996-10-24 | 2003-05-13 | Fujitsu Limited | Portable computer equipped with add-on battery |
| US6674637B2 (en) | 1996-10-24 | 2004-01-06 | Fujitsu Limited | Portable computer equipped with add-on battery |
| US6956734B2 (en) | 1996-10-24 | 2005-10-18 | Fujitsu Limited | Portable computer equipped with add-on battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| EP1358564B1 (en) | System having i2c self bus switching devices | |
| JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
| JPH11175208A (ja) | 装置をより高電圧の装置から電気的に分離するシステム及び方法 | |
| JPS638960A (ja) | 情報処理装置 | |
| JP2761326B2 (ja) | マルチプロセッサ型ワンチップマイクロコンピュータ | |
| US7467252B2 (en) | Configurable I/O bus architecture | |
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| JPH0337073Y2 (ja) | ||
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト | |
| JPH09237242A (ja) | ポート拡張方式及びポート拡張方法 | |
| JP2664777B2 (ja) | 機能拡張方式 | |
| JPH0157376B2 (ja) | ||
| KR100206679B1 (ko) | 에뮬레이션용 정보처리장치 | |
| JPH02157956A (ja) | 入出力パラレルポート切換装置 | |
| JPH0465781A (ja) | 入出力ポート制御回路 | |
| JPS63188241A (ja) | 集積回路装置 | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JPS62239259A (ja) | マイクロコンピユ−タ | |
| JPH0340164A (ja) | 応答信号制御回路 | |
| JPH07200114A (ja) | バス回路装置 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPS6227850A (ja) | 端末制御方法 | |
| JPH03290750A (ja) | Ｄｍａ転送方法 |