JPS638960A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS638960A JPS638960A JP15346486A JP15346486A JPS638960A JP S638960 A JPS638960 A JP S638960A JP 15346486 A JP15346486 A JP 15346486A JP 15346486 A JP15346486 A JP 15346486A JP S638960 A JPS638960 A JP S638960A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- output
- control circuit
- input
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータで制御されるパーソナ
ルコンピュータなどの情報処理装置に接続する入出力機
器(以下、110機器という。)のインタフェイスの数
と種類を拡張する手段に関する。
ルコンピュータなどの情報処理装置に接続する入出力機
器(以下、110機器という。)のインタフェイスの数
と種類を拡張する手段に関する。
本発明は、入出力機器を増設する情報処理装置において
、 入出力機器が1台のときに用いた入出力制御装置に代わ
り所望の数・種類の入出力制御装置が接続された入出力
バスをシステムバスに切替接続することにより、 情報処理装置のコネクタを増加せずに入出力機器の増設
に対応できるようにしたものである。
、 入出力機器が1台のときに用いた入出力制御装置に代わ
り所望の数・種類の入出力制御装置が接続された入出力
バスをシステムバスに切替接続することにより、 情報処理装置のコネクタを増加せずに入出力機器の増設
に対応できるようにしたものである。
従来、パーソナルコンピュータなどの情報処理装置と1
10機器との接続は接続する110機器によりインタフ
ェイス仕様が異なるので、I10機器ごとに入出力制御
回路(以下、I10制御回路という。)と接続用コネク
タを用意する必要があった。このために、多数の110
機器を接続する必要のある情報処理装置では、I10制
御回路と接続用コネクタの数が非常に多くなり、コネク
タの装置筐体への配置方法に苦慮しなければならな−か
った。特に、近年は装置筐体の小型化が進み事態は深刻
化している。
10機器との接続は接続する110機器によりインタフ
ェイス仕様が異なるので、I10機器ごとに入出力制御
回路(以下、I10制御回路という。)と接続用コネク
タを用意する必要があった。このために、多数の110
機器を接続する必要のある情報処理装置では、I10制
御回路と接続用コネクタの数が非常に多くなり、コネク
タの装置筐体への配置方法に苦慮しなければならな−か
った。特に、近年は装置筐体の小型化が進み事態は深刻
化している。
第4図はI10機器16を1台のみ接続する場合のシス
テム構成である。
テム構成である。
第3図は従来技術により第4図の機器構成に二種類の!
10機器12および15を追加した場合のシステム構成
図で、情報処理装置7のマイクロコンピュータ1により
制御されるシステムバスaに■10制御回路10および
I10制御回路14を拡張すると共に、情報処理装置7
の筐体に各々のI10コネクタ8を用意しI10機器1
2およびI10機器15を接続している。
10機器12および15を追加した場合のシステム構成
図で、情報処理装置7のマイクロコンピュータ1により
制御されるシステムバスaに■10制御回路10および
I10制御回路14を拡張すると共に、情報処理装置7
の筐体に各々のI10コネクタ8を用意しI10機器1
2およびI10機器15を接続している。
このような従来技術によるI10インタフェイスの拡張
方式では、情報処理装置に将来拡張する110機器のイ
ンクフヱイスをあらかじめ内蔵しておくか実装位置を確
保しておかなければならず、また、あらかじめ用意して
おいた機器以外のIloを接続することは物理的に不可
能になる欠点があった。
方式では、情報処理装置に将来拡張する110機器のイ
ンクフヱイスをあらかじめ内蔵しておくか実装位置を確
保しておかなければならず、また、あらかじめ用意して
おいた機器以外のIloを接続することは物理的に不可
能になる欠点があった。
本発明はこのような欠点を除去するもので、将来拡張が
経済的に実行できる情報処理装置を提供することを目的
とする。
経済的に実行できる情報処理装置を提供することを目的
とする。
本発明は、システムバス(a)と、このシステムバスに
接続された入出力機器制御回路(4)と、入出力バスと
この入出力機器制御回路とを着脱自在に接続するコネク
タ(8)とを備えた情報処理装置において、上記入出力
機器制御回路からの上記入出力バスへの出力を禁止し、
かつ上記シテスムバスと上記入出力バスとの径路を形成
する切替制御手段(3,5)を備えたことを特徴とする
。
接続された入出力機器制御回路(4)と、入出力バスと
この入出力機器制御回路とを着脱自在に接続するコネク
タ(8)とを備えた情報処理装置において、上記入出力
機器制御回路からの上記入出力バスへの出力を禁止し、
かつ上記シテスムバスと上記入出力バスとの径路を形成
する切替制御手段(3,5)を備えたことを特徴とする
。
入出力機器が1台のときはこれをコネクタを介して内蔵
の入出力機器制御回路に接続し、拡張時は所定の入出力
機器制御回路が接続された入出力バスをこのコネクタに
接続の上、切替手段によりさらにシステムバスと接続し
、一方、内蔵の入出力機器制御回路の入出力バスに対す
る影響を禁止する。すなわち、将来拡張用の入出力機器
制御回路またはその実装空間をあらかじめ設ける必要が
ない。
の入出力機器制御回路に接続し、拡張時は所定の入出力
機器制御回路が接続された入出力バスをこのコネクタに
接続の上、切替手段によりさらにシステムバスと接続し
、一方、内蔵の入出力機器制御回路の入出力バスに対す
る影響を禁止する。すなわち、将来拡張用の入出力機器
制御回路またはその実装空間をあらかじめ設ける必要が
ない。
以下、本発明について図面を参照して説明する。
第1図および第2図は本発明の一実施例のシステム構成
図である。
図である。
第2図で、情報処理装置7はI10機器16を接続する
ためにI10制御回路4に対する動作許可命令をI10
バス切替制御装置3に発行し、動作局信号すをアクティ
ブとし出力許可信号Cをインアクティブとする。これに
よりバスゲート5は出力レベルをハイインピーダンスと
し、I10バスdに影響を与えなくなる。一方、アドレ
スデコーダ2の出力信号と動作許可信号すはアンドゲー
ト6で論理積が取られ、I/○制御回路4のチップセレ
クト信号に出力される。ここで、動作許可信号すはアク
ティブとなっているので、チップセレクト信号すがI1
0制御回路4に出力される。これによりI10制御回路
4を介して110機器がマイクロコンピュータ1により
制御される。いま、I10コネクタ8を介してI10機
器12と110機器15を接続する場合は第1図の機器
構成となる。
ためにI10制御回路4に対する動作許可命令をI10
バス切替制御装置3に発行し、動作局信号すをアクティ
ブとし出力許可信号Cをインアクティブとする。これに
よりバスゲート5は出力レベルをハイインピーダンスと
し、I10バスdに影響を与えなくなる。一方、アドレ
スデコーダ2の出力信号と動作許可信号すはアンドゲー
ト6で論理積が取られ、I/○制御回路4のチップセレ
クト信号に出力される。ここで、動作許可信号すはアク
ティブとなっているので、チップセレクト信号すがI1
0制御回路4に出力される。これによりI10制御回路
4を介して110機器がマイクロコンピュータ1により
制御される。いま、I10コネクタ8を介してI10機
器12と110機器15を接続する場合は第1図の機器
構成となる。
拡張I10ボックス9は、2個の接続用コネクタおよび
I10制御回路10および14を納めている。
I10制御回路10および14を納めている。
I10バスdには、拡張I10機器ボックス9内部でI
10制御回路10とI10機器制御回路14が接続され
ている。情報処理装置7のマイクロコンピュータ1はI
10バスdに2台のI10機器12および15を接続す
るためにI10バス切替制御装置3に対しバスゲート5
の出力許可命令を発行する。この出力許可命令を受けI
10バス切替制御装置3は動作許可信号すをインアクテ
ィブとし出力許可信号Cをアクティブとする。動作許可
信号すがインアクティブになり、マイクロコンビュ−タ
1からの制御命令を検出するアドレスデコーダ2の出力
がI10制御回路4に出力されなくなるので、I10制
御回路4はI10バスdに影響を与えなくなる。一方、
出力許可信号Cがアクティブになってバスゲート5の出
力が有効になり、情報処理装置7のシステムバスaがI
10バスdに接続される。I10制御回路10およびI
10制御回路14は通常のI10制御LSIで構成され
ており、I10パスインタフェイスはマイクロコンピュ
ータ1のシステムバスaと同一のインタフェイス仕様に
なっている。I10制御回路12およびI10制御回路
15に対するマイクロコンピュータ1からの制御命令は
各々アドレスデコーダ11および13により選択される
。I10制御回路10および14の各々は、マイクロコ
ンピュータ1からの制御命令を実行し、I10バスeお
よびI10バスfを介してI10機器12およびI10
機器15のそれぞれを制御する。
10制御回路10とI10機器制御回路14が接続され
ている。情報処理装置7のマイクロコンピュータ1はI
10バスdに2台のI10機器12および15を接続す
るためにI10バス切替制御装置3に対しバスゲート5
の出力許可命令を発行する。この出力許可命令を受けI
10バス切替制御装置3は動作許可信号すをインアクテ
ィブとし出力許可信号Cをアクティブとする。動作許可
信号すがインアクティブになり、マイクロコンビュ−タ
1からの制御命令を検出するアドレスデコーダ2の出力
がI10制御回路4に出力されなくなるので、I10制
御回路4はI10バスdに影響を与えなくなる。一方、
出力許可信号Cがアクティブになってバスゲート5の出
力が有効になり、情報処理装置7のシステムバスaがI
10バスdに接続される。I10制御回路10およびI
10制御回路14は通常のI10制御LSIで構成され
ており、I10パスインタフェイスはマイクロコンピュ
ータ1のシステムバスaと同一のインタフェイス仕様に
なっている。I10制御回路12およびI10制御回路
15に対するマイクロコンピュータ1からの制御命令は
各々アドレスデコーダ11および13により選択される
。I10制御回路10および14の各々は、マイクロコ
ンピュータ1からの制御命令を実行し、I10バスeお
よびI10バスfを介してI10機器12およびI10
機器15のそれぞれを制御する。
以上説明したように、r 104器を拡張しない場合は
、装置に内蔵されたI10機器インタフェイス制御回路
によりI10バスに接続された1台の110機器を制御
し、110機器の数と種類を拡張する場合は、I10バ
ス切替回路により■10制御回路のチップセレクト信号
を禁止すると共に、バスゲートの出力を許可してI10
バスをシステムバスに接続する。これにより、情報処理
装置のマイクロコンピュータがI10バスに直接接続し
た複数のI10制御回路を制御することができる。
、装置に内蔵されたI10機器インタフェイス制御回路
によりI10バスに接続された1台の110機器を制御
し、110機器の数と種類を拡張する場合は、I10バ
ス切替回路により■10制御回路のチップセレクト信号
を禁止すると共に、バスゲートの出力を許可してI10
バスをシステムバスに接続する。これにより、情報処理
装置のマイクロコンピュータがI10バスに直接接続し
た複数のI10制御回路を制御することができる。
また、拡張するI10制御回路と情報処理装置とのイン
タフェイスはマイクロコンピュータのシテスムバスと同
等であるので、拡張するI10制御回路側でデコードす
るアドレスを追加することができ、上述したシステム構
成以外にI10インタフェイスの種類および数量を自由
に拡張することができる。
タフェイスはマイクロコンピュータのシテスムバスと同
等であるので、拡張するI10制御回路側でデコードす
るアドレスを追加することができ、上述したシステム構
成以外にI10インタフェイスの種類および数量を自由
に拡張することができる。
本発明は以上説明したように、情報処理装置の110接
続用コネクタを増加せずに1’10機器の種類と数量の
変更に柔軟に適応できる効果がある。
続用コネクタを増加せずに1’10機器の種類と数量の
変更に柔軟に適応できる効果がある。
また、拡張する110機器とのインタフェイス制御回路
は汎用的なI10制1LsIを使用できるので、既成の
110111mソフトウェアの流用を可能にする効果が
ある。
は汎用的なI10制1LsIを使用できるので、既成の
110111mソフトウェアの流用を可能にする効果が
ある。
第1図および第2図は本発明の一実施例のシステム構成
図。 第3図は従来例方式により110機器を拡張した場合の
システム構成図。 第4図は従来例方式により110機器を拡張しない場合
のシステム構成図。 1・・・マイクロコンピュータ、2.11.13・・・
アドレスデコーダ、3・・・I10バス切替制御回路、
4.10.14=・I 10fr11(卸回路、5・・
・バスゲート、6・・・アンドゲート、7・・・情報処
理装置、8・・・I10コネクタ、9・・・拡張I10
ボックス、12.15.16・・・110機器、a・・
・システムバス、b・・・動作許可信号、C・・・出力
許可信号、d、e、f・・弓10バス。
図。 第3図は従来例方式により110機器を拡張した場合の
システム構成図。 第4図は従来例方式により110機器を拡張しない場合
のシステム構成図。 1・・・マイクロコンピュータ、2.11.13・・・
アドレスデコーダ、3・・・I10バス切替制御回路、
4.10.14=・I 10fr11(卸回路、5・・
・バスゲート、6・・・アンドゲート、7・・・情報処
理装置、8・・・I10コネクタ、9・・・拡張I10
ボックス、12.15.16・・・110機器、a・・
・システムバス、b・・・動作許可信号、C・・・出力
許可信号、d、e、f・・弓10バス。
Claims (1)
- (1)システムバス(a)と、 このシステムバスに接続された入出力機器制御回路(4
)と、 入出力バスとこの入出力機器制御回路とを着脱自在に接
続するコネクタ(8)と を備えた情報処理装置において、 上記入出力機器制御回路からの上記入出力バスへの出力
を禁止し、かつ上記シテスムバスと上記入出力バスとの
径路を形成する切替制御手段(3、5) を備えたことを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15346486A JPS638960A (ja) | 1986-06-30 | 1986-06-30 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15346486A JPS638960A (ja) | 1986-06-30 | 1986-06-30 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS638960A true JPS638960A (ja) | 1988-01-14 |
Family
ID=15563135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15346486A Pending JPS638960A (ja) | 1986-06-30 | 1986-06-30 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS638960A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170377A (ja) * | 1988-10-26 | 1990-07-02 | Xerox Corp | インタフェース装置 |
US6411503B1 (en) | 1996-10-11 | 2002-06-25 | Fujitsu Limited | Portable type information apparatus |
US6560100B1 (en) | 1996-10-24 | 2003-05-06 | Fujitsu Limited | Portable computer equipped with add-on battery |
-
1986
- 1986-06-30 JP JP15346486A patent/JPS638960A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170377A (ja) * | 1988-10-26 | 1990-07-02 | Xerox Corp | インタフェース装置 |
US6411503B1 (en) | 1996-10-11 | 2002-06-25 | Fujitsu Limited | Portable type information apparatus |
US6724615B2 (en) | 1996-10-11 | 2004-04-20 | Fujitsu Limited | Portable-type information apparatus |
US6804113B2 (en) | 1996-10-11 | 2004-10-12 | Fujitsu Limited | Portable-type information apparatus |
US6948966B2 (en) | 1996-10-11 | 2005-09-27 | Fujitsu Limited | Portable-type information apparatus |
US6560100B1 (en) | 1996-10-24 | 2003-05-06 | Fujitsu Limited | Portable computer equipped with add-on battery |
US6563702B1 (en) | 1996-10-24 | 2003-05-13 | Fujitsu Limited | Portable computer equipped with add-on battery |
US6674637B2 (en) | 1996-10-24 | 2004-01-06 | Fujitsu Limited | Portable computer equipped with add-on battery |
US6956734B2 (en) | 1996-10-24 | 2005-10-18 | Fujitsu Limited | Portable computer equipped with add-on battery |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6067589A (en) | USB legacy support system | |
EP1358564B1 (en) | System having i2c self bus switching devices | |
KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
KR920010975B1 (ko) | 입출력 제어 시스템 및 그 방법 | |
KR19990073754A (ko) | 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 | |
JPS638960A (ja) | 情報処理装置 | |
JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
JPH0282377A (ja) | 半導体集積回路 | |
JP3296020B2 (ja) | 共有メモリの監視方法 | |
JPH09237242A (ja) | ポート拡張方式及びポート拡張方法 | |
JP2000020188A (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
JPH0337073Y2 (ja) | ||
JPH0157376B2 (ja) | ||
JPS6048567A (ja) | 共通バスへの機器結合方式 | |
JPH06259369A (ja) | 情報処理装置 | |
JPS6347842A (ja) | 増設入出力装置の割込み方式 | |
JPH0554142B2 (ja) | ||
JPH0338758A (ja) | オプションパッケージ | |
JP2000284859A (ja) | Pciバスを利用する接続装置及びこれを利用する情報表示装置 | |
JPH03171332A (ja) | 異常アクセス検出方式 | |
JPH0836554A (ja) | マルチプロセッサシステム | |
JPH03290750A (ja) | Dma転送方法 | |
JPH07244633A (ja) | インタフェース装置 | |
JPH03185547A (ja) | メモリ制御装置 |