JPS6048567A - 共通バスへの機器結合方式 - Google Patents
共通バスへの機器結合方式Info
- Publication number
- JPS6048567A JPS6048567A JP58154110A JP15411083A JPS6048567A JP S6048567 A JPS6048567 A JP S6048567A JP 58154110 A JP58154110 A JP 58154110A JP 15411083 A JP15411083 A JP 15411083A JP S6048567 A JPS6048567 A JP S6048567A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- input
- output
- cpu
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、計算機システム等の共通バス上に複数の入出
力機器を結合する方式に関する１、〔発明の技術的背景
とその問題点〕 最近、計算機やその応用分野ではシステムの大規模化が
進むと共に、システムの信頼性向上の要求が日増しに強
くなってきている。ところで、従来から、計算機の入出
力バス等の共通バス上に結合されている複数の入出力機
器の中の１つの入出力機器インタフェースが故障すると
、故障モードによっては前記共通バスに接続されている
他の全ての入出力機器が使用できなくなる欠点があった
。
力機器を結合する方式に関する１、〔発明の技術的背景
とその問題点〕 最近、計算機やその応用分野ではシステムの大規模化が
進むと共に、システムの信頼性向上の要求が日増しに強
くなってきている。ところで、従来から、計算機の入出
力バス等の共通バス上に結合されている複数の入出力機
器の中の１つの入出力機器インタフェースが故障すると
、故障モードによっては前記共通バスに接続されている
他の全ての入出力機器が使用できなくなる欠点があった
。
これは、入出力機器インタフェースを構成する共通バス
接続素子が故障して共通バスを論理“０“に引ばるため
である。このような事故が生じると、速やかに故障個所
を発見してシステムを復帰させなければならないが、共
通バス上の電子素子はワイヤードオアされているため故
障個所の発見にはかなりの時間がかかるという欠点があ
った。
接続素子が故障して共通バスを論理“０“に引ばるため
である。このような事故が生じると、速やかに故障個所
を発見してシステムを復帰させなければならないが、共
通バス上の電子素子はワイヤードオアされているため故
障個所の発見にはかなりの時間がかかるという欠点があ
った。
しかしながら、上記の欠点に対し、従来はあまり積極的
な対策はなされておらず、冒頭で述べた大規模システム
では、共通バス上に結合される入出力機器の数も多く、
信頼性向上の面から上記欠点は軽視し得ないものとなっ
ている。
な対策はなされておらず、冒頭で述べた大規模システム
では、共通バス上に結合される入出力機器の数も多く、
信頼性向上の面から上記欠点は軽視し得ないものとなっ
ている。
本発明の目的は、上記の欠点に鑑み、計算機システム等
の共通バス上につながる複数の機器の中の１つが故障し
ても他の機器は正常に共通バスを使用し得る共通バスへ
の機器結合方式を提供すること恍ある。
の共通バス上につながる複数の機器の中の１つが故障し
ても他の機器は正常に共通バスを使用し得る共通バスへ
の機器結合方式を提供すること恍ある。
本発明は、中央処理装置（ＣＰＵ）につながる共通バス
上に結合された複数の機器を有するシステムにおいて、
前記共通バスと前記機器との入出力インタフェース部に
Ｃ’ＰＵからの信号に基づき制御される共通バス接続手
段を設け、ＣＰＵがアクセス中の機器の故障を検知した
場合、Ｃ’ＰＵの信号によりこの機器内の共通バス接続
手段を非導通にしてこの機器を共通バスから電気的に切
離す方式を採用することにより、上記目的を達成するも
のである。
上に結合された複数の機器を有するシステムにおいて、
前記共通バスと前記機器との入出力インタフェース部に
Ｃ’ＰＵからの信号に基づき制御される共通バス接続手
段を設け、ＣＰＵがアクセス中の機器の故障を検知した
場合、Ｃ’ＰＵの信号によりこの機器内の共通バス接続
手段を非導通にしてこの機器を共通バスから電気的に切
離す方式を採用することにより、上記目的を達成するも
のである。
以下本発明の共通バスへの機器結合方式の一実施例を図
面に従って説明する。第１図は本発明の共通バスへの機
器結合方式を適用したシステムの一実施例を示す構成図
である。中央処理装置（ＣＰＵ）１につながる入出カバ
ー１．（以下共通バスと称す〕２に、複数の入出力機器
３が結合されている。
面に従って説明する。第１図は本発明の共通バスへの機
器結合方式を適用したシステムの一実施例を示す構成図
である。中央処理装置（ＣＰＵ）１につながる入出カバ
ー１．（以下共通バスと称す〕２に、複数の入出力機器
３が結合されている。
第２図は第１図で示した入出力機器３０本発明に係る部
分の詳細例を示した構成図である。入出力機器３の入出
力インタフェース部は共通バス２と機器３とを共通バス
接続素子２１を介して電気的に結合されており、この共
通バス接続素子２１を通してデータの送受がＣＰＵ１と
行なわれる。
分の詳細例を示した構成図である。入出力機器３の入出
力インタフェース部は共通バス２と機器３とを共通バス
接続素子２１を介して電気的に結合されており、この共
通バス接続素子２１を通してデータの送受がＣＰＵ１と
行なわれる。
ただし、第２図では送信素子しか示していない。
共通バス接続素子２１には、ＦＥＴ２２のドレイン、ソ
ースを介してＤＣｉ源Ｖｃｃが供給されている。又、共
通バス接続素子２１はＦＥＴ２３１７））”レイン、ソ
ースを介してＧＮＤ（アース）に接地されている。これ
らＦＥＴ２２．２３のゲートには機器デバイス選択回路
２４から出力される機器デバイス選択信号１００が入力
されている。機器デバイス選択回路２４にはＣＰＵＩか
ら出力されるアドレス信号２００が入力されている。な
お、これらＦＥＴ２２．２３は各ゲートに入力される機
器デバイス選択信号ｉｏｏにより入切される。
ースを介してＤＣｉ源Ｖｃｃが供給されている。又、共
通バス接続素子２１はＦＥＴ２３１７））”レイン、ソ
ースを介してＧＮＤ（アース）に接地されている。これ
らＦＥＴ２２．２３のゲートには機器デバイス選択回路
２４から出力される機器デバイス選択信号１００が入力
されている。機器デバイス選択回路２４にはＣＰＵＩか
ら出力されるアドレス信号２００が入力されている。な
お、これらＦＥＴ２２．２３は各ゲートに入力される機
器デバイス選択信号ｉｏｏにより入切される。
次に本実施例の動作について説明する。Ｃ１１’Ｕ１が
入出力機器３とアクセスする際に、各入出力機器３はＣ
ＰＵＩからアドレス信号２００を受げる。
入出力機器３とアクセスする際に、各入出力機器３はＣ
ＰＵＩからアドレス信号２００を受げる。
このアドレス信号は機器デバイス選択回路２４に入力さ
れ、ここでこのアドレス信号が当該入出力機器３に対す
るものであるかどうかを判断し、当該入出力機器３のも
のであった場合は、機器デバイス選択回路２４が機器デ
バイス選択信号ｔｏｏを出力してＦＥＴ２２．２３をオ
ンとする。このため、アクセス対象入出力機器３の共通
バス接続素子２１には電源Ｖｃｃが供給され、当該入出
力機器３は共通バス接続素子２１を通して共通バス２と
電気的に接続され、ＣＰＵＩが当該入出力機器３とアク
セスを開始する。他の入出力機器３は、機器デバイス選
択回路２４から機器デバイス選択信号Ｚｏｏが出力され
ずＦＥＴ２２．２３がオフ状態で共通バス接続素子２１
へ電源が供給されないため、共通バス２から電気的に切
離された状態となっている。
れ、ここでこのアドレス信号が当該入出力機器３に対す
るものであるかどうかを判断し、当該入出力機器３のも
のであった場合は、機器デバイス選択回路２４が機器デ
バイス選択信号ｔｏｏを出力してＦＥＴ２２．２３をオ
ンとする。このため、アクセス対象入出力機器３の共通
バス接続素子２１には電源Ｖｃｃが供給され、当該入出
力機器３は共通バス接続素子２１を通して共通バス２と
電気的に接続され、ＣＰＵＩが当該入出力機器３とアク
セスを開始する。他の入出力機器３は、機器デバイス選
択回路２４から機器デバイス選択信号Ｚｏｏが出力され
ずＦＥＴ２２．２３がオフ状態で共通バス接続素子２１
へ電源が供給されないため、共通バス２から電気的に切
離された状態となっている。
次に、ＣＰＵＩがアクセスしている入出力機器３に故障
があった場合は、ＣＰＵＩはその故障を検出し、前記ア
ドレス信号２００を送出する信号線を通してｐＡ器デバ
イス選択回路２４に指令を出し、この回路２４が出力し
て℃・る機器デバイス選択信号１００を停止させる。こ
のため、ＦＥＴ２２．２３がオフとなり当該入出力機器
の共通バス接続素子２１への電源供給が停止され、当該
入出力機器３は共通バス２より電気的に切離される。又
、ＣＰＵ１は上記と同様な指令を各入出力機器３の機器
デバイス選択回路２４に出して各入出力機器３を個別に
共通バス２から電気的に切離すことができ、故障の解析
を容易にしている。
があった場合は、ＣＰＵＩはその故障を検出し、前記ア
ドレス信号２００を送出する信号線を通してｐＡ器デバ
イス選択回路２４に指令を出し、この回路２４が出力し
て℃・る機器デバイス選択信号１００を停止させる。こ
のため、ＦＥＴ２２．２３がオフとなり当該入出力機器
の共通バス接続素子２１への電源供給が停止され、当該
入出力機器３は共通バス２より電気的に切離される。又
、ＣＰＵ１は上記と同様な指令を各入出力機器３の機器
デバイス選択回路２４に出して各入出力機器３を個別に
共通バス２から電気的に切離すことができ、故障の解析
を容易にしている。
本実施例によれば、ＣＰＵＩが入出力機器３にアクセス
する際に、アクセスする入出力′ＰＡ器３の共通バス接
殺素子２１に電源を供給するようにして当該入出力機器
３のみを共通バス２へ電気的に接続し、他の入出力機器
３は共通バス２から電気的に切離した状態でアクセスを
行ない、又、アクセス中の入出力機器３が故障した場合
は、この入出力機器３の入出力バス接続素子２１への電
源供給を停止して、この入出力機器３を共通バフ、２上
から切離すことにより、入出力機器３０１つ（１個に限
ることはない）が故障しても、他の入出力機器３は共通
バス２を正常に使用することができ、システムの信頼性
を向上させることができる。又、入出力機器３を個別に
切離すことができるため、故障箇所を容易に発見するこ
とができる。
する際に、アクセスする入出力′ＰＡ器３の共通バス接
殺素子２１に電源を供給するようにして当該入出力機器
３のみを共通バス２へ電気的に接続し、他の入出力機器
３は共通バス２から電気的に切離した状態でアクセスを
行ない、又、アクセス中の入出力機器３が故障した場合
は、この入出力機器３の入出力バス接続素子２１への電
源供給を停止して、この入出力機器３を共通バフ、２上
から切離すことにより、入出力機器３０１つ（１個に限
ることはない）が故障しても、他の入出力機器３は共通
バス２を正常に使用することができ、システムの信頼性
を向上させることができる。又、入出力機器３を個別に
切離すことができるため、故障箇所を容易に発見するこ
とができる。
以上記述した如く本発明の共通バスへの（；部器結合方
式によれば、ＣＰＵがアクセスする様器のみを共通バス
へ電気的に接続してアクセスを行ない、又、アクセス中
の機器が故障した場合はこの様器をＣＰＵの指令で電気
的に切階す方式を採用することにより、計算機システム
等の共通バス上につながる複数の機器の中の］つが故障
しても他の機器は正常に共通バスを使用しえる効果があ
る。
式によれば、ＣＰＵがアクセスする様器のみを共通バス
へ電気的に接続してアクセスを行ない、又、アクセス中
の機器が故障した場合はこの様器をＣＰＵの指令で電気
的に切階す方式を採用することにより、計算機システム
等の共通バス上につながる複数の機器の中の］つが故障
しても他の機器は正常に共通バスを使用しえる効果があ
る。
第１図は本発明の共通バスの機器結合方式を適用したシ
ステムの一実施例を示す構成図、第２図は第１図で示し
た入出力機器３０本発明に係る部分の詳細例を示す構成
図である。 １・・・中央処理装置、２・・・共通ノイス、３・・・
入出力機器、 ２１・・・共通バス接続素子（共通）くス接続手段）、
２２．２３・・・ＦＥＴ。 ２４・・・機器デバイス選択回路 代理人 弁理士 則 近 痛 佑 （はか１名）
ステムの一実施例を示す構成図、第２図は第１図で示し
た入出力機器３０本発明に係る部分の詳細例を示す構成
図である。 １・・・中央処理装置、２・・・共通ノイス、３・・・
入出力機器、 ２１・・・共通バス接続素子（共通）くス接続手段）、
２２．２３・・・ＦＥＴ。 ２４・・・機器デバイス選択回路 代理人 弁理士 則 近 痛 佑 （はか１名）
Claims (1)
- 中央処理装置（ＣＰＵ）に共通バスを介して複数の機器
を接続するシステムにおいて、前記共通バスと前記機器
との入出力インタフェース部に設けられる共通バス接続
手段と、前記ＣＰＵから出力されるアドレス信号を取込
んで肖該機器がアクセス対象機器であった場合に前記共
通バス接続手段の導通を制御する手段とを具備しアクセ
ス中の機器が故障した場合は、ＣＰＵが前記導通を制御
する手段に指令を出し、前記共通バス接続手段を非導通
にし故障機器を共通バス上から電気的に切離すことを特
徴とする共通バスへの機器結合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58154110A JPS6048567A (ja) | 1983-08-25 | 1983-08-25 | 共通バスへの機器結合方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58154110A JPS6048567A (ja) | 1983-08-25 | 1983-08-25 | 共通バスへの機器結合方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6048567A true JPS6048567A (ja) | 1985-03-16 |
Family
ID=15577140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58154110A Pending JPS6048567A (ja) | 1983-08-25 | 1983-08-25 | 共通バスへの機器結合方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166328U (ja) * | 1986-04-11 | 1987-10-22 |
-
1983
- 1983-08-25 JP JP58154110A patent/JPS6048567A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166328U (ja) * | 1986-04-11 | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5765034A (en) | Fencing system for standard interfaces for storage devices | |
| JPS6048567A (ja) | 共通バスへの機器結合方式 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
| JPS638960A (ja) | 情報処理装置 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH02135589A (ja) | Ｉｃカードシステム | |
| JPS6321217B2 (ja) | ||
| JP3570334B2 (ja) | 系切替装置 | |
| JPH05197448A (ja) | 無停止型コンピュータのマザーボード | |
| JPS6113627B2 (ja) | ||
| JPH04101255A (ja) | バスバックアップ機構 | |
| JPH0477910A (ja) | 構成装置切り離し方式 | |
| JPH02231603A (ja) | ２重化切換方式 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPS6133562A (ja) | 拡張バスシステム | |
| JPS5999554A (ja) | 電子計算機システムのフエイル・セ−フ回路 | |
| JPS6083155A (ja) | キヤツシユ付きデイスク制御装置 | |
| JPH01116801A (ja) | 二重系切換方式 | |
| JPH09146853A (ja) | 二重化計算機及びその障害系復旧方法 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS62247735A (ja) | 電源制御回路 | |
| JPS60134941A (ja) | 外部記憶装置を有するシステムの復帰方式 |